マスクパターンの形成方法及び半導体装置の製造方法
【課題】SWPによりマスクパターンを形成する場合に、反射防止膜のエッチング工程を省略し、マスクパターンのパターン倒れを防止することができるマスクパターンの形成方法を提供する。
【解決手段】レジストパターン列の表面を等方的に酸化シリコン膜で被覆するステップS14と、レジストパターン列の間をカーボン膜で埋め込むと共に、上部をカーボン膜で被覆するステップS15と、カーボン膜を、レジストパターン列の上部から除去すると共に、レジストパターン列の間に残存するようにエッチバック処理するステップS16と、残存するカーボン膜を除去すると共に、レジストパターン列の上部を被覆する酸化シリコン膜をエッチバック処理するステップS17と、レジストパターン列をアッシング処理し、中央部と、中央部を両側から挟む膜側壁部とを有する、酸化シリコン膜よりなる第1のマスクパターン列を形成するステップS18とを有する。
【解決手段】レジストパターン列の表面を等方的に酸化シリコン膜で被覆するステップS14と、レジストパターン列の間をカーボン膜で埋め込むと共に、上部をカーボン膜で被覆するステップS15と、カーボン膜を、レジストパターン列の上部から除去すると共に、レジストパターン列の間に残存するようにエッチバック処理するステップS16と、残存するカーボン膜を除去すると共に、レジストパターン列の上部を被覆する酸化シリコン膜をエッチバック処理するステップS17と、レジストパターン列をアッシング処理し、中央部と、中央部を両側から挟む膜側壁部とを有する、酸化シリコン膜よりなる第1のマスクパターン列を形成するステップS18とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法及びそれに含まれるマスクパターンの形成方法に関する。
【背景技術】
【0002】
半導体デバイスの高集積化に伴って、製造プロセスに要求される配線や分離幅のパターンは、微細化される傾向にある。このような微細なパターンは、フォトリソグラフィ技術を用いてレジストパターン列を形成し、レジストパターン列をマスクパターンに用いて下地の各種薄膜である被エッチング膜をエッチングすることで形成される。マスクパターンを形成するためにはフォトリソグラフィ技術が重要であり、近時の半導体デバイスの微細化は、フォトリソグラフィ技術の解像限界以下を要求するまでに至っている。
【0003】
このようなフォトリソグラフィ技術の解像限界以下の微細なマスクパターンを形成する方法として、所謂ダブルパターニング法がある。ダブルパターニング法は、第1のマスクパターン形成ステップと、この第1のマスクパターン形成ステップの後に行われる第2のマスクパターン形成ステップの2段階のパターニングを行うことによって、1回のパターニングでマスクパターンを形成する場合よりも微細なライン幅及びスペース幅を有するマスクパターンを形成するものである。
【0004】
また、ダブルパターニング法の一つとして、あるパターンの両側に形成した膜側壁部をマスクとして使用するSWP(Side Wall Patterning)法により、元のレジストパターン列よりも微細なピッチを有するマスクパターンを形成する方法も知られている。この方法は、まずフォトレジスト膜を成膜してライン部が配列したレジストパターン列を形成し、このレジストパターン列の表面を等方的に被覆するように、酸化シリコン膜等を形成した後、レジストパターン列の側壁を被覆する膜側壁部にのみ酸化シリコン膜が残るようにエッチバックし、この後、レジストパターン列を除去して、残った膜側壁部である酸化シリコン膜をマスクパターンとするものである(例えば、特許文献1参照。)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2009−99938号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところが、上記のフォトリソグラフィ技術の解像限界以下の微細なマスクパターンをSWPの手法により形成する場合、次のような問題があった。
【0007】
上記したようなマスクパターンの形成方法では、レジストパターン列を形成した後、フォトリソグラフィのためにレジスト膜の下層として成膜されているBARC(Bottom Anti-Reflecting Coating)膜(以下、「反射防止膜」という。)をエッチングする工程を行う。反射防止膜をエッチングする工程を行うことにより、工程数が増加し、コストが増大する場合がある。
【0008】
また、反射防止膜をエッチングする際にレジスト膜に対する反射防止膜のエッチングレートの比(選択比)を高くすることが好ましい。そのため、反射防止膜として硬い材料を用いることができず、反射防止膜の材料の選択が制限され、製造コストが増大する場合がある。
【0009】
また、反射防止膜をエッチングしやすくするために、反射防止膜の厚さを厚くすることができない。そのため、反射防止膜を、反射防止膜の下層の膜である被エッチング膜をエッチングする際の有効なハードマスクとして機能させることができない。
【0010】
一方、上記したようなマスクパターンの形成方法において、反射防止膜のエッチング工程を行わない場合には、反射防止膜上のレジストパターン列を被覆するように酸化シリコン膜を成膜し、酸化シリコン膜がレジストパターン列の膜側壁部として残るようにエッチバックし、レジストパターン列をアッシング等により除去して酸化シリコン膜の膜側壁部よりなるパターンを形成する場合がある。しかしながら、レジストパターン列をアッシングにより除去する際に、酸化シリコン膜をエッチバックした際に露出していた反射防止膜もアッシングにより侵食される場合がある。反射防止膜はアッシングにより膜厚方向のみならず、膜面に平行に左右方向に侵食されるため、酸化シリコン膜の膜側壁部の下の反射防止膜が侵食され、膜側壁部よりなるマスクパターンが倒れるいわゆるパターン倒れが発生する場合がある。
【0011】
本発明は上記の点に鑑みてなされたものであり、微細なマスクパターンをSWPの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができるマスクパターンの形成方法及びそのマスクパターンの形成方法を含む半導体装置の製造方法を提供する。
【課題を解決するための手段】
【0012】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【0013】
本発明に係るマスクパターンの形成方法は、反射防止膜上に形成され、トリミングされた所定のライン幅を有するレジストパターン列の表面を、隣り合う該レジストパターン列の間隔が所定の寸法となるまで等方的に酸化シリコン膜で被覆する第1のステップと、前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間をカーボン膜で埋め込むと共に、前記酸化シリコン膜で被覆した前記レジストパターン列の上部を前記カーボン膜で被覆する第2のステップと、前記カーボン膜を、前記酸化シリコン膜で被覆した前記レジストパターン列の上部から除去すると共に、前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間に残存するように前記カーボン膜をエッチバック処理する第3のステップと、残存する前記カーボン膜を除去すると共に、前記レジストパターン列の上部を被覆する前記酸化シリコン膜を所定の膜厚寸法となるようにエッチバック処理する第4のステップと、前記酸化シリコン膜が除去された前記レジストパターン列をアッシング処理し、前記反射防止膜上に、トリミングされた前記レジストパターン列の前記所定のライン幅と略等しいスペース幅で配列し、所定の幅寸法を有する中央部と、該中央部を両側から挟み前記所定の膜厚寸法を有する膜側壁部とを有する、酸化シリコン膜よりなる第1のマスクパターン列を形成するステップとを有する。
【発明の効果】
【0014】
本発明によれば、微細なマスクパターンをSWPの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
【図面の簡単な説明】
【0015】
【図1】第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。
【図2A】第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その1)である。
【図2B】第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その2)である。
【図2C】第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その3)である。
【図2D】第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その4)である。
【図3】比較例1としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。
【図4】比較例1としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
【図5】比較例2としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。
【図6】比較例2としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
【図7】実施例でステップS18を行った後の第1のマスクパターン列を撮影した写真及び写真を説明する図である。
【図8】実施例でステップS21を行った後の第4のマスクパターン列を撮影した写真及び写真を説明する図である。
【図9】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。
【図10A】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その1)である。
【図10B】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その2)である。
【図10C】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その3)である。
【図10D】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その4)である。
【図10E】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その5)である。
【図11】第2の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。
【図12A】第2の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その1)である。
【図12B】第2の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その2)である。
【発明を実施するための形態】
【0016】
次に、本発明を実施するための形態について図面と共に説明する。
(第1の実施の形態)
図1から図6を参照し、本発明の第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法について説明する。
【0017】
初めに、図1から図2Dを参照し、本発明の第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法について説明する。
【0018】
図1は、本実施の形態に係るマスクパターンの形成方法及び半導体装置の各工程の手順を説明するためのフローチャートである。図2Aから図2Dは、本実施の形態に係るマスクパターンの形成方法及び半導体装置を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。また、図1の、ステップS11からステップS21の各々の工程が行われた後の基板表面の構造は、図2A(a)から図2D(k)の各々の断面図で示される構造に対応する。
【0019】
本実施の形態に係る微細パターンの形成方法は、図1に示すように、積層ステップ(ステップS11)、フォトリソグラフィステップ(ステップS12)、第5のステップ(ステップS13)、第1のステップ(ステップS14)、第2のステップ(ステップS15)、第3のステップ(ステップS16)、第4のステップ(ステップS17)、第1のマスクパターン列形成ステップ(ステップS18)、第6のステップ(ステップS19)、第3のマスクパターン列形成ステップ(ステップS20)及び第7のステップ(ステップS21)を有する。
【0020】
なお、ステップS19までの各ステップをマスクパターンの形成方法に含めるものとし、ステップS20以降の各ステップを半導体装置の製造方法に含めるものとする。
【0021】
また、図1に示すように、第5のステップ(ステップS13)と第1のステップ(ステップS14)は、酸化シリコン膜を成膜する成膜装置内で連続して行ってもよい。また、第2のステップ(ステップS15)と第3のステップ(ステップS16)は、カーボン膜をエッチバック処理する処理装置内で連続して行ってもよい。
【0022】
最初にステップS11の積層ステップを行う。ステップS11では、図2A(a)に示すように、基板10上に、下から順に被エッチング膜11、反射防止膜13及びレジスト膜14を順次形成し、積層する。被エッチング膜11は、パターンを形成することにより、その後の種々の加工工程を行う場合のマスクとして機能する。反射防止膜13は、パターンが形成され、被エッチング膜11のパターンを形成するためのマスクとして機能する。また反射防止膜13は、その上に形成されるレジスト膜14のフォトリソグラフィを行う際の反射防止膜(BARC:Bottom Anti-Reflecting Coating)として機能する。
【0023】
なお、基板10は、半導体基板、例えば、シリコン基板のみを示すものではなく、半導体基板内、又は半導体基板上に形成された半導体素子や集積回路パターンに対応した導電膜、これらを絶縁する層間絶縁膜が形成された構造体とを含む、と定義する。
【0024】
被エッチング膜11の材質は、例えば窒化シリコン、酸化シリコン、酸窒化シリコン、アモルファスシリコン、又はポリシリコンを含む膜を用いることができる。また、被エッチング膜11の厚さは、例えば20〜200nmとすることができる。
【0025】
反射防止膜13の材質は、例えばスピンオンにより成膜されたポリフェノールやi線レジスト等のフォトレジストを含む広範な有機系の材料を用いることができる。また、反射防止膜13の厚さは、例えば150〜300nmとすることができる。
【0026】
次に、ステップS12のフォトリソグラフィステップを行う。ステップS12では、フォトリソグラフィ技術を用いてレジスト膜14を露光、現像し、図2A(b)に示すように、レジスト膜14よりなり、ライン幅L2、スペース幅S2及び高さH2を有するパターン14aを形成する。
【0027】
レジスト膜14の材質は、例えばArFレジストを用いることができる。また、高さH2は、特に限定されるものではなく、例えば50〜200nmとすることができる。また、ライン幅L2及びスペース幅S2は、共に例えば60nmとすることができる。
【0028】
次に、ステップS13の第5のステップを行う。ステップS13では、レジスト膜14よりなるパターン14aの形状を所定のライン幅を有するようにスリミング処理し、図2A(c)に示すように、レジストパターン列14bを形成する。
【0029】
なお、スリミング処理は、形状を加工する処理に相当し、トリミング処理ともいう。
【0030】
スリミング処理の方法は、特に限定されるものではない。また、スリミング処理の条件の一例は、酸素ラジカル、又はオゾンガスを含む雰囲気中、温度は室温〜100℃である。また、図2A(b)及び図2A(c)に示されるように、スリミング処理されてできるレジストパターン列14bのライン幅L3は、スリミング処理を行う前のパターン14aのライン幅L2に比べ細くなるので、レジストパターン列14bのライン幅L3及びスペース幅S3と、パターン14aのライン幅L2及びスペース幅S2との大小関係は、L3<L2、S3>S2となる。ライン幅L3及びスペース幅S3の値は、例えばL3を30nm、S3を90nmとすることができる。
【0031】
また、レジストパターン列14bの高さH3は、パターン14aの高さH2と略等しいか又は小さくなる場合がある。
【0032】
なお、本実施の形態において、ステップS13は、ステップS14を行う成膜装置の処理容器内で行ってもよい。
【0033】
次に、ステップS14の第1のステップを行う。ステップS14では、酸化シリコン膜15を成膜し、反射防止膜13上に形成され、スリミング処理された所定のライン幅L3を有するレジストパターン列14bの表面を、図2B(d)に示すように、隣り合うレジストパターン列の間隔が所定の寸法S3´となるまで等方的に酸化シリコン膜15で被覆する。
【0034】
なお、酸化シリコン膜として、SiO2膜、SiO2膜とは酸素とシリコンとの組成比が異なるSiOx膜、又はシリコンと酸素を主成分として含む他の組成の膜のいずれであってもよい。また、酸窒化シリコン膜(SiON膜)を用いることもできる。
【0035】
酸化シリコン膜15の成膜は、レジスト膜14がレジストパターン列14bとして残った状態で行うが、一般的にレジスト膜14が高温に弱いため、低温(例えば300℃以下程度)で行うことが好ましい。酸化シリコン膜の成膜方法としては、低温で成膜できるものであればよい。本実施の形態では、低温での分子層堆積(Molecular Layer Deposition、以下MLDという)、即ち低温MLDによって行うことができる。その結果、図2B(d)に示すように、レジストパターン列14bが形成されている場所及び形成されていない場所を含め、基板全面に酸化シリコン膜15が成膜され、レジストパターン列14bの側面にもレジストパターン列14bの側面を被覆するように酸化シリコン膜15が成膜される。このときの酸化シリコン膜15の厚さをDとすると、レジストパターン列14bの側面を被覆する酸化シリコン膜15の幅もDとなる。従って、隣り合うレジストパターン列の間隔S3´は、S3´=S3−D×2となる。また、酸化シリコン膜15の厚さDを、例えば30nmとすることができ、S3を90nmとすることができる。この場合、S3´を30nmとすることができる。
【0036】
ここで、低温MLDによる成膜工程について説明する。
【0037】
低温MLDにおいては、シリコンを含む原料ガスを成膜装置の処理容器内に供給し、シリコン原料を基板上に吸着させる工程と、酸素を含むガスを処理容器内に供給し、シリコン原料を酸化させる工程とを交互に繰り返す。
【0038】
具体的には、シリコンを含む原料ガスを基板上に吸着させる工程においては、シリコンを含む原料ガスとして、1分子内に2個のアミノ基を有するアミノシランガス、例えばビスターシャリブチルアミノシラン(以下、BTBASという)を、シリコン原料ガスの供給ノズルを介して処理容器内に所定の時間供給する。これにより、基板上にBTBASを吸着させる。
【0039】
次に、酸素を含むガスを処理容器内に供給し、シリコン材料を酸化させる工程においては、酸素を含むガスとして、例えば高周波電源を備えたプラズマ生成機構によってプラズマ化されたO2ガスを、ガス供給ノズルを介して処理容器内に所定の時間供給する。これにより、基板上に吸着されたBTBASが酸化され、酸化シリコン膜15が形成される。
【0040】
また、上述したシリコンを含む原料ガスを基板上に吸着させる工程と、酸素を含むガスを処理容器内に供給し、シリコン材料を酸化させる工程とを切り換える際に、各々の工程の間に、直前の工程における残留ガスを除去するために、処理容器内を真空排気しつつ例えば窒素ガス等の不活性ガスよりなるパージガスを処理容器内に供給する工程を所定の時間行うことができる。なお、この工程は、処理容器内に残留しているガスを除去することができればよく、パージガスを供給せずに全てのガスの供給を停止した状態で真空排気を継続して行うことができる。
【0041】
本実施の形態においては、酸化シリコン膜15を成膜するためのSiソースガスとして有機シリコンを含むソースガスを用いる。有機シリコンを含むSiソースガスの例は、アミノシラン系プリカーサである。アミノシラン系プリカーサの例は、1価または2価のアミノシラン系プリカーサである。1価または2価のアミノシラン系プリカーサの具体的な例は、例えば、BTBAS(ビスターシャリブチルアミノシラン)、BDMAS(ビスジメチルアミノシラン)、BDEAS(ビスジエチルアミノシラン)、DPAS(ジプロピルアミノシラン)、BAS(ブチルアミノシラン)、及びDIPAS(ジイソプロピルアミノシラン)である。
【0042】
また、アミノシラン系プリカーサとしては、3価のアミノシラン系プリカーサを用いることもできる。3価のアミノシラン系プリカーサの例は、TDMAS(トリジメチルアミノシラン)である。
【0043】
また、有機シリコンを含むSiソースガスとしては、アミノシラン系プリカーサの他、エトキシシラン系プリカーサを用いることもできる。エトキシシラン系プリカーサの例は、例えば、TEOS(テトラエトキシシラン)である。
【0044】
一方、酸素を含むガスとしては、O2ガスの他、NOガス、N2Oガス、H2Oガス、O3ガスを用いることができ、これらを高周波電界によりプラズマ化して酸化剤として用いることができる。このような酸素を含むガスのプラズマを用いることにより、酸化シリコン膜の成膜を300℃以下で行うことができる。また、酸素を含むガスのガス流量、高周波電源の電力、処理容器内の圧力を更に調整することにより、酸化シリコン膜の成膜を100℃以下又は室温で行うことができる。
【0045】
次に、ステップS15の第2のステップを行う。ステップS15では、図2B(e)に示すように、酸化シリコン膜15で被覆したレジストパターン列14bの間をカーボン膜16で埋め込むと共に、酸化シリコン膜15で被覆したレジストパターン列14bの上部をカーボン膜16で被覆する。カーボン膜16の膜厚は、酸化シリコン膜15で被覆したレジストパターン列14bの隣り合う列の間をカーボン膜16で埋め込むことができる膜厚であればよい。
【0046】
カーボン膜16としては、アモルファスカーボンを含むカーボン膜を用いることができる。また、ステップS15の第2のステップを、ステップS16の第3のステップであるカーボン膜をエッチバック処理する処理装置内で、ステップS16と連続して行うことができる。
【0047】
ここで、カーボン膜16として、アモルファスカーボン膜を用いる場合の成膜方法について、カーボン膜16をエッチバック処理する処理装置内で行う場合について、説明する。
【0048】
アモルファスカーボン膜の成膜処理においては、カーボンソースガス供給管を介して接続されたカーボンソースガス供給源と、プラズマ生成機構とを有する処理容器と、を備えた処理装置を用いる。カーボンソースガス供給源からカーボンソースガス供給配管を介して所定のカーボンソースガスを処理装置の処理容器内に供給し、プラズマ生成機構にてプラズマ化し、酸化シリコン膜15で被覆された基板10上にプラズマCVDによりアモルファスカーボン膜16を成膜する。この際に、パージガス供給管を介して接続されたパージガス供給源から、パージガス供給管を介して希釈ガスとして窒素ガスを処理容器内に供給してもよい。この際のプラズマ生成機構における高周波電力の周波数およびパワーは、必要な反応性に応じて適宜設定すればよい。プラズマ化されたガスは反応性が高いため、成膜温度を低下させることが可能である。なお、プラズマ生成は必須ではなく、反応性が十分な場合には、熱CVDによる成膜であってもよい。
【0049】
カーボンソースガス(原料ガス)としては、反応によりカーボンを成膜することができるものであればよく、典型的にはハイドロカーボン系(CH系)ガスを含む処理ガスとを用いることができる。ハイドロカーボン系ガスとしては、エチレン(C2H2)、メタン(CH4)、エタン(C2H6)、アセチレン(C2H2)、ブチン(C4H6)等を用いることができ、ハイドロカーボン系ガス以外のガスとしては、Arガスのような不活性ガスや水素ガス等を用いることができる。
【0050】
また、本実施の形態では、更に、酸化シリコン膜15で被覆されたレジストパターン列14bの間を埋め込むために、後述するように、例えばCH3F等のフッ素を含むフルオロハイドロカーボン系ガス、若しくは例えばCF4等のフルオロカーボン系(CF系)ガス、又はフルオロハイドロカーボン系(CHF系)ガスとフルオロカーボン系(CF系)ガスとの混合ガスを用いることができる。
【0051】
アモルファスカーボン膜を成膜する際の処理容器内の圧力は、6667〜666665Paが好ましい。また、アモルファスカーボン膜を成膜する際の基板温度は、800℃以下が好ましく、600〜700℃がより好ましい。
【0052】
次に、ステップS16の第3のステップを行う。ステップS16では、図2B(f)に示すように、カーボン膜16を、酸化シリコン膜15で被覆したレジストパターン列14bの上部から除去すると共に、酸化シリコン膜15で被覆したレジストパターン列14bの隣り合う列の間に符号16aとして残存するように、カーボン膜16をエッチバック処理する。
【0053】
ステップS16でエッチバック処理を行うための処理ガスとして、例えば、CF4、C4F8、CHF3、CH3F、CH2F2等のCF系ガスと、Arガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
【0054】
なお、ステップS16におけるエッチバック処理は、エッチング処理であるが、カーボン膜16の表面を厚さ方向に後退させることから、エッチバック処理という。
【0055】
次に、ステップS17の第4のステップを行う。ステップS17では、図2C(g)に示すように、残存するカーボン膜16aを除去すると共に、レジストパターン列14bの上部を被覆する酸化シリコン膜15を所定の膜厚寸法H4となるようにエッチバック処理する。
【0056】
なお、ステップS17におけるエッチバック処理は、エッチング処理であるが、酸化シリコン膜15の表面を厚さ方向に後退させることから、エッチバック処理という。
【0057】
図2C(g)に示すように、レジストパターン列14bの上部が露出し、レジストパターン列14bの各列の間に、ステップS18で後述する所定の幅寸法S3´を有する中央部15aと、中央部15aを両側から挟み所定の膜厚寸法H4及び幅寸法Dを有する膜側壁部15bとを有する、酸化シリコン膜15よりなる第1のマスクパターン列15cが配置されたパターンを形成する。このとき、膜側壁部15bの高さ寸法である所定の膜厚寸法H4は、レジストパターン列14bの各パターン列の高さをH3とすると、H4<H3である。
【0058】
ステップS17におけるエッチバック処理は、例えば、CF4、C4F8、CHF3、CH3F、CH2F2等のCF系ガスと、Arガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
【0059】
次に、ステップS18の第1のマスクパターン列形成ステップを行う。ステップS18では、レジストパターン列14bをアッシング処理し、図2C(h)に示すように、反射防止膜13上に、前述した中央部15aと、膜側壁部15bとを有する、酸化シリコン膜15よりなる第1のマスクパターン列15cを形成する。
【0060】
第1のマスクパターン列15cのライン幅はS3、スペース幅はL3である。前述したように、第1のマスクパターン列15cのライン幅S3を90nm、スペース幅L3を30nmとすることができる。また、アッシング処理に代え、酸素、窒素、水素、アンモニア等のプラズマを用いたエッチングを行ってもよい。
【0061】
次に、ステップS19の第6のステップ(第2のマスクパターン列形成ステップ)を行う。ステップS19では、第1のマスクパターン列15cから中央部15aを除去すると共に、中央部15aの両側の膜側壁部15bが残存するように、酸化シリコン膜15をエッチバック処理し、図2C(i)に示すように、膜側壁部15bよりなる第2のマスクパターン列15bを形成する。
【0062】
ステップS19におけるエッチバック処理は、例えば、CF4、C4F8、CHF3、CH3F、CH2F2等のCF系ガスと、Arガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
【0063】
また、第2のマスクパターン列15bのライン幅をL1、スペース幅をS1とすると、レジストパターン列14bのライン幅L3が30nm、中央部15aの幅寸法S3´が30nm、膜側壁部15bの幅寸法Dが30nmである場合、L1=D、S1=L3=S3´であるため、L1を30nm、S1を30nmとすることができる。
【0064】
次に、ステップS20の第3のマスクパターン列形成ステップを行う。ステップS20では、第2のマスクパターン列15bを用いて反射防止膜13をエッチングし、図2D(j)に示すように、反射防止膜13よりなり、一の方向に延びる第3のマスクパターン列13aを形成する。第3のマスクパターン列13aのライン幅はL1、スペース幅はS1である。また、第3のマスクパターン列13aの上部に、膜側壁部15bの全部又は一部が残る場合がある。
【0065】
次に、ステップS21の第7のステップ(第4のマスクパターン列形成ステップ)を行う。ステップS21では、第3のマスクパターン列13aを用いて被エッチング膜11を加工して、図2D(k)に示すように、第4のマスクパターン列11aを形成する。例えば窒化シリコンを含む被エッチング膜11のエッチングは、Cl2、Cl2+HBr、Cl2+O2、CF4+O2、SF6、Cl2+N2、Cl2+HCl、HBr+Cl2+SF6等のガス等のプラズマを用いて行うことができる。
【0066】
次に、図3及び図4を参照し、比較例1と比較することによって、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を用いて微細なマスクパターンをSWPの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができる作用効果について説明する。
【0067】
図3は、比較例1としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図4は、比較例1としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
【0068】
図3に示すように、比較例1のマスクパターンの形成方法及び半導体装置の製造方法は、ステップS111からステップS118の各ステップを有し、ステップS111からステップS113のそれぞれは、図1に示すステップS11からステップS13のそれぞれと同様である。
【0069】
その後、比較例1では、図1のステップS14以降に代え、ステップS114からステップS118の工程を行う。また、ステップS114からステップS117の各工程が行われた後の基板表面の構造は、図4(a)から図4(d)の各々の断面図で示される構造に対応する。
【0070】
ステップS114では、図4(a)に示すように、レジストパターン列14bを用いて反射防止膜13をエッチングし、反射防止膜13よりなる反射防止膜パターン列13bを形成する。ステップS115では、図4(b)に示すように、反射防止膜パターン列13bの表面を、等方的に酸化シリコン膜15で被覆する。図4(b)に示すように、ステップS115において、反射防止膜パターン列13bの上部にレジストパターン列14bの全部又は一部が残っていてもよい。ステップS116では、図4(c)に示すように、酸化シリコン膜15を、反射防止膜パターン列13bの上部から除去すると共に、反射防止膜パターン列13bの膜側壁部15dとして残存するように、エッチバック処理する。ステップS117では、図4(d)に示すように、反射防止膜パターン列13bをアッシング処理し、膜側壁部15dよりなるマスクパターン列15dを形成する。
【0071】
ステップS114からステップS117の工程を行うことにより、酸化シリコン膜15の膜側壁部15dよりなるマスクパターン列15dを形成することができ、その後、膜側壁部15dよりなるマスクパターン列15dを用いて被エッチング膜11を加工して、被エッチング膜11よりなるマスクパターン列を形成することができる。
【0072】
比較例1では、ステップS114において、レジスト膜14よりなるレジストパターン列14bを用いて反射防止膜13をエッチングする。一方、本実施の形態では、ステップS20において、酸化シリコン膜15よりなる第2のマスクパターン列15bを用いて反射防止膜13をエッチングする。
【0073】
本実施の形態では、フォトリソグラフィを行ってレジスト膜をパターニングした後、酸化シリコン膜を成膜する前の工程において、反射防止膜をエッチングする工程を行う必要がない。従って、フォトリソグラフィを行う塗布現像処理装置から、エッチング装置を介さず直接酸化シリコン膜の成膜装置に基板を搬送できる。すなわち、比較例1と比較して一工程を省略することができる。従って、マスクパターンの形成方法及び半導体装置の製造方法を行う際の製造コストを低減することができる
また、比較例1では、レジスト膜に対する選択比が高い反射防止膜、例えばレジスト膜よりも柔らかい反射防止膜を選択しなくてはならず、反射防止膜の材料が制限され、製造コストを増大させる要因となる。本実施の形態では、材料の選択の制限がなく一般的な反射防止膜を用いることができるため、製造コストを減少させることができる。
【0074】
更に、本実施の形態では、反射防止膜の厚さの制限がなく、従来よりも厚くすることができる。そのため、被エッチング膜をエッチングする際の有効なハードマスクとして機能させることもできる。具体的には、比較例1では、反射防止膜の膜厚が30nm程度であるところ、本実施の形態では、80nm程度まで増大させることができる。
【0075】
次に、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を用いて微細なマスクパターンをSWPの手法により形成する場合に、膜側壁部よりなるマスクパターンが倒れることを防止することができる作用効果について説明する。
【0076】
図5は、比較例2としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図6は、比較例2としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
【0077】
図5に示すように、比較例2のマスクパターンの形成方法及び半導体装置の製造方法は、ステップS211からステップS218の各ステップを有し、ステップS211からステップS214のそれぞれは、図1に示すステップS11からステップS14のそれぞれと同様である。
【0078】
その後、比較例2では、図1のステップS15以降に代え、ステップS215からステップS218の工程を行う。また、ステップS215及びステップS216の各工程が行われた後の基板表面の構造は、図6(a)及び図6(b)の各々の断面図で示される構造に対応する。
【0079】
ステップS215では、図6(a)に示すように、酸化シリコン膜15を、レジストパターン列14bの上部から除去すると共に、レジストパターン列14bの膜側壁部15eとして残存するように、エッチバック処理する。ステップS216では、図6(b)に示すように、レジストパターン列14bをアッシング処理し、膜側壁部15eよりなる第2のマスクパターン列15eを形成する。
【0080】
その後行うステップS217及びステップS218のそれぞれは、図1に示すステップS20及びステップS21のそれぞれと同様である。
【0081】
比較例2では、ステップS215において、酸化シリコン膜15がエッチバック処理されるため、レジストパターン列14bの隣り合う列の間の領域である点線で囲まれた領域Iにおいて、酸化シリコン膜15が除去され、反射防止膜13が露出する。次に、ステップS216において、レジストパターン列14bをアッシング処理する際に、領域Iにおける露出した反射防止膜13が酸素含有ガスプラズマ等にアッシングされ、侵食される。反射防止膜13の浸食は、反射防止膜13の膜厚方向のみならず膜面に平行な方向にも伸展し、図6(b)に示すように、酸化シリコン膜15の膜側壁部15eよりなる第2のマスクパターン列15eの下方の反射防止膜13も侵食され、空洞部13cが形成される。従って、膜側壁部15eよりなる第2のマスクパターン列15eが倒れてしまう、いわゆるパターン倒れが発生する。
【0082】
一方、本実施の形態では、図2C(g)に示す状態からステップS18(第1のマスクパターン列形成ステップ)を行う際に、反射防止膜13が露出している領域がない。従って、反射防止膜13が侵食され、膜側壁部15bよりなる第2のマスクパターン列15bのパターン倒れが発生することがない。
【0083】
次に、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を行う際に、第5のステップと第1のステップとを、酸化シリコン膜を成膜する成膜装置内で連続して行うことができる作用効果について説明する。
【0084】
本実施の形態に係るマスクパターンの形成方法においては、ステップS12(フォトリソグラフィステップ)が行われ、レジスト膜14よりなるパターン14aが形成された基板10は、ステップS14(第1のステップ)の酸化シリコン膜15が成膜される成膜装置内に導入される。次に、成膜装置内で酸素含有ガスプラズマ又はオゾンガスを用いてパターン14aの形状をトリミングしてレジストパターン列14bを形成する第5のステップが行われる。次に、成膜装置内で引続き、スリミングされたレジストパターン列14bの表面を等方的に被覆する。
【0085】
図2A(b)から図2B(d)を用いて前述したように、ステップS13において、レジスト膜14よりなるパターン14aの幅寸法L2は、レジストパターン列14bの幅寸法L3に減少する。また、ステップS14において、レジストパターン列14bの幅寸法L3は、レジストパターン列14bの各列の両側を膜厚Dを有する酸化シリコン膜15に被覆されることにより、L3´=L3+D×2に増大する。また、ステップS13におけるスリミング時間T13と、ステップS14における成膜時間T14とを、それぞれ独立して微調整することが可能である。具体的には、ステップS13におけるスリミング量に応じてステップS14における酸化シリコン膜の成膜時間(MLDの場合には、シリコンソースガスと酸素含有ガスとを繰り返し供給する回数)を調整すればよい。
【0086】
従って、スリミング時間T13と、成膜時間T14との比率を独立して微調整することができ、その微調整により、幅寸法L3と膜厚Dとを自在に微調整することができるため、ステップS18(第1のマスクパターン列形成ステップ)における第1のマスクパターン列15cにおいて、中央部15aの幅寸法S3´、膜側壁部15bの幅寸法D、スペース幅L3を等しくすることができる。
【0087】
次に、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を行う際に、第2のステップと第3のステップとを、カーボン膜をエッチバック処理する処理装置内で連続して行うことの作用効果について説明する。
【0088】
上記したように、本実施の形態では、酸化シリコン膜15で被覆されたレジストパターン列14bの間を埋め込むために、CHF系ガス、若しくはCF系ガス、又はCHF系ガスとCF系ガスとの混合ガスを用いる場合がある。
【0089】
一方、単にCH系ガスを用いてCVD(Chemical Vapor Deposition)法により成膜する場合、一般的にCVD法においては段差被覆性に優れるため、酸化シリコン膜15で被覆されたレジストパターン列14bの表面が等方的に被覆されてしまい、酸化シリコン膜15で被覆されたレジストパターン列14bの隣り合う列の間を優先的に埋めることは難しい。
【0090】
しかしながら、本実施の形態では、カーボン膜をエッチバック処理するエッチング処理装置の中で、CHF系ガス又はCF系ガスをプラズマ化して用いながらカーボン膜を成膜する。これにより、カーボン膜を成膜と同時にエッチングしながら堆積することができる。ガス流量、処理容器内の圧力、プラズマ化するための高周波電源パワー等を制御することにより、レジストパターン列14bの上部ではエッチングが支配的であり、レジストパターン列14bの隣り合う列の間では成膜が支配的であるような条件を設定することができる。従って、酸化シリコン膜15で被覆されたレジストパターン列14bの間を埋め込むようにカーボン膜を成膜することができる。
【0091】
また、以下に述べるように、ステップS15からステップS21の工程を、連続してエッチング処理装置内で行うこともできる。
【0092】
次に、図7及び図8を参照し、本実施の形態において、被エッチング膜が形状よく加工することができることについて説明する。以下では、酸化シリコン膜15よりなる第1のマスクパターン列15c及び被エッチング膜11よりなる第4のマスクパターン列11aの形状の評価を行ったので、その評価結果について説明する。
【0093】
実施例1として、図1におけるステップS11からステップS21の各工程を行った。実施例1におけるステップS15からステップS21の各工程の条件を以下に示す。
(実施例1)
(A)ステップS15(第2のステップ)
処理ガス(ガス流量):CH3F(50sccm)/CF4(250sccm)
基板温度 :加熱なし
成膜装置内圧力 :20mTorr
処理時間 :60秒
高周波電源パワー(上部電極/下部電極):600/600W
(B)ステップS16(第3のステップ)
処理ガス(ガス流量):CF4(170sccm)/O2(30sccm)
基板温度 :加熱なし
成膜装置内圧力 :100mTorr
処理時間 :25秒
高周波電源パワー(上部電極/下部電極):600/100W
(C)ステップS17(第4のステップ)
処理ガス(ガス流量):C4H8(40sccm)/O2(10sccm)
基板温度 :加熱なし
成膜装置内圧力 :40mTorr
処理時間 :40秒
高周波電源パワー(上部電極/下部電極):600/600W
(D)ステップS18(第1のマスクパターン列形成ステップ)
処理ガス(ガス流量):O2(100sccm)
基板温度 :加熱なし
成膜装置内圧力 :20mTorr
処理時間 :20秒
高周波電源パワー(上部電極/下部電極):600/30W
(E)ステップS19(第6のステップ)
処理ガス(ガス流量):C4H8(30sccm)/CF4(170sccm)
基板温度 :加熱なし
成膜装置内圧力 :20mTorr
処理時間 :20秒
高周波電源パワー(上部電極/下部電極):600/100W
(F)ステップS20(第3のマスクパターン列形成ステップ)
処理ガス(ガス流量):CH3F(50sccm)/CF4(100sccm)
基板温度 :加熱なし
成膜装置内圧力 :20mTorr
処理時間 :10秒
高周波電源パワー(上部電極/下部電極):600/100W
(G)ステップS21(第7のステップ)
処理ガス(ガス流量):CHF3(90sccm)/CF4(240sccm)/O2(8sccm)
基板温度 :加熱なし
成膜装置内圧力 :90mTorr
処理時間 :45秒
高周波電源パワー(上部電極/下部電極):300/200W
図7に、実施例で(D)ステップS18を行った後の第1のマスクパターン列15cを、走査型電子顕微鏡SEM(Scanning Electron Microscope)を用いて撮影した写真を示す。図7(a)及び図7(b)は、第1のマスクパターン列15cの断面を、それぞれ正面及び斜め上方から撮影した写真(左側)と、写真を模式的に説明する図(右側)とを示す図である。
【0094】
図7に示すように、実施例で(D)ステップS18を行った後、中央部15aと、膜側壁部15bとを有する、酸化シリコン膜15よりなる第1のマスクパターン列15cが形状よく形成されていることが明らかである。
【0095】
また、図8に、実施例で(G)ステップS21を行った後の第4のマスクパターン列11aを、SEMを用いて撮影した写真を示す。図8(a)及び図8(b)は、第4のマスクパターン列11aの断面を、それぞれ正面及び斜め上方から撮影した写真(左側)と、写真を模式的に説明する図(右側)とを示す図である。
【0096】
図8に示すように、実施例で(G)ステップS21を行った後、被エッチング膜11よりなる第4のマスクパターン列11aが形状よく形成されていることが明らかである。また、実施例における第4のマスクパターン列11aのライン幅は、略10nmであり、フォトリソグラフィ技術の解像限界よりはるかに小さいライン幅を有するマスクパターンが形成することができることが明らかである。
【0097】
ここで、第4のマスクパターン列11aが形状よく形成されるのは、図7に示すように、(D)ステップS18を行った後の第1のマスクパターン列15cのライン部が延在する方向に沿う複数の箇所での線幅のばらつきであるLWR(Line Width Roughness)が小さくなるためであると考えられる。第1のマスクパターン列15cのLWRが小さくなると、第2のマスクパターン列15bや第3のマスクパターン列13aのLWRも小さくなり、その結果、第4のマスクパターン列11aのLWRも小さくなるからである。
【0098】
以上、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法によれば、レジストパターン列の表面を酸化シリコン膜で被覆し、更にその表面をカーボン膜で被覆することにより、微細なマスクパターンをSWPの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
(第2の実施の形態)
次に、図9から図10Eを参照し、本発明の第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明する。
【0099】
図9は、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図10Aから図10Eは、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。また、以下の文中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある(以下の変形例についても同様)。
【0100】
本実施の形態は、第1の実施の形態に係るマスクパターンの形成方法を2回行って、被エッチング膜にホールを形成する点で、第1の実施の形態と相違する。
【0101】
本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法は、図9に示すように、積層ステップ(ステップS31)、第4のマスクパターン列形成ステップ(ステップS32)、第5のマスクパターン列形成ステップ(ステップS33)、積層ステップ(ステップS34)、第6のマスクパターン列形成ステップ(ステップS35)及び第7のマスクパターン列形成ステップ(ステップS36)を有する。
【0102】
最初にステップS31の積層ステップを行う。ステップS31では、図10A(a−1)に示すように、基板10上に、下から順に第1の被エッチング膜11、第2の被エッチング膜12、第1の反射防止膜13及び第1のレジスト膜14を順次形成し、積層する。基板10、第1の被エッチング膜11、第1の反射防止膜13及び第1のレジスト膜14は、第1の実施の形態における基板10、被エッチング膜11、反射防止膜13及びレジスト膜14と同様である。
【0103】
第2の被エッチング膜12は、第1の被エッチング膜11に形成されたパターンと互いに交差する方向にパターンを形成することにより、その後の種々の加工工程を行う場合のマスクとして機能する。第2の被エッチング膜12の材質は、例えば窒化シリコン、酸化シリコン、酸窒化シリコン、アモルファスシリコン、又はポリシリコンを含む膜を用いることができる。ただし、第1の被エッチング膜11は、第2の被エッチング膜12に対して選択比が得られることが望ましい。従って、第2の被エッチング膜12の材質は、第1の被エッチング膜11の材質と異なることが好ましい。ここでは、例えば第1の被エッチング膜11を窒化シリコン膜とし、第2の被エッチング膜12をアモルファスシリコンとすることができる。
【0104】
また、第1の被エッチング膜11及び第2の被エッチング膜12の厚さは、それぞれ例えば20〜200nmとすることができる。
【0105】
次に、ステップS32の第4のマスクパターン列形成ステップを行う。ステップS32では、図1のステップS12からステップS20を行って、第1の反射防止膜13よりなり、第1の方向に延びる第4のマスクパターン列13a(図1における第3のマスクパターン列に相当する。)を形成する。図1のステップS12からステップS20を行った後の基板表面の構造は、図10A(b−1)から図10A(j−1)の各々の断面図で示される構造に対応する。
【0106】
次に、ステップS33の第5のマスクパターン列形成ステップを行う。ステップS33では、図1のステップS21を行って、第2の被エッチング膜12よりなり、第1の方向に延びる第5のマスクパターン列12a(図1における第4のマスクパターン列に相当する。)を形成する。ステップS33を行った後の基板表面の構造は、図10A(k−1)の断面図で示される構造に対応する。
【0107】
次に、ステップS34の積層ステップを行う。ステップS34では、図10B(l−1)に示すように、第1の反射防止膜13をアッシング等により除去した後、図10B(a−2)に示すように、第5のマスクパターン列12aを埋めるように、第2の反射防止膜23及び第2のレジスト膜24を積層する。ここで図10B(l−1)は、図10B(l−11)の平面図のA−A線に沿う断面図である。また、図10B(a−21)は、ステップS34が行われた後における図10B(l−11)のB−B線に沿う断面図であり、図10B(a−22)は、ステップS34が行われた後における図10B(l−11)のC−C線に沿う断面図である。
【0108】
次に、ステップS35の第6のマスクパターン列形成ステップを行う。ステップS35では、図1のステップS12からステップS20を行って、第2の反射防止膜23よりなり、第1の方向と交差する第2の方向に延びる第6のマスクパターン列23a(図1における第3のマスクパターン列に相当する。)を形成する。図1のステップS12からステップS20の各々を行った後の基板表面の図10B(l−11)のB−B線に沿う断面の構造は、図10C(b−21)から図10C(j−21)の各々の断面図で示される構造に対応する。また、図1のステップS12からステップS20の各々を行った後の基板表面の図10B(l−11)のC−C線に沿う断面の構造は、図10D(b−22)から図10D(j−22)の各々の断面図で示される構造に対応する。
【0109】
また、図10C及び図10Dにおいて、第2のレジスト膜24よりなるパターンを符号24aで、パターン24aをスリミングして得られる第2のレジスト膜24よりなるレジストパターン列を符号24bで、酸化シリコン膜を符号25で、酸化シリコン膜よりなる膜側壁部を符号25bで、酸化シリコン膜よりなる第1のマスクパターン列を符号25cで、カーボン膜を符号26で、残存するカーボン膜を符号26aで、それぞれ示す。
【0110】
次に、ステップS36の第7のマスクパターン列形成ステップを行う。ステップS36では、図10Eに示すように、第5のマスクパターン列12a及び第6のマスクパターン列23aを用いて第1の被エッチング膜11を加工して、第1の方向及び第2の方向に配列するホール11bを有する第7のマスクパターン列11bを形成する。
【0111】
ここで図10E(k−11)を平面図とすると、図10E(k−21)、図10E(k−22)、図10E(k−23)及び図10E(k−24)は、それぞれ図10E(k−11)のB−B線、C−C線、A−A線及びD−D線に沿う断面図である。
【0112】
以上のステップにより、第1の被エッチング膜11に第1の方向及び第2の方向にマトリクス状に配列したホール11bを形成することができる。なお、第1の方向及び第2の方向は、90°に交差してもよく、それ以外の角度で交差してもよい。
【0113】
本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法は、レジストパターン列の表面を等方的に酸化シリコン膜で被覆し、更にカーボン膜で被覆し、カーボン膜をエッチバック処理する点において、第1の実施の形態と同様である。従って、本実施の形態においても、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
(第2の実施の形態の変形例)
次に、図11から図12Bを参照し、本発明の第2の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明する。
【0114】
図11は、本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図12A及び図12Bは、本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
【0115】
本変形例は、ホールではなくドット(ピラー)を形成する点で、第2の実施の形態と相違する。
【0116】
本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法は、図11に示すように、積層ステップ(ステップS41)、第4のマスクパターン列形成ステップ(ステップS42)、第5のマスクパターン列形成ステップ(ステップS43)、積層ステップ(ステップS44)、第6のマスクパターン列形成ステップ(ステップS45)、第7のマスクパターン列形成ステップ(ステップS46)及び第8のマスクパターン列形成ステップ(ステップS47)を有する。
【0117】
本変形例におけるステップS41からステップS45の各ステップは、第2の実施の形態において図9を用いて説明したステップ31からステップS35の各ステップと同様である。また、ステップS45を行った後の基板表面の図10B(l−11)のB−B線及びC−C線に沿う断面の構造は、図10C(j−21)及び図10D(j−22)の各々の断面図で示される構造に対応する。
【0118】
その後、本変形例では、ステップS46の第7のマスクパターン列形成ステップを行う。ステップS46では、図12Aに示すように、第6のマスクパターン列23aを用いて第5のマスクパターン列12aを加工して、第1の方向及び第2の方向に沿って配列するドットを有する第7のマスクパターン列12bを形成する。
【0119】
ここで図12A(l−11)を平面図とすると、図12A(l−21)、図12A(l−22)、図12A(l−23)及び図12A(l−24)は、それぞれ図12A(l−11)のB−B線、C−C線、A−A線及びD−D線に沿う断面図である。
【0120】
次に、ステップS47の第8のマスクパターン列形成ステップを行う。ステップS47では、図12Bに示すように、第7のマスクパターン列12bを用いて第1の被エッチング膜11を加工して、第8のマスクパターン列11cを形成する。
【0121】
ここで図12B(m−11)を平面図とすると、図12B(m−21)、図12B(m−22)、図12B(m−23)及び図12B(m−24)は、それぞれ図12B(m−11)のB−B線、C−C線、A−A線及びD−D線に沿う断面図である。
【0122】
また、ステップS47を行った後、第8のマスクパターン列11cの上部に、第7のマスクパターン列12bの全部又は一部が残っていてもよい。
【0123】
以上のステップにより、第1の方向及び第2の方向にマトリクス状に配列し、第1の被エッチング膜よりなるドット(ピラー)を形成することができる。なお、第1の方向及び第2の方向は、90°に交差してもよく、それ以外の角度で交差してもよい。
【0124】
本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法も、レジストパターン列の表面を等方的に酸化シリコン膜で被覆し、更にカーボン膜で被覆し、カーボン膜をエッチバック処理する点において、第1の実施の形態と同様である。従って、本変形例においても、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
【0125】
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【0126】
10 基板
11 被エッチング膜(第1の被エッチング膜)
12 第2の被エッチング膜
13 反射防止膜(第1の反射防止膜)
14 レジスト膜(第1のレジスト膜)
15、25 酸化シリコン膜
16、26 カーボン膜
23 第2の反射防止膜
24 第2のレジスト膜
【技術分野】
【0001】
本発明は、半導体装置の製造方法及びそれに含まれるマスクパターンの形成方法に関する。
【背景技術】
【0002】
半導体デバイスの高集積化に伴って、製造プロセスに要求される配線や分離幅のパターンは、微細化される傾向にある。このような微細なパターンは、フォトリソグラフィ技術を用いてレジストパターン列を形成し、レジストパターン列をマスクパターンに用いて下地の各種薄膜である被エッチング膜をエッチングすることで形成される。マスクパターンを形成するためにはフォトリソグラフィ技術が重要であり、近時の半導体デバイスの微細化は、フォトリソグラフィ技術の解像限界以下を要求するまでに至っている。
【0003】
このようなフォトリソグラフィ技術の解像限界以下の微細なマスクパターンを形成する方法として、所謂ダブルパターニング法がある。ダブルパターニング法は、第1のマスクパターン形成ステップと、この第1のマスクパターン形成ステップの後に行われる第2のマスクパターン形成ステップの2段階のパターニングを行うことによって、1回のパターニングでマスクパターンを形成する場合よりも微細なライン幅及びスペース幅を有するマスクパターンを形成するものである。
【0004】
また、ダブルパターニング法の一つとして、あるパターンの両側に形成した膜側壁部をマスクとして使用するSWP(Side Wall Patterning)法により、元のレジストパターン列よりも微細なピッチを有するマスクパターンを形成する方法も知られている。この方法は、まずフォトレジスト膜を成膜してライン部が配列したレジストパターン列を形成し、このレジストパターン列の表面を等方的に被覆するように、酸化シリコン膜等を形成した後、レジストパターン列の側壁を被覆する膜側壁部にのみ酸化シリコン膜が残るようにエッチバックし、この後、レジストパターン列を除去して、残った膜側壁部である酸化シリコン膜をマスクパターンとするものである(例えば、特許文献1参照。)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2009−99938号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところが、上記のフォトリソグラフィ技術の解像限界以下の微細なマスクパターンをSWPの手法により形成する場合、次のような問題があった。
【0007】
上記したようなマスクパターンの形成方法では、レジストパターン列を形成した後、フォトリソグラフィのためにレジスト膜の下層として成膜されているBARC(Bottom Anti-Reflecting Coating)膜(以下、「反射防止膜」という。)をエッチングする工程を行う。反射防止膜をエッチングする工程を行うことにより、工程数が増加し、コストが増大する場合がある。
【0008】
また、反射防止膜をエッチングする際にレジスト膜に対する反射防止膜のエッチングレートの比(選択比)を高くすることが好ましい。そのため、反射防止膜として硬い材料を用いることができず、反射防止膜の材料の選択が制限され、製造コストが増大する場合がある。
【0009】
また、反射防止膜をエッチングしやすくするために、反射防止膜の厚さを厚くすることができない。そのため、反射防止膜を、反射防止膜の下層の膜である被エッチング膜をエッチングする際の有効なハードマスクとして機能させることができない。
【0010】
一方、上記したようなマスクパターンの形成方法において、反射防止膜のエッチング工程を行わない場合には、反射防止膜上のレジストパターン列を被覆するように酸化シリコン膜を成膜し、酸化シリコン膜がレジストパターン列の膜側壁部として残るようにエッチバックし、レジストパターン列をアッシング等により除去して酸化シリコン膜の膜側壁部よりなるパターンを形成する場合がある。しかしながら、レジストパターン列をアッシングにより除去する際に、酸化シリコン膜をエッチバックした際に露出していた反射防止膜もアッシングにより侵食される場合がある。反射防止膜はアッシングにより膜厚方向のみならず、膜面に平行に左右方向に侵食されるため、酸化シリコン膜の膜側壁部の下の反射防止膜が侵食され、膜側壁部よりなるマスクパターンが倒れるいわゆるパターン倒れが発生する場合がある。
【0011】
本発明は上記の点に鑑みてなされたものであり、微細なマスクパターンをSWPの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができるマスクパターンの形成方法及びそのマスクパターンの形成方法を含む半導体装置の製造方法を提供する。
【課題を解決するための手段】
【0012】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【0013】
本発明に係るマスクパターンの形成方法は、反射防止膜上に形成され、トリミングされた所定のライン幅を有するレジストパターン列の表面を、隣り合う該レジストパターン列の間隔が所定の寸法となるまで等方的に酸化シリコン膜で被覆する第1のステップと、前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間をカーボン膜で埋め込むと共に、前記酸化シリコン膜で被覆した前記レジストパターン列の上部を前記カーボン膜で被覆する第2のステップと、前記カーボン膜を、前記酸化シリコン膜で被覆した前記レジストパターン列の上部から除去すると共に、前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間に残存するように前記カーボン膜をエッチバック処理する第3のステップと、残存する前記カーボン膜を除去すると共に、前記レジストパターン列の上部を被覆する前記酸化シリコン膜を所定の膜厚寸法となるようにエッチバック処理する第4のステップと、前記酸化シリコン膜が除去された前記レジストパターン列をアッシング処理し、前記反射防止膜上に、トリミングされた前記レジストパターン列の前記所定のライン幅と略等しいスペース幅で配列し、所定の幅寸法を有する中央部と、該中央部を両側から挟み前記所定の膜厚寸法を有する膜側壁部とを有する、酸化シリコン膜よりなる第1のマスクパターン列を形成するステップとを有する。
【発明の効果】
【0014】
本発明によれば、微細なマスクパターンをSWPの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
【図面の簡単な説明】
【0015】
【図1】第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。
【図2A】第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その1)である。
【図2B】第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その2)である。
【図2C】第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その3)である。
【図2D】第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その4)である。
【図3】比較例1としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。
【図4】比較例1としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
【図5】比較例2としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。
【図6】比較例2としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
【図7】実施例でステップS18を行った後の第1のマスクパターン列を撮影した写真及び写真を説明する図である。
【図8】実施例でステップS21を行った後の第4のマスクパターン列を撮影した写真及び写真を説明する図である。
【図9】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。
【図10A】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その1)である。
【図10B】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その2)である。
【図10C】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その3)である。
【図10D】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その4)である。
【図10E】第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その5)である。
【図11】第2の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。
【図12A】第2の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その1)である。
【図12B】第2の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図(その2)である。
【発明を実施するための形態】
【0016】
次に、本発明を実施するための形態について図面と共に説明する。
(第1の実施の形態)
図1から図6を参照し、本発明の第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法について説明する。
【0017】
初めに、図1から図2Dを参照し、本発明の第1の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法について説明する。
【0018】
図1は、本実施の形態に係るマスクパターンの形成方法及び半導体装置の各工程の手順を説明するためのフローチャートである。図2Aから図2Dは、本実施の形態に係るマスクパターンの形成方法及び半導体装置を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。また、図1の、ステップS11からステップS21の各々の工程が行われた後の基板表面の構造は、図2A(a)から図2D(k)の各々の断面図で示される構造に対応する。
【0019】
本実施の形態に係る微細パターンの形成方法は、図1に示すように、積層ステップ(ステップS11)、フォトリソグラフィステップ(ステップS12)、第5のステップ(ステップS13)、第1のステップ(ステップS14)、第2のステップ(ステップS15)、第3のステップ(ステップS16)、第4のステップ(ステップS17)、第1のマスクパターン列形成ステップ(ステップS18)、第6のステップ(ステップS19)、第3のマスクパターン列形成ステップ(ステップS20)及び第7のステップ(ステップS21)を有する。
【0020】
なお、ステップS19までの各ステップをマスクパターンの形成方法に含めるものとし、ステップS20以降の各ステップを半導体装置の製造方法に含めるものとする。
【0021】
また、図1に示すように、第5のステップ(ステップS13)と第1のステップ(ステップS14)は、酸化シリコン膜を成膜する成膜装置内で連続して行ってもよい。また、第2のステップ(ステップS15)と第3のステップ(ステップS16)は、カーボン膜をエッチバック処理する処理装置内で連続して行ってもよい。
【0022】
最初にステップS11の積層ステップを行う。ステップS11では、図2A(a)に示すように、基板10上に、下から順に被エッチング膜11、反射防止膜13及びレジスト膜14を順次形成し、積層する。被エッチング膜11は、パターンを形成することにより、その後の種々の加工工程を行う場合のマスクとして機能する。反射防止膜13は、パターンが形成され、被エッチング膜11のパターンを形成するためのマスクとして機能する。また反射防止膜13は、その上に形成されるレジスト膜14のフォトリソグラフィを行う際の反射防止膜(BARC:Bottom Anti-Reflecting Coating)として機能する。
【0023】
なお、基板10は、半導体基板、例えば、シリコン基板のみを示すものではなく、半導体基板内、又は半導体基板上に形成された半導体素子や集積回路パターンに対応した導電膜、これらを絶縁する層間絶縁膜が形成された構造体とを含む、と定義する。
【0024】
被エッチング膜11の材質は、例えば窒化シリコン、酸化シリコン、酸窒化シリコン、アモルファスシリコン、又はポリシリコンを含む膜を用いることができる。また、被エッチング膜11の厚さは、例えば20〜200nmとすることができる。
【0025】
反射防止膜13の材質は、例えばスピンオンにより成膜されたポリフェノールやi線レジスト等のフォトレジストを含む広範な有機系の材料を用いることができる。また、反射防止膜13の厚さは、例えば150〜300nmとすることができる。
【0026】
次に、ステップS12のフォトリソグラフィステップを行う。ステップS12では、フォトリソグラフィ技術を用いてレジスト膜14を露光、現像し、図2A(b)に示すように、レジスト膜14よりなり、ライン幅L2、スペース幅S2及び高さH2を有するパターン14aを形成する。
【0027】
レジスト膜14の材質は、例えばArFレジストを用いることができる。また、高さH2は、特に限定されるものではなく、例えば50〜200nmとすることができる。また、ライン幅L2及びスペース幅S2は、共に例えば60nmとすることができる。
【0028】
次に、ステップS13の第5のステップを行う。ステップS13では、レジスト膜14よりなるパターン14aの形状を所定のライン幅を有するようにスリミング処理し、図2A(c)に示すように、レジストパターン列14bを形成する。
【0029】
なお、スリミング処理は、形状を加工する処理に相当し、トリミング処理ともいう。
【0030】
スリミング処理の方法は、特に限定されるものではない。また、スリミング処理の条件の一例は、酸素ラジカル、又はオゾンガスを含む雰囲気中、温度は室温〜100℃である。また、図2A(b)及び図2A(c)に示されるように、スリミング処理されてできるレジストパターン列14bのライン幅L3は、スリミング処理を行う前のパターン14aのライン幅L2に比べ細くなるので、レジストパターン列14bのライン幅L3及びスペース幅S3と、パターン14aのライン幅L2及びスペース幅S2との大小関係は、L3<L2、S3>S2となる。ライン幅L3及びスペース幅S3の値は、例えばL3を30nm、S3を90nmとすることができる。
【0031】
また、レジストパターン列14bの高さH3は、パターン14aの高さH2と略等しいか又は小さくなる場合がある。
【0032】
なお、本実施の形態において、ステップS13は、ステップS14を行う成膜装置の処理容器内で行ってもよい。
【0033】
次に、ステップS14の第1のステップを行う。ステップS14では、酸化シリコン膜15を成膜し、反射防止膜13上に形成され、スリミング処理された所定のライン幅L3を有するレジストパターン列14bの表面を、図2B(d)に示すように、隣り合うレジストパターン列の間隔が所定の寸法S3´となるまで等方的に酸化シリコン膜15で被覆する。
【0034】
なお、酸化シリコン膜として、SiO2膜、SiO2膜とは酸素とシリコンとの組成比が異なるSiOx膜、又はシリコンと酸素を主成分として含む他の組成の膜のいずれであってもよい。また、酸窒化シリコン膜(SiON膜)を用いることもできる。
【0035】
酸化シリコン膜15の成膜は、レジスト膜14がレジストパターン列14bとして残った状態で行うが、一般的にレジスト膜14が高温に弱いため、低温(例えば300℃以下程度)で行うことが好ましい。酸化シリコン膜の成膜方法としては、低温で成膜できるものであればよい。本実施の形態では、低温での分子層堆積(Molecular Layer Deposition、以下MLDという)、即ち低温MLDによって行うことができる。その結果、図2B(d)に示すように、レジストパターン列14bが形成されている場所及び形成されていない場所を含め、基板全面に酸化シリコン膜15が成膜され、レジストパターン列14bの側面にもレジストパターン列14bの側面を被覆するように酸化シリコン膜15が成膜される。このときの酸化シリコン膜15の厚さをDとすると、レジストパターン列14bの側面を被覆する酸化シリコン膜15の幅もDとなる。従って、隣り合うレジストパターン列の間隔S3´は、S3´=S3−D×2となる。また、酸化シリコン膜15の厚さDを、例えば30nmとすることができ、S3を90nmとすることができる。この場合、S3´を30nmとすることができる。
【0036】
ここで、低温MLDによる成膜工程について説明する。
【0037】
低温MLDにおいては、シリコンを含む原料ガスを成膜装置の処理容器内に供給し、シリコン原料を基板上に吸着させる工程と、酸素を含むガスを処理容器内に供給し、シリコン原料を酸化させる工程とを交互に繰り返す。
【0038】
具体的には、シリコンを含む原料ガスを基板上に吸着させる工程においては、シリコンを含む原料ガスとして、1分子内に2個のアミノ基を有するアミノシランガス、例えばビスターシャリブチルアミノシラン(以下、BTBASという)を、シリコン原料ガスの供給ノズルを介して処理容器内に所定の時間供給する。これにより、基板上にBTBASを吸着させる。
【0039】
次に、酸素を含むガスを処理容器内に供給し、シリコン材料を酸化させる工程においては、酸素を含むガスとして、例えば高周波電源を備えたプラズマ生成機構によってプラズマ化されたO2ガスを、ガス供給ノズルを介して処理容器内に所定の時間供給する。これにより、基板上に吸着されたBTBASが酸化され、酸化シリコン膜15が形成される。
【0040】
また、上述したシリコンを含む原料ガスを基板上に吸着させる工程と、酸素を含むガスを処理容器内に供給し、シリコン材料を酸化させる工程とを切り換える際に、各々の工程の間に、直前の工程における残留ガスを除去するために、処理容器内を真空排気しつつ例えば窒素ガス等の不活性ガスよりなるパージガスを処理容器内に供給する工程を所定の時間行うことができる。なお、この工程は、処理容器内に残留しているガスを除去することができればよく、パージガスを供給せずに全てのガスの供給を停止した状態で真空排気を継続して行うことができる。
【0041】
本実施の形態においては、酸化シリコン膜15を成膜するためのSiソースガスとして有機シリコンを含むソースガスを用いる。有機シリコンを含むSiソースガスの例は、アミノシラン系プリカーサである。アミノシラン系プリカーサの例は、1価または2価のアミノシラン系プリカーサである。1価または2価のアミノシラン系プリカーサの具体的な例は、例えば、BTBAS(ビスターシャリブチルアミノシラン)、BDMAS(ビスジメチルアミノシラン)、BDEAS(ビスジエチルアミノシラン)、DPAS(ジプロピルアミノシラン)、BAS(ブチルアミノシラン)、及びDIPAS(ジイソプロピルアミノシラン)である。
【0042】
また、アミノシラン系プリカーサとしては、3価のアミノシラン系プリカーサを用いることもできる。3価のアミノシラン系プリカーサの例は、TDMAS(トリジメチルアミノシラン)である。
【0043】
また、有機シリコンを含むSiソースガスとしては、アミノシラン系プリカーサの他、エトキシシラン系プリカーサを用いることもできる。エトキシシラン系プリカーサの例は、例えば、TEOS(テトラエトキシシラン)である。
【0044】
一方、酸素を含むガスとしては、O2ガスの他、NOガス、N2Oガス、H2Oガス、O3ガスを用いることができ、これらを高周波電界によりプラズマ化して酸化剤として用いることができる。このような酸素を含むガスのプラズマを用いることにより、酸化シリコン膜の成膜を300℃以下で行うことができる。また、酸素を含むガスのガス流量、高周波電源の電力、処理容器内の圧力を更に調整することにより、酸化シリコン膜の成膜を100℃以下又は室温で行うことができる。
【0045】
次に、ステップS15の第2のステップを行う。ステップS15では、図2B(e)に示すように、酸化シリコン膜15で被覆したレジストパターン列14bの間をカーボン膜16で埋め込むと共に、酸化シリコン膜15で被覆したレジストパターン列14bの上部をカーボン膜16で被覆する。カーボン膜16の膜厚は、酸化シリコン膜15で被覆したレジストパターン列14bの隣り合う列の間をカーボン膜16で埋め込むことができる膜厚であればよい。
【0046】
カーボン膜16としては、アモルファスカーボンを含むカーボン膜を用いることができる。また、ステップS15の第2のステップを、ステップS16の第3のステップであるカーボン膜をエッチバック処理する処理装置内で、ステップS16と連続して行うことができる。
【0047】
ここで、カーボン膜16として、アモルファスカーボン膜を用いる場合の成膜方法について、カーボン膜16をエッチバック処理する処理装置内で行う場合について、説明する。
【0048】
アモルファスカーボン膜の成膜処理においては、カーボンソースガス供給管を介して接続されたカーボンソースガス供給源と、プラズマ生成機構とを有する処理容器と、を備えた処理装置を用いる。カーボンソースガス供給源からカーボンソースガス供給配管を介して所定のカーボンソースガスを処理装置の処理容器内に供給し、プラズマ生成機構にてプラズマ化し、酸化シリコン膜15で被覆された基板10上にプラズマCVDによりアモルファスカーボン膜16を成膜する。この際に、パージガス供給管を介して接続されたパージガス供給源から、パージガス供給管を介して希釈ガスとして窒素ガスを処理容器内に供給してもよい。この際のプラズマ生成機構における高周波電力の周波数およびパワーは、必要な反応性に応じて適宜設定すればよい。プラズマ化されたガスは反応性が高いため、成膜温度を低下させることが可能である。なお、プラズマ生成は必須ではなく、反応性が十分な場合には、熱CVDによる成膜であってもよい。
【0049】
カーボンソースガス(原料ガス)としては、反応によりカーボンを成膜することができるものであればよく、典型的にはハイドロカーボン系(CH系)ガスを含む処理ガスとを用いることができる。ハイドロカーボン系ガスとしては、エチレン(C2H2)、メタン(CH4)、エタン(C2H6)、アセチレン(C2H2)、ブチン(C4H6)等を用いることができ、ハイドロカーボン系ガス以外のガスとしては、Arガスのような不活性ガスや水素ガス等を用いることができる。
【0050】
また、本実施の形態では、更に、酸化シリコン膜15で被覆されたレジストパターン列14bの間を埋め込むために、後述するように、例えばCH3F等のフッ素を含むフルオロハイドロカーボン系ガス、若しくは例えばCF4等のフルオロカーボン系(CF系)ガス、又はフルオロハイドロカーボン系(CHF系)ガスとフルオロカーボン系(CF系)ガスとの混合ガスを用いることができる。
【0051】
アモルファスカーボン膜を成膜する際の処理容器内の圧力は、6667〜666665Paが好ましい。また、アモルファスカーボン膜を成膜する際の基板温度は、800℃以下が好ましく、600〜700℃がより好ましい。
【0052】
次に、ステップS16の第3のステップを行う。ステップS16では、図2B(f)に示すように、カーボン膜16を、酸化シリコン膜15で被覆したレジストパターン列14bの上部から除去すると共に、酸化シリコン膜15で被覆したレジストパターン列14bの隣り合う列の間に符号16aとして残存するように、カーボン膜16をエッチバック処理する。
【0053】
ステップS16でエッチバック処理を行うための処理ガスとして、例えば、CF4、C4F8、CHF3、CH3F、CH2F2等のCF系ガスと、Arガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
【0054】
なお、ステップS16におけるエッチバック処理は、エッチング処理であるが、カーボン膜16の表面を厚さ方向に後退させることから、エッチバック処理という。
【0055】
次に、ステップS17の第4のステップを行う。ステップS17では、図2C(g)に示すように、残存するカーボン膜16aを除去すると共に、レジストパターン列14bの上部を被覆する酸化シリコン膜15を所定の膜厚寸法H4となるようにエッチバック処理する。
【0056】
なお、ステップS17におけるエッチバック処理は、エッチング処理であるが、酸化シリコン膜15の表面を厚さ方向に後退させることから、エッチバック処理という。
【0057】
図2C(g)に示すように、レジストパターン列14bの上部が露出し、レジストパターン列14bの各列の間に、ステップS18で後述する所定の幅寸法S3´を有する中央部15aと、中央部15aを両側から挟み所定の膜厚寸法H4及び幅寸法Dを有する膜側壁部15bとを有する、酸化シリコン膜15よりなる第1のマスクパターン列15cが配置されたパターンを形成する。このとき、膜側壁部15bの高さ寸法である所定の膜厚寸法H4は、レジストパターン列14bの各パターン列の高さをH3とすると、H4<H3である。
【0058】
ステップS17におけるエッチバック処理は、例えば、CF4、C4F8、CHF3、CH3F、CH2F2等のCF系ガスと、Arガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
【0059】
次に、ステップS18の第1のマスクパターン列形成ステップを行う。ステップS18では、レジストパターン列14bをアッシング処理し、図2C(h)に示すように、反射防止膜13上に、前述した中央部15aと、膜側壁部15bとを有する、酸化シリコン膜15よりなる第1のマスクパターン列15cを形成する。
【0060】
第1のマスクパターン列15cのライン幅はS3、スペース幅はL3である。前述したように、第1のマスクパターン列15cのライン幅S3を90nm、スペース幅L3を30nmとすることができる。また、アッシング処理に代え、酸素、窒素、水素、アンモニア等のプラズマを用いたエッチングを行ってもよい。
【0061】
次に、ステップS19の第6のステップ(第2のマスクパターン列形成ステップ)を行う。ステップS19では、第1のマスクパターン列15cから中央部15aを除去すると共に、中央部15aの両側の膜側壁部15bが残存するように、酸化シリコン膜15をエッチバック処理し、図2C(i)に示すように、膜側壁部15bよりなる第2のマスクパターン列15bを形成する。
【0062】
ステップS19におけるエッチバック処理は、例えば、CF4、C4F8、CHF3、CH3F、CH2F2等のCF系ガスと、Arガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
【0063】
また、第2のマスクパターン列15bのライン幅をL1、スペース幅をS1とすると、レジストパターン列14bのライン幅L3が30nm、中央部15aの幅寸法S3´が30nm、膜側壁部15bの幅寸法Dが30nmである場合、L1=D、S1=L3=S3´であるため、L1を30nm、S1を30nmとすることができる。
【0064】
次に、ステップS20の第3のマスクパターン列形成ステップを行う。ステップS20では、第2のマスクパターン列15bを用いて反射防止膜13をエッチングし、図2D(j)に示すように、反射防止膜13よりなり、一の方向に延びる第3のマスクパターン列13aを形成する。第3のマスクパターン列13aのライン幅はL1、スペース幅はS1である。また、第3のマスクパターン列13aの上部に、膜側壁部15bの全部又は一部が残る場合がある。
【0065】
次に、ステップS21の第7のステップ(第4のマスクパターン列形成ステップ)を行う。ステップS21では、第3のマスクパターン列13aを用いて被エッチング膜11を加工して、図2D(k)に示すように、第4のマスクパターン列11aを形成する。例えば窒化シリコンを含む被エッチング膜11のエッチングは、Cl2、Cl2+HBr、Cl2+O2、CF4+O2、SF6、Cl2+N2、Cl2+HCl、HBr+Cl2+SF6等のガス等のプラズマを用いて行うことができる。
【0066】
次に、図3及び図4を参照し、比較例1と比較することによって、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を用いて微細なマスクパターンをSWPの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができる作用効果について説明する。
【0067】
図3は、比較例1としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図4は、比較例1としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
【0068】
図3に示すように、比較例1のマスクパターンの形成方法及び半導体装置の製造方法は、ステップS111からステップS118の各ステップを有し、ステップS111からステップS113のそれぞれは、図1に示すステップS11からステップS13のそれぞれと同様である。
【0069】
その後、比較例1では、図1のステップS14以降に代え、ステップS114からステップS118の工程を行う。また、ステップS114からステップS117の各工程が行われた後の基板表面の構造は、図4(a)から図4(d)の各々の断面図で示される構造に対応する。
【0070】
ステップS114では、図4(a)に示すように、レジストパターン列14bを用いて反射防止膜13をエッチングし、反射防止膜13よりなる反射防止膜パターン列13bを形成する。ステップS115では、図4(b)に示すように、反射防止膜パターン列13bの表面を、等方的に酸化シリコン膜15で被覆する。図4(b)に示すように、ステップS115において、反射防止膜パターン列13bの上部にレジストパターン列14bの全部又は一部が残っていてもよい。ステップS116では、図4(c)に示すように、酸化シリコン膜15を、反射防止膜パターン列13bの上部から除去すると共に、反射防止膜パターン列13bの膜側壁部15dとして残存するように、エッチバック処理する。ステップS117では、図4(d)に示すように、反射防止膜パターン列13bをアッシング処理し、膜側壁部15dよりなるマスクパターン列15dを形成する。
【0071】
ステップS114からステップS117の工程を行うことにより、酸化シリコン膜15の膜側壁部15dよりなるマスクパターン列15dを形成することができ、その後、膜側壁部15dよりなるマスクパターン列15dを用いて被エッチング膜11を加工して、被エッチング膜11よりなるマスクパターン列を形成することができる。
【0072】
比較例1では、ステップS114において、レジスト膜14よりなるレジストパターン列14bを用いて反射防止膜13をエッチングする。一方、本実施の形態では、ステップS20において、酸化シリコン膜15よりなる第2のマスクパターン列15bを用いて反射防止膜13をエッチングする。
【0073】
本実施の形態では、フォトリソグラフィを行ってレジスト膜をパターニングした後、酸化シリコン膜を成膜する前の工程において、反射防止膜をエッチングする工程を行う必要がない。従って、フォトリソグラフィを行う塗布現像処理装置から、エッチング装置を介さず直接酸化シリコン膜の成膜装置に基板を搬送できる。すなわち、比較例1と比較して一工程を省略することができる。従って、マスクパターンの形成方法及び半導体装置の製造方法を行う際の製造コストを低減することができる
また、比較例1では、レジスト膜に対する選択比が高い反射防止膜、例えばレジスト膜よりも柔らかい反射防止膜を選択しなくてはならず、反射防止膜の材料が制限され、製造コストを増大させる要因となる。本実施の形態では、材料の選択の制限がなく一般的な反射防止膜を用いることができるため、製造コストを減少させることができる。
【0074】
更に、本実施の形態では、反射防止膜の厚さの制限がなく、従来よりも厚くすることができる。そのため、被エッチング膜をエッチングする際の有効なハードマスクとして機能させることもできる。具体的には、比較例1では、反射防止膜の膜厚が30nm程度であるところ、本実施の形態では、80nm程度まで増大させることができる。
【0075】
次に、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を用いて微細なマスクパターンをSWPの手法により形成する場合に、膜側壁部よりなるマスクパターンが倒れることを防止することができる作用効果について説明する。
【0076】
図5は、比較例2としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図6は、比較例2としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
【0077】
図5に示すように、比較例2のマスクパターンの形成方法及び半導体装置の製造方法は、ステップS211からステップS218の各ステップを有し、ステップS211からステップS214のそれぞれは、図1に示すステップS11からステップS14のそれぞれと同様である。
【0078】
その後、比較例2では、図1のステップS15以降に代え、ステップS215からステップS218の工程を行う。また、ステップS215及びステップS216の各工程が行われた後の基板表面の構造は、図6(a)及び図6(b)の各々の断面図で示される構造に対応する。
【0079】
ステップS215では、図6(a)に示すように、酸化シリコン膜15を、レジストパターン列14bの上部から除去すると共に、レジストパターン列14bの膜側壁部15eとして残存するように、エッチバック処理する。ステップS216では、図6(b)に示すように、レジストパターン列14bをアッシング処理し、膜側壁部15eよりなる第2のマスクパターン列15eを形成する。
【0080】
その後行うステップS217及びステップS218のそれぞれは、図1に示すステップS20及びステップS21のそれぞれと同様である。
【0081】
比較例2では、ステップS215において、酸化シリコン膜15がエッチバック処理されるため、レジストパターン列14bの隣り合う列の間の領域である点線で囲まれた領域Iにおいて、酸化シリコン膜15が除去され、反射防止膜13が露出する。次に、ステップS216において、レジストパターン列14bをアッシング処理する際に、領域Iにおける露出した反射防止膜13が酸素含有ガスプラズマ等にアッシングされ、侵食される。反射防止膜13の浸食は、反射防止膜13の膜厚方向のみならず膜面に平行な方向にも伸展し、図6(b)に示すように、酸化シリコン膜15の膜側壁部15eよりなる第2のマスクパターン列15eの下方の反射防止膜13も侵食され、空洞部13cが形成される。従って、膜側壁部15eよりなる第2のマスクパターン列15eが倒れてしまう、いわゆるパターン倒れが発生する。
【0082】
一方、本実施の形態では、図2C(g)に示す状態からステップS18(第1のマスクパターン列形成ステップ)を行う際に、反射防止膜13が露出している領域がない。従って、反射防止膜13が侵食され、膜側壁部15bよりなる第2のマスクパターン列15bのパターン倒れが発生することがない。
【0083】
次に、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を行う際に、第5のステップと第1のステップとを、酸化シリコン膜を成膜する成膜装置内で連続して行うことができる作用効果について説明する。
【0084】
本実施の形態に係るマスクパターンの形成方法においては、ステップS12(フォトリソグラフィステップ)が行われ、レジスト膜14よりなるパターン14aが形成された基板10は、ステップS14(第1のステップ)の酸化シリコン膜15が成膜される成膜装置内に導入される。次に、成膜装置内で酸素含有ガスプラズマ又はオゾンガスを用いてパターン14aの形状をトリミングしてレジストパターン列14bを形成する第5のステップが行われる。次に、成膜装置内で引続き、スリミングされたレジストパターン列14bの表面を等方的に被覆する。
【0085】
図2A(b)から図2B(d)を用いて前述したように、ステップS13において、レジスト膜14よりなるパターン14aの幅寸法L2は、レジストパターン列14bの幅寸法L3に減少する。また、ステップS14において、レジストパターン列14bの幅寸法L3は、レジストパターン列14bの各列の両側を膜厚Dを有する酸化シリコン膜15に被覆されることにより、L3´=L3+D×2に増大する。また、ステップS13におけるスリミング時間T13と、ステップS14における成膜時間T14とを、それぞれ独立して微調整することが可能である。具体的には、ステップS13におけるスリミング量に応じてステップS14における酸化シリコン膜の成膜時間(MLDの場合には、シリコンソースガスと酸素含有ガスとを繰り返し供給する回数)を調整すればよい。
【0086】
従って、スリミング時間T13と、成膜時間T14との比率を独立して微調整することができ、その微調整により、幅寸法L3と膜厚Dとを自在に微調整することができるため、ステップS18(第1のマスクパターン列形成ステップ)における第1のマスクパターン列15cにおいて、中央部15aの幅寸法S3´、膜側壁部15bの幅寸法D、スペース幅L3を等しくすることができる。
【0087】
次に、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を行う際に、第2のステップと第3のステップとを、カーボン膜をエッチバック処理する処理装置内で連続して行うことの作用効果について説明する。
【0088】
上記したように、本実施の形態では、酸化シリコン膜15で被覆されたレジストパターン列14bの間を埋め込むために、CHF系ガス、若しくはCF系ガス、又はCHF系ガスとCF系ガスとの混合ガスを用いる場合がある。
【0089】
一方、単にCH系ガスを用いてCVD(Chemical Vapor Deposition)法により成膜する場合、一般的にCVD法においては段差被覆性に優れるため、酸化シリコン膜15で被覆されたレジストパターン列14bの表面が等方的に被覆されてしまい、酸化シリコン膜15で被覆されたレジストパターン列14bの隣り合う列の間を優先的に埋めることは難しい。
【0090】
しかしながら、本実施の形態では、カーボン膜をエッチバック処理するエッチング処理装置の中で、CHF系ガス又はCF系ガスをプラズマ化して用いながらカーボン膜を成膜する。これにより、カーボン膜を成膜と同時にエッチングしながら堆積することができる。ガス流量、処理容器内の圧力、プラズマ化するための高周波電源パワー等を制御することにより、レジストパターン列14bの上部ではエッチングが支配的であり、レジストパターン列14bの隣り合う列の間では成膜が支配的であるような条件を設定することができる。従って、酸化シリコン膜15で被覆されたレジストパターン列14bの間を埋め込むようにカーボン膜を成膜することができる。
【0091】
また、以下に述べるように、ステップS15からステップS21の工程を、連続してエッチング処理装置内で行うこともできる。
【0092】
次に、図7及び図8を参照し、本実施の形態において、被エッチング膜が形状よく加工することができることについて説明する。以下では、酸化シリコン膜15よりなる第1のマスクパターン列15c及び被エッチング膜11よりなる第4のマスクパターン列11aの形状の評価を行ったので、その評価結果について説明する。
【0093】
実施例1として、図1におけるステップS11からステップS21の各工程を行った。実施例1におけるステップS15からステップS21の各工程の条件を以下に示す。
(実施例1)
(A)ステップS15(第2のステップ)
処理ガス(ガス流量):CH3F(50sccm)/CF4(250sccm)
基板温度 :加熱なし
成膜装置内圧力 :20mTorr
処理時間 :60秒
高周波電源パワー(上部電極/下部電極):600/600W
(B)ステップS16(第3のステップ)
処理ガス(ガス流量):CF4(170sccm)/O2(30sccm)
基板温度 :加熱なし
成膜装置内圧力 :100mTorr
処理時間 :25秒
高周波電源パワー(上部電極/下部電極):600/100W
(C)ステップS17(第4のステップ)
処理ガス(ガス流量):C4H8(40sccm)/O2(10sccm)
基板温度 :加熱なし
成膜装置内圧力 :40mTorr
処理時間 :40秒
高周波電源パワー(上部電極/下部電極):600/600W
(D)ステップS18(第1のマスクパターン列形成ステップ)
処理ガス(ガス流量):O2(100sccm)
基板温度 :加熱なし
成膜装置内圧力 :20mTorr
処理時間 :20秒
高周波電源パワー(上部電極/下部電極):600/30W
(E)ステップS19(第6のステップ)
処理ガス(ガス流量):C4H8(30sccm)/CF4(170sccm)
基板温度 :加熱なし
成膜装置内圧力 :20mTorr
処理時間 :20秒
高周波電源パワー(上部電極/下部電極):600/100W
(F)ステップS20(第3のマスクパターン列形成ステップ)
処理ガス(ガス流量):CH3F(50sccm)/CF4(100sccm)
基板温度 :加熱なし
成膜装置内圧力 :20mTorr
処理時間 :10秒
高周波電源パワー(上部電極/下部電極):600/100W
(G)ステップS21(第7のステップ)
処理ガス(ガス流量):CHF3(90sccm)/CF4(240sccm)/O2(8sccm)
基板温度 :加熱なし
成膜装置内圧力 :90mTorr
処理時間 :45秒
高周波電源パワー(上部電極/下部電極):300/200W
図7に、実施例で(D)ステップS18を行った後の第1のマスクパターン列15cを、走査型電子顕微鏡SEM(Scanning Electron Microscope)を用いて撮影した写真を示す。図7(a)及び図7(b)は、第1のマスクパターン列15cの断面を、それぞれ正面及び斜め上方から撮影した写真(左側)と、写真を模式的に説明する図(右側)とを示す図である。
【0094】
図7に示すように、実施例で(D)ステップS18を行った後、中央部15aと、膜側壁部15bとを有する、酸化シリコン膜15よりなる第1のマスクパターン列15cが形状よく形成されていることが明らかである。
【0095】
また、図8に、実施例で(G)ステップS21を行った後の第4のマスクパターン列11aを、SEMを用いて撮影した写真を示す。図8(a)及び図8(b)は、第4のマスクパターン列11aの断面を、それぞれ正面及び斜め上方から撮影した写真(左側)と、写真を模式的に説明する図(右側)とを示す図である。
【0096】
図8に示すように、実施例で(G)ステップS21を行った後、被エッチング膜11よりなる第4のマスクパターン列11aが形状よく形成されていることが明らかである。また、実施例における第4のマスクパターン列11aのライン幅は、略10nmであり、フォトリソグラフィ技術の解像限界よりはるかに小さいライン幅を有するマスクパターンが形成することができることが明らかである。
【0097】
ここで、第4のマスクパターン列11aが形状よく形成されるのは、図7に示すように、(D)ステップS18を行った後の第1のマスクパターン列15cのライン部が延在する方向に沿う複数の箇所での線幅のばらつきであるLWR(Line Width Roughness)が小さくなるためであると考えられる。第1のマスクパターン列15cのLWRが小さくなると、第2のマスクパターン列15bや第3のマスクパターン列13aのLWRも小さくなり、その結果、第4のマスクパターン列11aのLWRも小さくなるからである。
【0098】
以上、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法によれば、レジストパターン列の表面を酸化シリコン膜で被覆し、更にその表面をカーボン膜で被覆することにより、微細なマスクパターンをSWPの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
(第2の実施の形態)
次に、図9から図10Eを参照し、本発明の第2の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明する。
【0099】
図9は、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図10Aから図10Eは、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。また、以下の文中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある(以下の変形例についても同様)。
【0100】
本実施の形態は、第1の実施の形態に係るマスクパターンの形成方法を2回行って、被エッチング膜にホールを形成する点で、第1の実施の形態と相違する。
【0101】
本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法は、図9に示すように、積層ステップ(ステップS31)、第4のマスクパターン列形成ステップ(ステップS32)、第5のマスクパターン列形成ステップ(ステップS33)、積層ステップ(ステップS34)、第6のマスクパターン列形成ステップ(ステップS35)及び第7のマスクパターン列形成ステップ(ステップS36)を有する。
【0102】
最初にステップS31の積層ステップを行う。ステップS31では、図10A(a−1)に示すように、基板10上に、下から順に第1の被エッチング膜11、第2の被エッチング膜12、第1の反射防止膜13及び第1のレジスト膜14を順次形成し、積層する。基板10、第1の被エッチング膜11、第1の反射防止膜13及び第1のレジスト膜14は、第1の実施の形態における基板10、被エッチング膜11、反射防止膜13及びレジスト膜14と同様である。
【0103】
第2の被エッチング膜12は、第1の被エッチング膜11に形成されたパターンと互いに交差する方向にパターンを形成することにより、その後の種々の加工工程を行う場合のマスクとして機能する。第2の被エッチング膜12の材質は、例えば窒化シリコン、酸化シリコン、酸窒化シリコン、アモルファスシリコン、又はポリシリコンを含む膜を用いることができる。ただし、第1の被エッチング膜11は、第2の被エッチング膜12に対して選択比が得られることが望ましい。従って、第2の被エッチング膜12の材質は、第1の被エッチング膜11の材質と異なることが好ましい。ここでは、例えば第1の被エッチング膜11を窒化シリコン膜とし、第2の被エッチング膜12をアモルファスシリコンとすることができる。
【0104】
また、第1の被エッチング膜11及び第2の被エッチング膜12の厚さは、それぞれ例えば20〜200nmとすることができる。
【0105】
次に、ステップS32の第4のマスクパターン列形成ステップを行う。ステップS32では、図1のステップS12からステップS20を行って、第1の反射防止膜13よりなり、第1の方向に延びる第4のマスクパターン列13a(図1における第3のマスクパターン列に相当する。)を形成する。図1のステップS12からステップS20を行った後の基板表面の構造は、図10A(b−1)から図10A(j−1)の各々の断面図で示される構造に対応する。
【0106】
次に、ステップS33の第5のマスクパターン列形成ステップを行う。ステップS33では、図1のステップS21を行って、第2の被エッチング膜12よりなり、第1の方向に延びる第5のマスクパターン列12a(図1における第4のマスクパターン列に相当する。)を形成する。ステップS33を行った後の基板表面の構造は、図10A(k−1)の断面図で示される構造に対応する。
【0107】
次に、ステップS34の積層ステップを行う。ステップS34では、図10B(l−1)に示すように、第1の反射防止膜13をアッシング等により除去した後、図10B(a−2)に示すように、第5のマスクパターン列12aを埋めるように、第2の反射防止膜23及び第2のレジスト膜24を積層する。ここで図10B(l−1)は、図10B(l−11)の平面図のA−A線に沿う断面図である。また、図10B(a−21)は、ステップS34が行われた後における図10B(l−11)のB−B線に沿う断面図であり、図10B(a−22)は、ステップS34が行われた後における図10B(l−11)のC−C線に沿う断面図である。
【0108】
次に、ステップS35の第6のマスクパターン列形成ステップを行う。ステップS35では、図1のステップS12からステップS20を行って、第2の反射防止膜23よりなり、第1の方向と交差する第2の方向に延びる第6のマスクパターン列23a(図1における第3のマスクパターン列に相当する。)を形成する。図1のステップS12からステップS20の各々を行った後の基板表面の図10B(l−11)のB−B線に沿う断面の構造は、図10C(b−21)から図10C(j−21)の各々の断面図で示される構造に対応する。また、図1のステップS12からステップS20の各々を行った後の基板表面の図10B(l−11)のC−C線に沿う断面の構造は、図10D(b−22)から図10D(j−22)の各々の断面図で示される構造に対応する。
【0109】
また、図10C及び図10Dにおいて、第2のレジスト膜24よりなるパターンを符号24aで、パターン24aをスリミングして得られる第2のレジスト膜24よりなるレジストパターン列を符号24bで、酸化シリコン膜を符号25で、酸化シリコン膜よりなる膜側壁部を符号25bで、酸化シリコン膜よりなる第1のマスクパターン列を符号25cで、カーボン膜を符号26で、残存するカーボン膜を符号26aで、それぞれ示す。
【0110】
次に、ステップS36の第7のマスクパターン列形成ステップを行う。ステップS36では、図10Eに示すように、第5のマスクパターン列12a及び第6のマスクパターン列23aを用いて第1の被エッチング膜11を加工して、第1の方向及び第2の方向に配列するホール11bを有する第7のマスクパターン列11bを形成する。
【0111】
ここで図10E(k−11)を平面図とすると、図10E(k−21)、図10E(k−22)、図10E(k−23)及び図10E(k−24)は、それぞれ図10E(k−11)のB−B線、C−C線、A−A線及びD−D線に沿う断面図である。
【0112】
以上のステップにより、第1の被エッチング膜11に第1の方向及び第2の方向にマトリクス状に配列したホール11bを形成することができる。なお、第1の方向及び第2の方向は、90°に交差してもよく、それ以外の角度で交差してもよい。
【0113】
本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法は、レジストパターン列の表面を等方的に酸化シリコン膜で被覆し、更にカーボン膜で被覆し、カーボン膜をエッチバック処理する点において、第1の実施の形態と同様である。従って、本実施の形態においても、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
(第2の実施の形態の変形例)
次に、図11から図12Bを参照し、本発明の第2の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明する。
【0114】
図11は、本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図12A及び図12Bは、本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
【0115】
本変形例は、ホールではなくドット(ピラー)を形成する点で、第2の実施の形態と相違する。
【0116】
本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法は、図11に示すように、積層ステップ(ステップS41)、第4のマスクパターン列形成ステップ(ステップS42)、第5のマスクパターン列形成ステップ(ステップS43)、積層ステップ(ステップS44)、第6のマスクパターン列形成ステップ(ステップS45)、第7のマスクパターン列形成ステップ(ステップS46)及び第8のマスクパターン列形成ステップ(ステップS47)を有する。
【0117】
本変形例におけるステップS41からステップS45の各ステップは、第2の実施の形態において図9を用いて説明したステップ31からステップS35の各ステップと同様である。また、ステップS45を行った後の基板表面の図10B(l−11)のB−B線及びC−C線に沿う断面の構造は、図10C(j−21)及び図10D(j−22)の各々の断面図で示される構造に対応する。
【0118】
その後、本変形例では、ステップS46の第7のマスクパターン列形成ステップを行う。ステップS46では、図12Aに示すように、第6のマスクパターン列23aを用いて第5のマスクパターン列12aを加工して、第1の方向及び第2の方向に沿って配列するドットを有する第7のマスクパターン列12bを形成する。
【0119】
ここで図12A(l−11)を平面図とすると、図12A(l−21)、図12A(l−22)、図12A(l−23)及び図12A(l−24)は、それぞれ図12A(l−11)のB−B線、C−C線、A−A線及びD−D線に沿う断面図である。
【0120】
次に、ステップS47の第8のマスクパターン列形成ステップを行う。ステップS47では、図12Bに示すように、第7のマスクパターン列12bを用いて第1の被エッチング膜11を加工して、第8のマスクパターン列11cを形成する。
【0121】
ここで図12B(m−11)を平面図とすると、図12B(m−21)、図12B(m−22)、図12B(m−23)及び図12B(m−24)は、それぞれ図12B(m−11)のB−B線、C−C線、A−A線及びD−D線に沿う断面図である。
【0122】
また、ステップS47を行った後、第8のマスクパターン列11cの上部に、第7のマスクパターン列12bの全部又は一部が残っていてもよい。
【0123】
以上のステップにより、第1の方向及び第2の方向にマトリクス状に配列し、第1の被エッチング膜よりなるドット(ピラー)を形成することができる。なお、第1の方向及び第2の方向は、90°に交差してもよく、それ以外の角度で交差してもよい。
【0124】
本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法も、レジストパターン列の表面を等方的に酸化シリコン膜で被覆し、更にカーボン膜で被覆し、カーボン膜をエッチバック処理する点において、第1の実施の形態と同様である。従って、本変形例においても、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
【0125】
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【0126】
10 基板
11 被エッチング膜(第1の被エッチング膜)
12 第2の被エッチング膜
13 反射防止膜(第1の反射防止膜)
14 レジスト膜(第1のレジスト膜)
15、25 酸化シリコン膜
16、26 カーボン膜
23 第2の反射防止膜
24 第2のレジスト膜
【特許請求の範囲】
【請求項1】
反射防止膜上に形成され、トリミングされた所定のライン幅を有するレジストパターン列の表面を、隣り合う該レジストパターン列の間隔が所定の寸法となるまで等方的に酸化シリコン膜で被覆する第1のステップと、
前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間をカーボン膜で埋め込むと共に、前記酸化シリコン膜で被覆した前記レジストパターン列の上部を前記カーボン膜で被覆する第2のステップと、
前記カーボン膜を、前記酸化シリコン膜で被覆した前記レジストパターン列の上部から除去すると共に、前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間に残存するように前記カーボン膜をエッチバック処理する第3のステップと、
残存する前記カーボン膜を除去すると共に、前記レジストパターン列の上部を被覆する前記酸化シリコン膜を所定の膜厚寸法となるようにエッチバック処理する第4のステップと、
前記酸化シリコン膜が除去された前記レジストパターン列をアッシング処理し、前記反射防止膜上に、トリミングされた前記レジストパターン列の前記所定のライン幅と略等しいスペース幅で配列し、所定の幅寸法を有する中央部と、該中央部を両側から挟み前記所定の膜厚寸法を有する膜側壁部とを有する、酸化シリコン膜よりなる第1のマスクパターン列を形成するステップと
を有するマスクパターンの形成方法。
【請求項2】
前記第2のステップと、前記第3のステップとを、前記カーボン膜をエッチバック処理する処理装置内で連続して行うことを特徴とする請求項1に記載のマスクパターンの形成方法。
【請求項3】
前記カーボン膜は、アモルファスカーボンを含むことを特徴とする請求項2に記載のマスクパターンの形成方法。
【請求項4】
前記第2のステップにおいて、CF系ガス、CHF系ガス、又はCH系ガスのいずれかを含む第1の処理ガスを供給し、前記カーボン膜で被覆することを特徴とする請求項3に記載のマスクパターンの形成方法。
【請求項5】
前記第1の処理ガスは、CH3F又はCF4を含むことを特徴とする請求項4に記載のマスクパターンの形成方法。
【請求項6】
前記反射防止膜上に形成し、レジスト膜よりなるパターンの形状をトリミングして前記レジストパターン列を形成する第5のステップを有し、
前記第5のステップと、前記第1のステップとを、前記酸化シリコン膜を成膜する成膜装置内で連続して行うことを特徴とする請求項1から請求項5のいずれかに記載のマスクパターンの形成方法。
【請求項7】
前記第1のステップにおいて、シリコンを含む原料ガスと酸素を含むガスとを交互に供給し、前記レジストパターン列の表面を酸化シリコン膜で被覆することを特徴とする請求項1から請求項5のいずれかに記載のマスクパターンの形成方法。
【請求項8】
前記第3のステップにおいて、CF系ガス、CHF系ガス、CH系ガス、又は酸素ガスを含む第2の処理ガスを供給し、前記カーボン膜をエッチバック処理することを特徴とする請求項1から請求項5のいずれかに記載のマスクパターンの形成方法。
【請求項9】
前記第2の処理ガスは、CF4又は酸素ガスを含むことを特徴とする請求項8に記載のマスクパターンの形成方法。
【請求項10】
前記第4のステップにおいて、CF系ガス、CHF系ガス、CH系ガス、又は酸素ガスを含む第3の処理ガスを供給し、エッチバック処理することを特徴とする請求項1から請求項5のいずれかに記載のマスクパターンの形成方法。
【請求項11】
前記第3の処理ガスは、C4F8又は酸素ガスを含むことを特徴とする請求項10に記載のマスクパターンの形成方法。
【請求項12】
前記第1のマスクパターン列から前記中央部を除去すると共に、該中央部の両側の前記膜側壁部が残存するように前記酸化シリコン膜をエッチバック処理し、前記反射防止膜上に、残存する前記膜側壁部よりなる第2のマスクパターン列を形成する第6のステップを有する請求項1から請求項5のいずれかに記載のマスクパターンの形成方法。
【請求項13】
前記第6のステップにおいて、CF系ガス、CHF系ガス、又はCH系ガスのいずれかを含む第4の処理ガスを供給し、前記酸化シリコン膜をエッチバック処理することを特徴とする請求項12に記載のマスクパターンの形成方法。
【請求項14】
前記第4の処理ガスは、C4F8又はCF4を含むことを特徴とする請求項13に記載のマスクパターンの形成方法。
【請求項15】
前記第2のマスクパターン列を用いて前記反射防止膜をエッチングし、少なくとも前記反射防止膜よりなり、一の方向に延びる第3のマスクパターン列を形成するステップを有する請求項12に記載のマスクパターンの形成方法。
【請求項16】
基板の上に、被エッチング膜、反射防止膜及びレジスト膜を積層するステップと、
フォトリソグラフィ技術を用いて前記レジスト膜よりなるパターンを形成するステップと、
請求項15に記載のマスクパターンの形成方法を行って、前記第3のマスクパターン列を形成するステップと、
前記第3のマスクパターン列を用いて前記被エッチング膜を加工して、第4のマスクパターン列を形成する第7のステップと
を有する半導体装置の製造方法。
【請求項17】
前記被エッチング膜は、窒化シリコン、酸化シリコン、酸窒化シリコン、アモルファスシリコン、又はポリシリコンを含むことを特徴とする請求項16に記載の半導体装置の製造方法。
【請求項18】
前記第7のステップにおいて、CF系ガス、CHF系ガス、CH系ガス、又は酸素ガスを含む第5の処理ガスを供給し、前記被エッチング膜を加工することを特徴とする請求項16に記載の半導体装置の製造方法。
【請求項19】
前記第5の処理ガスは、CHF3、CF4又は酸素ガスを含むことを特徴とする請求項18に記載の半導体装置の製造方法。
【請求項20】
基板の上に、第1の被エッチング膜、第2の被エッチング膜、及び第1の反射防止膜を積層するステップと、
前記反射防止膜が前記第1の反射防止膜である請求項15に記載のマスクパターンの形成方法を行って、前記第3のマスクパターン列である第1の方向に延びる第4のマスクパターン列を形成するステップと、
前記第4のマスクパターン列を用いて前記第2の被エッチング膜を加工して、第5のマスクパターン列を形成するステップと、
前記第5のマスクパターン列を埋めるように第2の反射防止膜を積層するステップと、
前記反射防止膜が前記第2の反射防止膜である請求項15に記載のマスクパターンの形成方法を行って、前記第3のマスクパターン列である前記第1の方向と交差する第2の方向に延びる第6のマスクパターン列を形成するステップと、
前記第5のマスクパターン列及び前記第6のマスクパターン列を用いて前記第1の被エッチング膜を加工して、前記第1の方向及び前記第2の方向に配列するホールを有する第7のマスクパターン列を形成するステップと
を有する半導体装置の製造方法。
【請求項21】
前記第1の方向と前記第2の方向とのなす角度が90°である請求項20に記載の半導体装置の製造方法。
【請求項22】
基板の上に、第1の被エッチング膜、第2の被エッチング膜、及び第1の反射防止膜を積層するステップと、
前記反射防止膜が前記第1の反射防止膜である請求項15に記載のマスクパターンの形成方法を行って、前記第3のマスクパターン列である第1の方向に延びる第4のマスクパターン列を形成するステップと、
前記第4のマスクパターン列を用いて前記第2の被エッチング膜を加工して、第5のマスクパターン列を形成するステップと、
前記第5のマスクパターン列を埋めるように第2の反射防止膜を積層するステップと、
前記反射防止膜が前記第2の反射防止膜である請求項15に記載のマスクパターンの形成方法を行って、前記第3のマスクパターン列である前記第1の方向と交差する第2の方向に延びる第6のマスクパターン列を形成するステップと、
前記第6のマスクパターン列を用いて前記第5のマスクパターン列を加工して、前記第1の方向と前記第2の方向とに沿って配列するドットを有する第7のマスクパターン列を形成するステップと、
前記第7のマスクパターン列を用いて前記第1の被エッチング膜を加工して、第8のマスクパターン列を形成するステップと
を有する半導体装置の製造方法。
【請求項23】
前記第1の方向と前記第2の方向とのなす角度が90°である請求項22に記載の半導体装置の製造方法。
【請求項1】
反射防止膜上に形成され、トリミングされた所定のライン幅を有するレジストパターン列の表面を、隣り合う該レジストパターン列の間隔が所定の寸法となるまで等方的に酸化シリコン膜で被覆する第1のステップと、
前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間をカーボン膜で埋め込むと共に、前記酸化シリコン膜で被覆した前記レジストパターン列の上部を前記カーボン膜で被覆する第2のステップと、
前記カーボン膜を、前記酸化シリコン膜で被覆した前記レジストパターン列の上部から除去すると共に、前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間に残存するように前記カーボン膜をエッチバック処理する第3のステップと、
残存する前記カーボン膜を除去すると共に、前記レジストパターン列の上部を被覆する前記酸化シリコン膜を所定の膜厚寸法となるようにエッチバック処理する第4のステップと、
前記酸化シリコン膜が除去された前記レジストパターン列をアッシング処理し、前記反射防止膜上に、トリミングされた前記レジストパターン列の前記所定のライン幅と略等しいスペース幅で配列し、所定の幅寸法を有する中央部と、該中央部を両側から挟み前記所定の膜厚寸法を有する膜側壁部とを有する、酸化シリコン膜よりなる第1のマスクパターン列を形成するステップと
を有するマスクパターンの形成方法。
【請求項2】
前記第2のステップと、前記第3のステップとを、前記カーボン膜をエッチバック処理する処理装置内で連続して行うことを特徴とする請求項1に記載のマスクパターンの形成方法。
【請求項3】
前記カーボン膜は、アモルファスカーボンを含むことを特徴とする請求項2に記載のマスクパターンの形成方法。
【請求項4】
前記第2のステップにおいて、CF系ガス、CHF系ガス、又はCH系ガスのいずれかを含む第1の処理ガスを供給し、前記カーボン膜で被覆することを特徴とする請求項3に記載のマスクパターンの形成方法。
【請求項5】
前記第1の処理ガスは、CH3F又はCF4を含むことを特徴とする請求項4に記載のマスクパターンの形成方法。
【請求項6】
前記反射防止膜上に形成し、レジスト膜よりなるパターンの形状をトリミングして前記レジストパターン列を形成する第5のステップを有し、
前記第5のステップと、前記第1のステップとを、前記酸化シリコン膜を成膜する成膜装置内で連続して行うことを特徴とする請求項1から請求項5のいずれかに記載のマスクパターンの形成方法。
【請求項7】
前記第1のステップにおいて、シリコンを含む原料ガスと酸素を含むガスとを交互に供給し、前記レジストパターン列の表面を酸化シリコン膜で被覆することを特徴とする請求項1から請求項5のいずれかに記載のマスクパターンの形成方法。
【請求項8】
前記第3のステップにおいて、CF系ガス、CHF系ガス、CH系ガス、又は酸素ガスを含む第2の処理ガスを供給し、前記カーボン膜をエッチバック処理することを特徴とする請求項1から請求項5のいずれかに記載のマスクパターンの形成方法。
【請求項9】
前記第2の処理ガスは、CF4又は酸素ガスを含むことを特徴とする請求項8に記載のマスクパターンの形成方法。
【請求項10】
前記第4のステップにおいて、CF系ガス、CHF系ガス、CH系ガス、又は酸素ガスを含む第3の処理ガスを供給し、エッチバック処理することを特徴とする請求項1から請求項5のいずれかに記載のマスクパターンの形成方法。
【請求項11】
前記第3の処理ガスは、C4F8又は酸素ガスを含むことを特徴とする請求項10に記載のマスクパターンの形成方法。
【請求項12】
前記第1のマスクパターン列から前記中央部を除去すると共に、該中央部の両側の前記膜側壁部が残存するように前記酸化シリコン膜をエッチバック処理し、前記反射防止膜上に、残存する前記膜側壁部よりなる第2のマスクパターン列を形成する第6のステップを有する請求項1から請求項5のいずれかに記載のマスクパターンの形成方法。
【請求項13】
前記第6のステップにおいて、CF系ガス、CHF系ガス、又はCH系ガスのいずれかを含む第4の処理ガスを供給し、前記酸化シリコン膜をエッチバック処理することを特徴とする請求項12に記載のマスクパターンの形成方法。
【請求項14】
前記第4の処理ガスは、C4F8又はCF4を含むことを特徴とする請求項13に記載のマスクパターンの形成方法。
【請求項15】
前記第2のマスクパターン列を用いて前記反射防止膜をエッチングし、少なくとも前記反射防止膜よりなり、一の方向に延びる第3のマスクパターン列を形成するステップを有する請求項12に記載のマスクパターンの形成方法。
【請求項16】
基板の上に、被エッチング膜、反射防止膜及びレジスト膜を積層するステップと、
フォトリソグラフィ技術を用いて前記レジスト膜よりなるパターンを形成するステップと、
請求項15に記載のマスクパターンの形成方法を行って、前記第3のマスクパターン列を形成するステップと、
前記第3のマスクパターン列を用いて前記被エッチング膜を加工して、第4のマスクパターン列を形成する第7のステップと
を有する半導体装置の製造方法。
【請求項17】
前記被エッチング膜は、窒化シリコン、酸化シリコン、酸窒化シリコン、アモルファスシリコン、又はポリシリコンを含むことを特徴とする請求項16に記載の半導体装置の製造方法。
【請求項18】
前記第7のステップにおいて、CF系ガス、CHF系ガス、CH系ガス、又は酸素ガスを含む第5の処理ガスを供給し、前記被エッチング膜を加工することを特徴とする請求項16に記載の半導体装置の製造方法。
【請求項19】
前記第5の処理ガスは、CHF3、CF4又は酸素ガスを含むことを特徴とする請求項18に記載の半導体装置の製造方法。
【請求項20】
基板の上に、第1の被エッチング膜、第2の被エッチング膜、及び第1の反射防止膜を積層するステップと、
前記反射防止膜が前記第1の反射防止膜である請求項15に記載のマスクパターンの形成方法を行って、前記第3のマスクパターン列である第1の方向に延びる第4のマスクパターン列を形成するステップと、
前記第4のマスクパターン列を用いて前記第2の被エッチング膜を加工して、第5のマスクパターン列を形成するステップと、
前記第5のマスクパターン列を埋めるように第2の反射防止膜を積層するステップと、
前記反射防止膜が前記第2の反射防止膜である請求項15に記載のマスクパターンの形成方法を行って、前記第3のマスクパターン列である前記第1の方向と交差する第2の方向に延びる第6のマスクパターン列を形成するステップと、
前記第5のマスクパターン列及び前記第6のマスクパターン列を用いて前記第1の被エッチング膜を加工して、前記第1の方向及び前記第2の方向に配列するホールを有する第7のマスクパターン列を形成するステップと
を有する半導体装置の製造方法。
【請求項21】
前記第1の方向と前記第2の方向とのなす角度が90°である請求項20に記載の半導体装置の製造方法。
【請求項22】
基板の上に、第1の被エッチング膜、第2の被エッチング膜、及び第1の反射防止膜を積層するステップと、
前記反射防止膜が前記第1の反射防止膜である請求項15に記載のマスクパターンの形成方法を行って、前記第3のマスクパターン列である第1の方向に延びる第4のマスクパターン列を形成するステップと、
前記第4のマスクパターン列を用いて前記第2の被エッチング膜を加工して、第5のマスクパターン列を形成するステップと、
前記第5のマスクパターン列を埋めるように第2の反射防止膜を積層するステップと、
前記反射防止膜が前記第2の反射防止膜である請求項15に記載のマスクパターンの形成方法を行って、前記第3のマスクパターン列である前記第1の方向と交差する第2の方向に延びる第6のマスクパターン列を形成するステップと、
前記第6のマスクパターン列を用いて前記第5のマスクパターン列を加工して、前記第1の方向と前記第2の方向とに沿って配列するドットを有する第7のマスクパターン列を形成するステップと、
前記第7のマスクパターン列を用いて前記第1の被エッチング膜を加工して、第8のマスクパターン列を形成するステップと
を有する半導体装置の製造方法。
【請求項23】
前記第1の方向と前記第2の方向とのなす角度が90°である請求項22に記載の半導体装置の製造方法。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図3】
【図4】
【図5】
【図6】
【図9】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図11】
【図12A】
【図12B】
【図7】
【図8】
【図2A】
【図2B】
【図2C】
【図2D】
【図3】
【図4】
【図5】
【図6】
【図9】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図11】
【図12A】
【図12B】
【図7】
【図8】
【公開番号】特開2011−59579(P2011−59579A)
【公開日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願番号】特願2009−211819(P2009−211819)
【出願日】平成21年9月14日(2009.9.14)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【Fターム(参考)】
【公開日】平成23年3月24日(2011.3.24)
【国際特許分類】
【出願日】平成21年9月14日(2009.9.14)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【Fターム(参考)】
[ Back to top ]