【課題】本発明は、ペロブスカイト粉末、その製造方法及びこれを用いた積層セラミック電子部品に関する。
【解決手段】本発明は、ＡＢＯ_３で表されるペロブスカイト構造を有するコア部と、上記コア部と整合する構造を有し且つ上記コア部と化学的組成が異なるシェル部と、を有し、上記シェル部が上記コア部上にドープされたペロブスカイト粉末を提供する。本発明によると、水熱合成法を用いて整合構造を有し且つ化学的組成が異なるコア−シェル構造のペロブスカイト粉末を製造することにより、信頼性、誘電特性及び電気的特性に優れたペロブスカイト粉末を具現することができる。 （もっと読む）

【課題】デラミネーション及びＢＤＶの低下を防止しながらも低いＥＳＬ特性を有するようにした積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明による積層セラミック電子部品は、複数の誘電体層が積層されたセラミック素体と、前記セラミック素体内で前記複数の誘電体層の少なくとも一面に形成される本体部、及び前記本体部の一面で前記セラミック素体の一面から露出するように延設された第１及び第２リード部をそれぞれ含む第１及び第２内部電極とを含み、前記本体部と前記第１及び第２リード部の内側連結部が曲面に形成され、前記連結部の曲率半径が３０〜１００μｍである。 （もっと読む）

【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明は、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を介して対向するように配置される第１及び第２の内部電極と、上記第１及び第２の内部電極と電気的に連結された第１の外部電極及び当該第１の外部電極上に形成された第２の外部電極と、を含み、上記第１及び第２の外部電極は導電性金属とガラスとを含み、上記第２の外部電極を厚さ方向に３等分するとき、中央部領域の面積に対して上記ガラスが占める面積が３０〜８０％である積層セラミック電子部品及びその製造方法を提供する。
本発明によると、チップの密閉性を向上させることにより信頼性が改善された積層セラミック電子部品の具現が可能となる。 （もっと読む）

【課題】本発明は、誘電体組成物及びこれを含むセラミック電子部品に関する。
【解決手段】本発明によると、Ｂａ_ｍＴｉＯ_３（０．９９５≦ｍ≦１．０１０）を含む母材粉末と、上記母材粉末１００モルに対して、少なくとも一つの希土類元素を含む酸化物または炭酸塩０．０５〜４．００モルを含む第１副成分と、上記母材粉末１００モルに対して、少なくとも一つの遷移金属を含む酸化物または炭酸塩０．０５〜０．７０モルを含む第２副成分と、上記母材粉末１００モルに対して、Ｓｉ酸化物０．２０〜２．００モルを含む第３副成分と、上記母材粉末１００モルに対して、Ａｌ酸化物０．０２〜１．００モルを含む第４副成分と、上記第３副成分に対して、ＢａまたはＣａのうち少なくとも一つを含む酸化物２０〜１４０％を含む第５副成分と、を含む誘電体組成物が提供される。 （もっと読む）

【課題】固着強度を高めて曲がりクラックを防止できる積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明による積層セラミック電子部品は、複数の誘電体層が積層されたセラミック素体１０と、セラミック素体１０内で複数の誘電体層の少なくとも一面に形成され、セラミック素体１０の一面から露出する第１及び第２内部電極２１，２２と、セラミック素体１０の一面に形成され、第１及び第２内部電極２１，２２の露出部により第１及び第２内部電極２１，２２とそれぞれ電気的に接続される第１及び第２外部電極３１，３２とを含み、セラミック素体１０の一面の広さに対する第１又は第２外部電極３１，３２の広さの比が１０〜４０％である。 （もっと読む）

【課題】めっき液の浸透を防止することでＩＲの低下を防止しながらも低いＥＳＬ特性を有するようにした積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明による積層セラミック電子部品は、複数の誘電体層が積層されたセラミック素体と、前記セラミック素体内で前記複数の誘電体層の少なくとも一面に形成され、前記セラミック素体の一面から露出するように延設された第１及び第２リード部をそれぞれ有する第１及び第２内部電極と、前記セラミック素体の一面に形成され、前記第１及び第２リード部の露出部により前記第１及び第２内部電極とそれぞれ電気的に接続される第１及び第２外部電極とを含み、前記第１又は第２外部電極の幅に対する前記第１又は第２リード部の幅の比が１０〜８５％である。 （もっと読む）

【課題】直流抵抗特性及びインピーダンス特性に優れ、安くて生産性の高い積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明はセラミック本体と、上記セラミック本体の外部に形成された外部電極と、上記セラミック本体の内部にコイル構造を形成する内部導体とを含み、上記コイルの中心軸は上記外部電極を連結する方向と平行で、上記内部導体は上記コイルの中心軸と垂直に積層されたビア導体を含み、上記ビア導体の一面の面積に対する他面の面積の比は０．９以上１．１以下であることを特徴とする。 （もっと読む）

【課題】
小型化しても、優れた耐湿性と電気特性を有する積層型セラミック電子部品提供する。
【解決手段】
積層型セラミック電子部品１は、誘電体層２ａとＮｉを主成分とする内部電極層３とが交互に複数積層された内層部と、前記内層部を挟む一対の誘電体外層部２ｂとを備えている。そして、前記誘電体外層部２ｂにはＮｉ粒子が偏析している。
また、前記誘電体層２ａに存在するＮｉ粒子の量は、前記誘電体外層部２ｂに比べて少なくされている。 （もっと読む）

【課題】積層セラミックコンデンサの、基板上への実装状態での電界印加時における「鳴き」を抑制する。
【解決手段】コンデンサ本体２９における内部電極２７，２８の対向による静電容量形成に寄与する活性部３７を、積層方向に沿って分布する第１領域４０と基板２２側の第２領域４１とに区分し、第２領域４１における誘電体セラミック層２５の誘電率を、第１領域４０における誘電体セラミック層２４の誘電率より低くし、かつ第２領域４１における誘電体セラミック層２５の体積に対する内部電極２７，２８の体積の比率を、第１領域４０における誘電体セラミック層２４の体積に対する内部電極２７，２８の体積の比率より高くする。 （もっと読む）

【課題】 実装面積をより小さくすることができ、かつ、耐振動性を向上させることが可能な４端子型セラミックコンデンサを提供する。
【解決手段】 ４端子型セラミックコンデンサ１は、直方体状のセラミックコンデンサ部１０と、対向する側面１０ａ，１０ｂに形成された一対の電極２０，２１と、一対の電極２０，２１それぞれに接続されたヘアピン状のリード線３０，３１とを備える。リード線３０（３１）は、側面１０ａ（１０ｂ）の長手方向に伸びる一対の直線部３０ａ，３０ｂ（３１ａ，３１ｂ）と、該一対の直線部３０ａ，３０ｂ（３１ａ，３１ｂ）の端部同士を滑らかに接続する湾曲部３０ｃ（３１ｃ）とを含む。一方の直線部３０ａ（３１ａ）は電極２０（２１）に接続され、他方の直線部３０ｂ（３１ｂ）は電極２０（２１）と離間して設けられ、湾曲部３０ｃ（３１ｃ）は、平面視した場合に、側面１０ａ（１０ｂ）に対して垂直な方向に伸びる。 （もっと読む）

【課題】本発明は、積層セラミックキャパシタの製造方法に関する。
【解決手段】本発明は、内部電極が印刷されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体に熱圧搾を加える段階と、上記セラミック積層体を切断する段階と、上記セラミック積層体にスラリーを浸透させる段階と、上記セラミック積層体に浸透されたスラリーを乾燥する段階と、を含むことができる。本発明によると、積層セラミックキャパシタの製造工程時に発生するクラック（ｃｒａｃｋ）が除去されて信頼性に優れた積層セラミックキャパシタを製作することができる。 （もっと読む）

【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明は、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、幅方向にずれて配置された複数の第１及び第２内部電極と、を含み、上記セラミック素体の一側面から上記第１内部電極の幅方向の先端までの距離をＡとし、上記セラミック素体の一側面から上記第２内部電極の幅方向の先端までの距離をＢとする際、上記ＡとＢとの差異は、上記第１内部電極または第２内部電極の幅の１０から１４％である、積層セラミック電子部品を提供する。 （もっと読む）

【課題】本発明は積層セラミックキャパシタに関する。
【解決手段】本発明による積層セラミックキャパシタは、複数の誘電体層が積層されたセラミック素体と、上記複数の誘電体層に形成される複数の内部電極と、上記内部電極が形成されない誘電体層のマージン部に形成され、気孔率が１０％以下であるマージン部誘電体層と、上記セラミック素体の外表面に形成される外部電極とを含んでよい。 （もっと読む）

【課題】 高温負荷寿命に優れた積層セラミックコンデンサを提供する。
【解決手段】 誘電体層５はセラミック粒子１１の焼結体からなるとともに、内部電極層７は金属とセラミック成分とから構成されており、セラミック粒子１１は、コア部Ｃと、コア部Ｃの周囲を取り巻くシェル部Ｓとからなり、シェル部Ｓには少なくとも希土類元素（ＲＥ）が含まれており、セラミック粒子１１のうち内部電極層７に接しているセラミック粒子１１は、誘電体層５の厚み方向において、内部電極層７に接した側のシェル部Ｓの厚みｔ１が内部電極層７に接していない側よりも厚い。 （もっと読む）

【課題】メッキ液の浸透が抑制されて信頼性に優れた積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明の積層セラミック電子部品は、セラミック本体と、上記セラミック本体の内部に積層配置された内部電極と、上記セラミック本体上に形成された第１外部電極層、上記第１外部電極層上に形成された第２外部電極層、上記第２外部電極層上に形成された第３外部電極層を含む外部電極とを含む。 （もっと読む）

【課題】本発明は積層セラミック電子部品の製造方法に関する。
【解決手段】本発明はチップ状のセラミック素体を設ける段階と、上記セラミック素体の外側に第１外部電極を形成する段階と、上記第１外部電極上に導電性金属を含む第２外部電極を形成する段階と、上記第２外部電極上に金属を含む半田ペーストを塗布して金属コーティング膜を形成する段階とを含む積層セラミック電子部品の製造方法を提供する。
本発明による積層セラミック電子部品の製造方法は、外部電極上に銅（Ｃｕ）またはニッケル（Ｎｉ）メッキ層を形成することで、メッキ液浸透または銅（Ｃｕ）外部電極の浸出（ｌｅａｃｈｉｎｇ）不良を防ぎ、信頼性に優れた積層セラミック電子部品を具現することができる。 （もっと読む）

【課題】本発明は、積層セラミック電子部品のセラミック素体の隅角部を介して不純物が内部電極に浸透することを防止できる積層セラミック電子部品及びその製造方法を提供する。
【解決手段】複数の誘電体層が積層されたセラミック素体と、セラミック素体の上下部に位置した誘電体層１１１上に形成され当該セラミック素体の一面から露出した部分の幅が内部に位置した部分の幅より小さい第１の内部電極１３３，１３４と、セラミック素体の中間部に位置した誘電体層１１１上に形成され、当該セラミック素体の一面から露出した部分の幅が内部に位置した部分の幅と同一の第２の内部電極１３１，１３２と、を含む。 （もっと読む）

【課題】静電容量素子において、焼成時に発生する残留応力を利用することで誘電率を向上させ、静電容量を増大する。
【解決手段】容量素子（可変容量素子１）は、誘電体層と、誘電体層を挟んで形成される少なくとも一対の内部電極１０とを備える容量素子本体２と、容量素子本体２の側面に形成され、内部電極１０に電気的に接続される外部端子３，４とを備える。そして、誘電体層５及び内部電極の線膨張係数の違いに起因して発生する応力が、誘電体層５と誘電体層５を挟む一対の内部電極１０とで構成されるコンデンサＣの中心に集中するように構成されている。 （もっと読む）

【課題】いわゆる多層塗布工法を用いて積層電子部品を製造する際に、シートアタック現象が発生せず、結果として得られる電子部品のショート不良率が少ない積層電子部品の製造方法と、その製造方法に用いられる積層ユニットと、その製造方法を提供することである。
【解決手段】第１グリーンシート１０ａと、第１グリーンシート１０ａの上に形成された第１電極パターン１２ａと、第１電極パターン１２ａが形成された第１グリーンシート１０ａの表面に形成された第２グリーンシート１０ｂと、第２グリーンシート１０ｂの上に形成された第２電極パターン１２ｂと、を有する積層ユニットである。第１グリーンシート１０ａに含まれるバインダ樹脂が、第１ブチラール系樹脂であり、第２グリーンシート１０ｂに含まれるバインダ樹脂が、前記第１ブチラール系樹脂とは異なる第２ブチラール系樹脂である。 （もっと読む）

【課題】電極の積層方向に直列接続された複数のコンデンサを備える静電容量素子において、電気的特性を向上させることを目的とする。また、その静電容量素子を用いることにより、信頼性に優れた共振回路を提供することを目的する。
【解決手段】誘電体層３と、誘電体層３を介して積層され、静電容量をなす電極本体の中心が積層方向の直線上に配置されるように配置された少なくとも３以上の内部電極とにより２つ以上のコンデンサにより容量素子本体２を構成する。この容量素子本体２では、該２つ以上のコンデンサが内部電極の積層方向に直列接続される。そして、容量素子本体２の側面に、静電容量をなす電極本体に電気的に接続された外部端子２０〜２３を形成する。 （もっと読む）