プリント回路構造に埋め込まれた複数のコンデンサのうちの１つは、プリント回路構造の第１基材層（５０５）をオーバーレイする第１電極（４１５）、第１電極をオーバーレイする結晶誘電体酸化物コア（４０５）、結晶誘電体酸化物コアの上にある第２電極（６１５）、および、結晶誘電体酸化物コアと第１および第２電極の少なくとも１つとの間にあってそれらに接触している高温酸化防止層（２２０）を含む。結晶誘電体酸化物コアは、１マイクロメートルより薄い厚さを有し、１０００ｐＦ／ｍｍ^２より大きい容量密度を有する。複数のコンデンサはいずれも材料および厚さが同じである。結晶誘電体酸化物コアは、複数のコンデンサの他のコンデンサ全ての結晶誘電体酸化物コアから分離されていてもよい。
（もっと読む）

金属−絶縁体−金属（ＭＩＭ）コンデンサを形成する方法であって、ＭＩＭコンデンサのプレートが、半導体デバイスのメタライゼーション層の厚み全域に形成されている。上記メタライゼーション層の表面の粗さを軽減するために、上記メタライゼーション層の材料内に、少なくとも１つの薄い伝導材料層が配置されている。このため、ＭＩＭコンデンサの信頼性が改善される。上記薄い伝導材料層は、ＴｉＮ、ＴａＮ、またはＷＮを含んでいてよく、あるいは、上記ＴｉＮ、ＴａＮ、またはＷＮの上または下に配置されたバリヤ層を含んでいてもよい。上記ＭＩＭコンデンサの１つのプレートは、メタライゼーション層内の伝導線をパターン化するために用いられるマスクと同一のマスクを用いてパターン化される。したがって、上記ＭＩＭコンデンサを製造するために必要なマスクの数を減らすことができる。 （もっと読む）

積層セラミックコンデンサを構成している積層誘電体素子本体内部での残留応力、又は積層誘電体素子本体の外表面での残留応力を所定の値以上にすることにより、誘電率が高く且つ取得静電容量の大きい信頼性の高い積層型セラミックコンデンサを得ることができる。 （もっと読む）

導電体材料濃度を所望のように制御しつつ、導電性材料が、高い分散性をもって、分散された導電体ペーストを製造することができる積層セラミック電子部品の内部電極用の導電体ペーストの製造方法を提供する。 導電体粉末と、バインダと、溶剤とを、粘土状に混練する混練工程と、前記混練工程によって得られた混合物に、混練工程で用いた溶剤と同一の溶剤を添加して、粘度を低下させ、前記混合物をスラリー化するスラリー化工程を含むことを特徴とする積層セラミック電子部品の内部電極用の導電体ペーストの製造方法。 （もっと読む）

爆ぜの発生を抑制することが可能な電極ペースト、セラミック電子部品及びその製造方法を提供する。 本発明に係るセラミックコンデンサ（１０）の製造方法は、誘電体層（１２）と内部電極層（１４）とが交互に積層されたコンデンサ素体（１６）と、コンデンサ素体（１６）の内部電極層（１２）が露出する端面（１６ａ）に形成された外部電極（１８）とを備えるセラミックコンデンサ（１０）の作製に適用され、コンデンサ素体（１６）の端面（１６ａ）に、Ｃｕ粉末とＮｉＣｕより卑なＮｉで構成されるＮｉ粉末とを含む外部電極ペーストを塗布するステップと、外部電極ペーストが塗布されたコンデンサ素体１６を焼成するステップとを備え、Ｃｕ粉末に対するＮｉ粉末の重量比が０．５〜１０ｗｔ％であり、且つＮｉ粉末の平均粒径が０．２〜１０μｍであることを特徴とするため、爆ぜの発生を抑制することができる。 （もっと読む）

誘電体材料濃度を所望のように制御しつつ、誘電体材料が、高い分散性をもって、分散された誘電体ペーストを製造することができる積層セラミック電子部品用の誘電体ペーストの製造方法を提供する。 誘電体粉末と、バインダと、溶剤とを、粘土状に混練する混練工程と、前記混練工程によって得られた混合物に、混練工程で用いた溶剤と同一の溶剤を添加して、粘度を低下させ、前記混合物をスラリー化するスラリー化工程を含むことを特徴とする積層セラミック電子部品用の誘電体ペーストの製造方法。 （もっと読む）

１０００℃以下の温度で焼結させることができ、焼結体の比誘電率が５５０以上であり、容量変化率の温度特性がＪＩＳ規格のＢ特性を満足し、電圧印加時においても比誘電率が実質的に変化しない、Ａｇ−Ｃｕ−Ｎｂ−Ｔａ−Ｏ系の誘電体セラミック組成物を提供する。 主成分がＡｇ_ａＣｕ_ｂＮｂ_ｃＴａ_ｄＯ_３で表される組成を有し、Ａｇ_ａＣｕ_ｂＮｂ_ｃＴａ_ｄＯ_３において、０．７≦ａ≦０．９５、０．０５≦ｂ≦０．３、０．４≦ｃ≦０．６、および０．４≦ｄ≦０．６の各条件を満足するとともに、０．９５≦（ａ＋ｂ）／（ｃ＋ｄ）≦１．０２の条件を満足する、誘電体セラミック組成物。 （もっと読む）

【課題】多数の等間隔をおかれた電子素子が固定された受動電子素子基板が独立した回路素子にきれいに分離される方法を提供すること。
【解決手段】鋭い折り線(44)を有するスクライブライン(36)を形成する方法は、基板(10)の厚さ(24)の一部が除去されるようにセラミック又はセラミックに似た基板(10)に沿って紫外線レーザビームを向けることを必要とする。紫外線レーザビームは、相当量の基板溶融なくして基板にスクライブラインを形成し、これによりきれいに規定された折り線が基板の厚さ内に伸びる高応力集中領域を形成する。その結果、独立した回路素子になるように基板の破断を生じさせるスクライブラインの側部に付与される破断力に応答して高応力集中領域において多数の深さ方向亀裂が基板の厚さ内に伝播する。この領域の形成は非常に正確な基板の破断を容易にし、他方、破断力の付与の間及び後に各素子の内部構造の一体性を維持する。 （もっと読む）

グリーンシートおよび／または電極層を含む積層単位が形成された支持シートを巻き取る際には、積層単位が支持シートの裏面に貼り付くことが無く、容易に巻き解すことができ、しかも、積層単位を積層する際には、積層単位から前記支持シートを容易に剥離することができるグリーンシートの積層方法を提供する。 支持シート２０の表面２０ａに、電極層１２ａおよび／またはグリーンシート１０ａから成る積層単位Ｕ１を積層し、積層単位付き支持シートを形成する。次に、積層単位付き支持シート２０を巻き取り、ロール体Ｒを形成する。ロール体Ｒを巻き解し、積層単位付き支持シート２０を、積層すべき層の上に置き、支持シート２０を積層単位Ｕ１から引きはがし、積層単位Ｕ１を積層する。支持シート２０の裏面２０ｂには、積層単位Ｕ１の幅と同等以上の幅の剥離容易化表面処理が成されており、しかも、剥離容易化表面処理が成されていない粘着可能部分２３が形成してある。 （もっと読む）

【課題】寄生インダクタンスの低いコンデンサを提供する。
【解決手段】低寄生インダクタンスを有する多層コンデンサは、第一の電極、第二の電極、誘電体、第一の接触部、および第二の接触部を備えている。第一の電極は実質的に長方形であり、第一の接触フィンガを有している。誘電体は第一の表面および第二の表面を有しており、第一および第二の表面は互いに対向するように配置されている。誘電体の第一の表面は第一の電極に連結されている。第二の電極は実質的に長方形であり、第一の接触フィンガを有している。第二の電極は誘電体の第二の表面に連結されている。第一の接触は、第一の電極の第一の接触フィンガに連結される。第二の接触は第二の電極の第一の接触フィンガに連結される。第二の接触は、寄生インダクタンスを減らすべく、第一の接触から最も小さい間隔だけ離れて配置される。 （もっと読む）

【課題】 低温の結晶化により良好な特性を有するＢｉ層状ペロブスカイト構造を有する強誘電体膜の製造方法を提供する。
【解決手段】 本発明の強誘電体膜の製造方法は、第１の原料液と、第２の原料液とを含む強誘電体の原料液を結晶化することにより、強誘電体膜を形成する工程を含み、前記第１の原料液と前記第２の原料液とは、種類が異なる関係にあり、前記第１の原料液は、Ｂｉ系層状ペロブスカイト構造を有する強誘電体を生成するための原料液であり、前記第２の原料液は、ＡサイトがＰｂであるＡＢＯ_３系酸化物を生成するための原料液である。 （もっと読む）

【課題】低インダクタンス及び有用なキャパシタンス値を維持し、制御されたＥＳＲ特性を有する多層セラミックコンデンサを提供すること。
【解決手段】多層セラミックコンデンサ２０ａは、少なくとも１つの第１の電極要素２２を形成する複数の第１の導電層を備えている。複数の第２の電極要素２４は、選択された第１の電極要素２２と対向している。内部電極要素２２及び２４は、誘電材料の本体２６の内部にスタック配列されている。多層終端部３２及び３４の各々は、多層セラミックコンデンサ２０ａに接着された内部層２８及び内部層２８にメッキされた外部層３０を備えている。このような構成により、高周波インダクタンスが小さい、制御されたＥＳＲを示し、かつ、有用なキャパシタンス値を維持することができる多層セラミックコンデンサが提供される。 （もっと読む）

【課題】磁器コンデンサの誘電体の分極を解放して容量回復するのに、熱戻し工程を不要にして工数の削減化とそれに伴なう製造コストの低減および製造時間の短縮化を図る。
【解決手段】磁器コンデンサ１０に直流電圧を印加した後に、磁器コンデンサの内部電極に残留する電荷を減じる場合において、直流電圧を印加することにより磁器コンデンサ内部に発生した分極と逆方向の分極を電気的手段によって発生させる。 （もっと読む）

【課題】印刷製版の製造、保管及び準備等に要する労力及び費用を著しく低減し得る積層セラミックコンデンサの製造方法及び印刷製版装置を提供する。
【解決手段】未焼成誘電体セラミックシートから、印刷製版の印刷によって得られた電極行列パターンを囲む領域を打ち抜いて、電極印刷シートを取出す。電極印刷シート６１、６２の複数枚を順次に積層し、その際、隣接する２枚の電極印刷シートＱ１１ーＱ１２間において、先に積層された電極印刷シートＱ１１に印刷された電極行列パターンに対し、後に積層される電極印刷シートＱ１２に印刷された電極行列パターンを、列方向△Ｘ１または行方向△Ｙ１にオフセットさせて積層し、積層体を得る。 （もっと読む）

【課題】 コンデンサを高密度で内蔵し、不良品発生率が低いプリント配線板およびプリント配線板の製造方法を提供することにある。
【解決手段】 コア基板３０に、広く凹部３２を形成し、複数個のコンデンサ２０を凹部３２に収容する。凹部３２内に、複数個のコンデンサ２０を高密度で内蔵することができる。さらに、凹部３２内の複数個のコンデンサ２０の高さが揃うため、コンデンサ２０上面の樹脂層を均一の厚みにでき、不良品発生率を下げることが可能となる。 （もっと読む）

【課題】 ループインダクタンスを低減できるプリント配線板及び該プリント配線板の製造方法を提供する。
【解決手段】 プリント配線板１０内にチップコンデンサ２０を配置するため、ＩＣチップ９０とチップコンデンサ２０との距離が短くなり、ループインダクタンスを低減することができる。また、厚いコア基板３０内にチップコンデンサ２０を収容するためプリント配線板を厚くすることがない。 （もっと読む）

【課題】 コンデンサを内蔵すると共に内蔵コンデンサとの接続を適切に取ることができるプリント配線板を提供する。
【解決手段】 チップコンデンサ２０をコア基板３０内に収容する。チップコンデンサ２０は、銅めっき膜２９を被覆した第１、第２電極２１，２２に銅めっきによりなるバイアホール４６で電気的接続を取ってある。銅めっき膜２９により第１、第２電極２１，２２の表面が平滑になり、接続層４０に非貫通孔４３を穿設した際に樹脂残さが残らず、バイアホール４６とチップコンデンサ２０との接続信頼性を高めることができる。 （もっと読む）

【課題】 ループインダクタンスを低減できるプリント配線板及び該プリント配線板の製造方法を提供する。
【解決手段】 プリント配線板１０内にチップコンデンサ２０を配置するため、ＩＣチップ９０とチップコンデンサ２０との距離が短くなり、ループインダクタンスを低減することができる。また、厚いコア基板３０内にチップコンデンサ２０を収容するためプリント配線板を厚くすることがない。 （もっと読む）

【目的】焼成工程においてデラミネーションが発生せず、耐熱衝撃性と耐湿負荷特性とに優れる、積層セラミックコンデンサ等の積層セラミック電子部品を実現しようとすることで、より特定的には、このような積層セラミック電子部品における内部電極を形成するために有利に用いることができる導電性ペースト、および積層セラミック電子部品を提供する。
【解決手段】本発明の導電性ペーストは、Ｎｉを主成分とする導電粉末と、有機ビヒクルと、Ｍｇ，ＣａおよびＢａから選ばれる少なくとも１種を含み且つ有機酸金属塩，金属有機錯塩およびアルコキシドから選ばれる少なくとも1種からなる化合物Ａと、を含有し、導電粉末の表面に、Ａｌまたは／およびＳｉを含む加水分解性の反応基を有する化合物Ｂが、付着していることを特徴とする。 （もっと読む）

【課題】 汎用的なシート材料を用いることにより低コストで簡便なプロセスにより、樹脂回路基板内に高精度のＬＣＲや電波吸収部品層の内蔵化を歩留まり良く実現させることができるプリント配線板製造用シート材を提供する。
【解決手段】 支持体層２、金属層３、受動部品形成層４、金属層５の順に積層成形して成るプリント配線板の製造にあたり、支持体層２によって金属層３，５及び受動部品形成層４が支持されていると共に支持体層２の存在により金属層３がパターニングされていない状態で積層成形する。このことから成形時の受動部品形成層４の変形や割れが抑制される。この金属層３，５や受動部品形成層４によってコンデンサ、インダクタ、抵抗、電波吸収部品層等の回路部品を形成することにより、これらの回路部品をプリント配線板に内蔵すると共に受動部品形成層４の薄いものでも歩留まり良く高精度に形成することができる。 （もっと読む）