【課題】アライメント光によるアライメントマークの検出感度を向上させて、低コストで貫通孔の位置合わせを行う。アライメントマークの誤検出を防ぐ。また、アライメントマーク検出時のアライメント光の露光マージンを大きくして、微細化に対応可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板の非有効ショット領域において、半導体基板の主面又は主面よりも上方にアライメントマークを形成する。半導体基板の裏面の方から、アライメントマークが形成された位置に対応する開口を形成する。半導体基板内に形成されている半導体装置の構成パターンと露光用マスクパターンとの位置合わせをして、有効ショット領域の半導体基板内に貫通孔を形成する。 （もっと読む）

【解決手段】 切り分けられたダイまたはウェハのような素子を３次元的に集積する方法および切り分けられたダイまたはウェハのような素子が接続された集積構造。ダイまたはウェハの一方または両方は、その中に形成された半導体デバイスを有する。第１コンタクト構造を有する第１素子は、第２コンタクト構造を有する第２素子に接着される。第１、第２コンタクト構造は、接着の際に露出されることが可能で、また接着の結果、電気的に接続される。接着後にビアがエッチングされるとともに埋め込まれて電気的配線を露出および形成して第１、第２コンタクト構造を接続するとともに、この電気的配線への表面からの電気的なアクセスが可能になる。または、第１、第２コンタクト構造は接着の際に露出されず、接着後にビアがエッチングおよび埋め込みされて第１、第２コンタクト構造が電気的に接続されるとともに接続された第１、第２コンタクト構造への電気的なアクセスが得られる。 （もっと読む）

【課題】ゲート電極とソース電極との間に印加される電圧がソース電極パッドの電気抵抗による電圧降下で低下することを防止でき、安定した動作を実現できる電界効果トランジスタを提供する。
【解決手段】このＧａＮ ＨＦＥＴによれば、ボンディング部１６Ｂの第２のパッド部１６Ｂ‐２は、電極接続部１６Ａが含有する複数の接続部分１９のうちの第２の方向(ソース電極１２とドレイン電極１１が対向している方向)の一端に配置された接続部分１９の上記第２の方向の外端を電極延在方向へ延長した仮想延長線Ｌ１に関して第１のパッド部１６Ｂ‐１とは反対側に位置している。第２のパッド部１６Ｂ‐２に接続された第２のソース配線２４のボンディング箇所の第２の方向の位置を電極接続部１６Ａのソース電極１２との接続部分１９の第２の方向の位置と重ならないようにして、ソース電極１２からの電流が第２のソース配線２４に流れにくくできる。 （もっと読む）

【課題】電気的接続信頼性を向上させることができる半導体装置を提供する。
【解決手段】半導体チップ３は、第１主面３０Ａと第２主面３０Ｂとの間を貫通する貫通孔３０Ｘを有する半導体基板３０と、半導体基板３０の第２主面３０Ｂを覆うように形成され、貫通孔３０Ｘと対向する位置に開口部３１Ｘが形成された絶縁層３１と、絶縁膜３３によって覆われた貫通孔３０Ｘ及び開口部３１Ｘに形成された貫通電極３２とを有する。絶縁層３１から露出される貫通電極３２の上端面は、当該半導体チップ３に他の半導体チップ４が積層される際のパッドになる。また、貫通電極３２の上端面は、絶縁層３１の半導体基板３０と接する面と反対側の面と面一になるように形成されている。 （もっと読む）

【課題】本発明は、製造コストを低減し、さらにゲート電極およびゲートコンタクトの抵抗を低減した半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明にかかる半導体装置は、ゲート電極７の少なくとも上層は、第２金属シリサイド膜としてのＷＳｉｘ膜７２からなり、第１金属シリサイド膜としてのＮｉＳｉ₂膜１８に含まれる第１金属（Ｎｉ）とシリコンとの結合エネルギーが、ＷＳｉｘ膜７２に含まれる第２金属（Ｗ）とのシリコンとの結合エネルギーよりも小さく、ＷＳｉｘ膜７２の組成ＭＳｉｘ（Ｍは第２金属を示す）において、ｘが１．５以上２．０未満であることを特徴とする。 （もっと読む）

【課題】高周波特性の悪化を防ぎ、耐湿性を向上させる。
【解決手段】半導体基板１の主表面上の素子領域内に、ドレイン電極２が設けられている。一端がドレイン電極２に接続されたドレイン配線５が主表面上に設けられている。主表面上の素子領域外に、ドレイン配線５とは離間したドレイン電極パッド１２が設けられている。Ａｕメッキ層９が主表面上に設けられ、主表面との間に空隙１０が形成されている。空隙１０はドレイン配線５の一端とドレイン電極２を内包する。硬化されたポリイミド膜１４が空隙１０の開口部１１を閉塞し、ドレイン電極パッド１２を覆うことなく、ドレイン配線５の他端を覆っている。空隙１０の内面に撥液膜１５が設けられている。硬化されたポリイミド膜１４に設けられた開口１６を介してＡｕメッキ層１８により、ドレイン配線５の他端とドレイン電極パッド１２が接続されている。ドレイン配線５の他端はポリイミド膜１４から出ていない。 （もっと読む）

【課題】電極端部への電界集中を抑えるとともに、ゲート電極の変形や、ゲート−フィールドプレート間に生じる容量による特性劣化を抑える。
【解決手段】半導体装置において、第１の基板と、第１の基板表面に形成された素子領域と、素子領域と接続され、第１の基板上に形成されたゲート電極、ソース電極及びドレイン電極と、第１の基板と、第１の面で積層される第２の基板と、第２の基板を貫通し、電極上に配置されるビアホールと、ビアホール内に形成され、電極と接続される金属層と、第２の基板に設けられ、ゲート電極、ソース電極及びドレイン電極のいずれかと接続されるフィールドプレート電極と、を備える。 （もっと読む）

【課題】層間絶縁膜のエッチングの際に半導体層がエッチングされることによるコンタク
ト抵抗の増大を防ぎ、書き込み特性及び電荷保持特性に優れた不揮発性半導体記憶装置及
びその作製方法を提供する。
【解決手段】ソース領域又はドレイン領域とソース配線又はドレイン配線との間に導電層
を設ける。また、該導電層は、制御ゲート電極を形成する導電層と同じ導電層からなる。
また、該導電層を覆うように絶縁膜が設けられており、該絶縁膜は該導電層の一部が露出
するコンタクトホールを有する。また、該ソース配線又はドレイン配線は、該コンタクト
ホールを埋めるように形成されている。 （もっと読む）

【課題】本発明は、小型化を図ることが可能になると共に、絶縁リングで囲まれた貫通電極を狭ピッチで配置することの可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】回路素子層５が形成される表面１ａ、及び裏面１ｂを有する半導体基板１と、半導体基板１を貫通し、かつ半導体基板１の表面１ａ側から半導体基板１の裏面１ｂ側に向かうにつれて幅が広くなる貫通電極７と、貫通電極７を囲むように半導体基板を貫通し、かつ半導体基板１の表面１ａ側から半導体基板１の裏面１ｂ側に向かうにつれて幅が狭くなる第１の絶縁リング３と、を有し、半導体基板１の厚さ方向Ａにおいて、第１の絶縁リング３の少なくとも一部と対向するように貫通電極７を配置する。 （もっと読む）

【課題】ドレイン電極配線によって形成されるフィールドプレートに起因する電流コラプス現象への影響が抑制された窒化物半導体装置を提供する。
【解決手段】窒化物半導体からなる機能層２０と、機能層２０上に離間して配置されたソース電極３及びドレイン電極４と、ソース電極３とドレイン電極４間で機能層２０上に配置されたゲート電極５と、機能層２０上に配置された層間絶縁膜７と、層間絶縁膜７上に配置され、ドレイン電極４と電気的に接続されたドレイン電極配線４１とを備える窒化物半導体装置であって、ゲート電極５とドレイン電極４間において、層間絶縁膜７を介してドレイン電極配線４１が機能層２０と対向する領域を有さない。 （もっと読む）

【課題】半導体チップのバンプ電極と実装基板の配線との接続信頼性を向上できる技術を提供する。特に、バンプ電極下の最上層配線層に配線を配置しても、バンプ電極の平坦性を確保してバンプ電極とガラス基板に形成されている配線との接続信頼性を向上できる技術を提供する。
【解決手段】バンプ電極ＢＰ１の非重複領域Ｙ直下にある最上層配線層に電源配線や信号配線からなる配線Ｌ１と、ダミーパターンＤＰを形成する。ダミーパターンＤＰは、配線Ｌ１間のスペースを埋めるように配置され、配線Ｌ１とスペースによって最上層配線層に生じる凹凸を緩和する。さらに、最上層配線層を覆うように形成される表面保護膜に対してＣＭＰ法による平坦化処理を実施する。 （もっと読む）

【課題】生産性および信頼性を向上することができる半導体装置の製造方法を提供すること。
【解決手段】第一の接合工程では、半導体チップ１０、第一樹脂層１１、半導体チップ１２、第二樹脂層１３、半導体チップ１４を積層することにより得られ、半導体チップ１０，１２同士、半導体チップ１２，１４同士が半田接合されていない状態の積層体２を加熱して、半導体チップ１０，１２間、半導体チップ１２，１４間の半田接合を行う。その後、半田接合した積層体２を基材１８上に設置する。積層体２の基材１８への接続用端子１６２と、基材１８の積層体２への接続用端子１８１とが当接するように、積層体２を基材１８上に設置する。 （もっと読む）

【課題】被蒸着膜を高精細なパターンで形成することが可能な蒸着用マスクを提供する。
【解決手段】蒸着用マスクは、１または複数の第１開口部を有する基板と、この基板の一主面側に設けられると共に、各第１開口部と対向して１または複数の第２開口部を有する高分子膜とを備える。蒸着の際には、蒸着材料が第１開口部および第２開口部を順に通過することにより、第２開口部に対応した所定のパターンで被蒸着膜が形成される。基板と高分子膜とを組み合わせて用いることにより、機械的強度を保持しつつも、金属膜のみで構成されている場合に比べ、第２開口部において微細かつ高精度な開口形状を実現できる。 （もっと読む）

【課題】配線等のパターンを、材料の利用効率を向上させ、かつ、作製工程を簡略化して得られた表示装置である。また配線等のパターンを所望の形状で制御性よく形成された導電膜を有する表示装置である。
【解決手段】トランジスタ上の第１の導電膜と、第２の導電膜とは、複数の屈曲点を有するコの字状に設けられる。本形状であっても、第１の導電膜と、第２の導電膜とはパターンを所望の形状で制御性よく形成される。なお、第１の導電膜と第２の導電膜は、共通電極層と、画素電極層となることができる。 （もっと読む）

【課題】メタル電極に設けられた延伸部の表面を覆う絶縁膜の剥離が抑制された半導体素子を提供する。
【解決手段】半導体からなる活性層に積層されたｎ型またはｐ型の半導体層と、該半導体層の上に配置され接続部および延伸部を有するメタル電極と、該メタル電極の該延伸部の上面および側面を少なくとも覆う絶縁膜と、を備え、該延伸部はメタル多層膜で形成され、該メタル多層膜は少なくとも２層の第１メタル層と、該第１メタル層と交互に積層された第２メタル層とを含み、かつ、その最上層は該第２メタル層のひとつであり、該メタル多層膜に含まれる該最上層の第２メタル層以外の第２メタル層の各々の端面が該延伸部の側面に露出して該絶縁膜と接しており、該第２メタル層を構成する第２メタル材料は該第１メタル層を構成する第１メタル材料よりも導電率は低いが該第１メタル材料よりも該絶縁膜との密着強度に優れている。 （もっと読む）

【課題】不純物の混入が抑えられるとともに、比較的均質な形状及び大きさに生成された金属のナノ粒子を含むナノ粒子インクで被印刷体にパターンの転写を行うことができる技術を提供する。
【解決手段】印刷装置１は、基板Ｗを保持する載置ステージ２０と、金属のイオンを含んだイオン溶液を供給する溶液供給部３０と、イオン溶液を通過させる溶液通過層１００を備える版胴１０と、を備える。溶液通過層１００はナノメートルオーダーの空孔が分布した多孔質材料によって形成されたナノ多孔質層１１２を備える。イオン溶液はナノ多孔質層１１２を通過することによって金属のナノ粒子を含むナノ粒子溶液に変化する。版胴１０は、溶液通過層１００の外側に形成された転写面１１３５から滲出したナノ粒子溶液の所定のパターンを基板Ｗに転写する。 （もっと読む）

【課題】高アスペクト比の溝内にカバレッジ性良く絶縁膜を埋め込むと表面にスリット状の空孔が形成され、ＣＭＰで平坦化すると、ＣＭＰで用いた組成物や、研磨された除去物、その他の残渣が空孔内に残り易く、この残渣は後の工程での発塵の一原因となり得る。
【解決手段】基板１の第１の主面に、俯瞰形状が環状となる第１の溝部２Ｔを形成し、第１の主面全面に第１の絶縁膜２ａを形成し、第１の絶縁膜２ａの表面から前記第１の溝部の内部まで達する深さの空孔を残しつつ、前記第１の絶縁膜を第１の溝部に埋め込み、空孔内を埋め込むように第１の絶縁膜上に第２の絶縁膜を形成し、第１の溝部内に第１の絶縁膜および第２の絶縁膜を残しつつ、基板表面高さまで化学機械研磨法により平坦化する。 （もっと読む）

【課題】信頼性の高い導電膜パターンの製造方法を提供する。
【解決手段】本発明に係る導電膜パターンの製造方法は、基板１０上に導電膜２１を成膜し、導電膜２１の表面に対して他の層を積層する前に、酸素をプラズマ化したプラズマアッシング処理を施し、表面処理した導電膜２１上に、当該導電膜２１をパターン形成するためのマスクパターン３０を形成する。次いで、マスクパターン３０を用いて導電膜２１をウェットエッチングによりパターン形成する。基板１０は、半導体基板であることが好ましい。導電膜パターンは、例えば、配線、電極パッド等である。 （もっと読む）

【課題】半導体ダイ上に相互接続部又はボンドパッドなどのフィーチャ構造を電気めっきする方法を提供する。
【解決手段】方法は半導体基板の上方に複数のヒューズ（２０８）を形成する工程と、半導体基板の上方の複数の相互接続層（４００〜４０８）と、該複数の相互接続層の上面の複数の相互接続パッド（５０２）とを形成する工程と、を含む。シールリング（２０２）が、半導体基板（３０２）と、前記複数の相互接続パッド（５０２）と、前記複数のヒューズ（２０８，３２０）とに形成された能動回路を包囲する。各ヒューズ（２０８，３２０）は、対応する相互接続パッド（５０２）とシールリング（２０２）とに電気的に接続される。各ヒューズ（２０８）が導通状態にあるとき、該ヒューズは対応する相互接続パッド（５０２）をシールリング（２０２）に電気的に接続する。 （もっと読む）

【課題】印刷法による少ない工程数のメリットを生かしつつ、より微細であり、絶縁性の低下がなく、導電部寸法精度の高い、配線部材および電子素子の製造方法を提供することを目的とする。また、配線部材、積層配線、電子素子、電子素子アレイ及び表示装置を提供することを目的とする
【解決手段】基板上にエネルギーの付与により臨界表面張力が変化する材料を含有する濡れ性変化層を形成する工程、紫外領域のレーザーを用いたレーザーアブレーション法により、濡れ性変化層に凹部を形成する工程、凹部に導電性インクを塗布して導電部を形成する工程、を含み、前記濡れ性変化層の凹部のパターン形成と同時に、前記臨界表面張力を変化させて高表面エネルギー領域のパターン形成が行われることを特徴とする配線部材の製造方法、電子素子の製造方法、及び、それにより得られた配線部材、電子素子を提供する。また、電子素子アレイ及び表示装置を提供する。 （もっと読む）