【課題】微細なトレンチまたはホール等の凹部にボイドを発生させずに確実にＣｕを埋め込むことができ、かつ低抵抗のＣｕ配線を形成すること。
【解決手段】ウエハＷに形成されたトレンチ２０３を有する層間絶縁膜２０２において、トレンチ２０３の表面にバリア膜２０４を形成する工程と、バリア膜２０４の上にＲｕ膜２０５を形成する工程と、Ｒｕ膜２０５の上に、加熱しつつ、ＰＶＤによりＣｕがマイグレーションするようにＣｕ膜２０６を形成してトレンチ２０３を埋める工程とを有する。 （もっと読む）

【課題】絶縁膜を貫通するコンタクトプラグの抵抗を改善させられる半導体素子及びその製造方法を提供する。
【解決手段】半導体基板上に形成された第１層間絶縁膜と、前記第１層間絶縁膜を貫通して形成されたコンタクトホールと、前記コンタクトホールの内部に形成されたコンタクトプラグと、前記コンタクトホール内で前記コンタクトプラグの上部側壁を部分的に覆うスペーサと、を含む。 （もっと読む）

【課題】より小さな径の基板貫通ヴィアが形成できるようにする。
【解決手段】基板１０１の回路が形成されている主表面１０１ａ側から所望の孔径の範囲で形成可能な深さに形成された第１孔部１０２と、基板１０１の裏面側から形成されて第１孔部１０２に接続する第２孔部１０３と、第１孔部１０２の内部に形成された第１孔部配線１０４と、第１孔部配線１０４に接続して基板１０１の主表面１０１ａ側に形成された表面配線層１０５と、第２孔部１０３の内部に第１孔部配線１０４に接続して形成された第２孔部配線１０６と、第２孔部配線１０６に接続して基板１０１の裏面側に形成された裏面配線層１０７とを備える。 （もっと読む）

【課題】下地にダメージを与えず、また、電極材料のゴミの再付着も防止される配線又は電極の形成方法と、この配線又は電極の形成方法により配線又は電極を形成する電子デバイス及びその製造方法を提供する。
【解決手段】下地２上に第１のレジスト層１を形成し、開口部５を形成し、導電材料層３を成膜する。導電材料層３の全体を覆う第２のレジスト層４を形成し、該開口部５以外の導電材料層３上の第２のレジスト層４を除去することにより、該開口部５の導電材料層３を覆う保護レジスト層４’を形成する。該保護レジスト層４’で覆われていない導電材料層３を除去し、次いで保護レジスト層１，４’を除去することにより、残留した導電材料３よりなる配線又は電極を形成する。 （もっと読む）

【課題】銅ヒューズに起因する故障または特性悪化を抑制または防止できる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、銅ヒューズ４と、半導体基板１と銅ヒューズ４との間に配置された銅膜からなるシール膜７，８と、銅ヒューズ４よりも上の層に形成された銅以外の金属材料膜からなり、銅ヒューズ４の両端にそれぞれに接続された最上層配線５０１，５０２と、シール膜７，８に結合され、銅ヒューズ４の周囲を取り囲む筒状に形成された銅シールリング６とを含む。 （もっと読む）

【課題】ヒートシンクに生じる不具合を低減すること。
【解決手段】半導体装置は、第１面及び第２面を有し、第１面と第２面とを貫通するバイアホールを有する半導体基板と、第１面上に、バイアホールの開口と少なくとも部分的に重複するように形成された配線又は電極と、第２面上に形成され、バイアホールの開口と少なくとも部分的に重複する開口を有する応力緩衝層と、応力緩衝層上からバイアホールの内壁面に沿って延在し、配線又は電極と電気的に接続されたヒートシンクと、を備える。バイアホールの第２面における開口の大きさは、第１面における開口の大きさよりも大きい。応力緩衝層の熱膨張係数は、ヒートシンクの熱膨張係数未満である。 （もっと読む）

【課題】 精度よく開口を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】 第１の絶縁膜となる部材と、第１の絶縁膜となる部材と異なる材料からなる第２の絶縁膜となる部材と、第３の絶縁膜となる部材と、第３の絶縁膜となる部材と異なる材料の第４の絶縁膜となる部材とがこの順に積層された半導体基板の上に、複数の絶縁膜の開口を形成するための開口を有するマスクを形成する工程と、第３の絶縁膜となる部材のマスクの開口に対応する部分と第４の絶縁膜となる部材のマスクの開口に対応する部分を連続して除去する第１の工程と、第１の工程を行った後に、第２の絶縁膜となる部材のマスクの開口と対応する部分を除去する第２の工程と、を有する。 （もっと読む）

【課題】レジストの膜減りによって残すべき配線がエッチングされることを防止すると共に、露光機による配線パターニング時のフォーカスずれを抑制し、配線の線幅にバラツキが生じることを防止する。
【解決手段】スクライブライン内において、スクライブラインの両側では層間絶縁膜２、４、６が存在せず半導体基板１の表面が露出する領域を設け、スクライブラインの中央位置、つまり溝Ｔの間に挟まれた領域には層間絶縁膜２、４、６を残す。これにより、スクライブラインとチップとの境界位置近傍において、第３配線層７を形成する際のマスクとして用いるレジスト２１が膜減りすることを抑制できる。したがって、レジスト２１の膜減りによって残すべき配線がエッチングされることを防止できると共に、露光機による第３配線層７のパターニング時のフォーカスずれを抑制でき、第３配線層７の線幅にバラツキが生じることを防止することが可能となる。 （もっと読む）

【課題】特性の良好な半導体装置を製造する。また、スループットを向上させ、製造コストを低減する。
【解決手段】開口部ＯＡ１および絶縁膜（２１、２３）上に銅のＣｕシード層２７を形成する工程と、Ｃｕシード層上に、フォトレジスト膜を形成する工程と、Ｃｕシード層上に、メッキ成長により銅膜３１ａを形成する工程と、銅膜上に、Ｎｉ膜３１ｂを形成する工程と、により、再配線３１を形成する。この後、再配線３１上の開口部（ＯＡ２、パッド領域）にＡｕ膜３３ｂを形成した後、フォトレジスト膜を除去し、Ｎｉ膜３１ｂに不動態化処理を施す。この後、再配線３１の形成領域以外のＣｕシード層２７をエッチングする。かかる工程によれば、Ｎｉ膜３１ｂの表面に不動態化膜３５が形成され、上記エッチングによるＮｉ膜３１ｂの膜減りを低減できる。また、膜減りを考慮したＮｉ膜の厚膜化による基板の歪みによる不具合を低減できる。 （もっと読む）

【課題】表示パネルに設けられるパッド部として適した構造を提供することを目的の一と
する。酸化物半導体の他、絶縁膜及び導電膜を積層して作製される各種用途の表示装置に
おいて、薄膜の剥がれに起因する不良を防止することを目的の一とする。
【解決手段】走査線と信号線が交差し、マトリクス状に配列する画素電極層と、該画素電
極層に対応して設けられた画素部を有し、該画素部に酸素の含有量が異なる少なくとも二
種類の酸化物半導体層とを組み合わせて構成される逆スタガ型薄膜トランジスタが設けら
れた表示装置である。この表示装置において画素部の外側領域には、走査線、信号線を構
成する同じ材質の導電層によって、画素電極層と対向する共通電極層と電気的に接続する
パッド部が設けられている。 （もっと読む）

【課題】本発明は、光電変換膜が半導体基板上に積層された積層型の半導体装置に関する。
【解決手段】半導体基板と、半導体基板上に形成され、交互に積層された層間絶縁膜と配線層とからなる多層配線層と、多層配線層内において、半導体基板の周縁に沿って環状に形成されたシールリングとを備え、シールリングは、各配線層に形成された環状のシール配線と、各層間絶縁膜に少なくとも１つ形成された環状のシールビアとが積層された構造であり、シールビアを介して積層方向に隣接する少なくとも１組のシール配線では、下方のシール配線の外周面の位置が、上方のシール配線の外周面の位置よりも外側にあることを特徴とする半導体装置。 （もっと読む）

【課題】封止される被対象物に段差部を備えているが、封止部を設けた際に該段差部に起因したボイドの発生が抑制され、ひいては優れた耐食性を備える半導体装置と、その製造方法を提供する。
【解決手段】本発明に係る半導体装置１は、導電性を有する剛体からなる基板２と、該基板の少なくとも一方の面に絶縁部３を介して配された導電部５と、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルム６と、を備えている。前記基板２は、一方の面に開口する凹部及び／又は貫通孔２ａを備え、該凹部及び／又は該貫通孔はその内部が略全域にわたって、前記フィルム６により充填されている形態をなす。 （もっと読む）

【課題】半導体装置の小型化、特に、狭ピッチ化に対する技術を提供する。
【解決手段】半導体チップ１Ｃ上に設けられたパッド２と、プローブ領域１０Ａおよび接続領域１０Ｂのパッド２上に開口部１１を有し、半導体チップ１Ｃ上に設けられたパッシベーション膜３と、接続領域１０Ｂのパッド２上に開口部１２を有し、パッド２上およびパッシベーション膜３上に設けられたパッシベーション膜５と、パッド２と電気的に接続され、接続領域１０Ｂ上およびパッシベーション膜５上に設けられた再配線７とを備える。接続領域１０Ｂより半導体チップ１Ｃの外周部側に設けられたプローブ領域１０Ａのパッド２にプローブ痕１００が存在し、接続領域１０Ｂから半導体チップ１Ｃの中央部側に延びて再配線７が存在している。 （もっと読む）

【課題】多結晶シリコンプラグと上層の導体プラグとの界面に十分な膜厚の金属シリサイド層を形成してコンタクト抵抗の低減を図る。
【解決手段】多結晶シリコンプラグを形成した後、多結晶シリコンプラグの表面からゲルマニウムイオン注入を実施してゲルマニウム含有多結晶シリコン１６Ｇとし、その後、シリサイド化可能な金属膜を成膜して金属シリサイド層１９を形成し、金属シリサイド１９上に導体膜（バリア膜２０、Ｗ膜２１）を形成する。 （もっと読む）

【課題】電極パッド部の安定した電気的接触を確保しつつ電極パッド部の面積を小さくすることができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板の主表面上であって平面視において素子形成領域内およびダイシングライン領域内の少なくともいずれかに形成された半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴとを備えている。半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴは、外部と電気的に接続するための表面ＯＳＦを有し、かつ半導体チップ用電極パッド部，ＴＥＧ用電極パッド部ＰＴの辺ＳＩＤに対して斜めに傾斜した方向に延びた溝部ＴＨＰを表面ＯＳＦに有している。 （もっと読む）

【課題】配線中に残留した不純物金属の濃度が少ない半導体装置の製造方法を提供する。
【解決手段】半導体基板上に絶縁膜を形成し、絶縁膜に凹部を形成し、凹部の形成された絶縁膜の表面に所定の金属元素を含む前駆体膜を形成し、前駆体膜上に配線形成膜を堆積させ、酸化雰囲気下で熱処理を施すことにより、前駆体膜と絶縁膜を反応させ、その境界面に所定の金属元素と絶縁膜の構成元素を含む化合物を主成分とする自己形成バリア膜を形成し、未反応の所定の金属元素を配線形成膜内に拡散移動させて配線形成膜表面で雰囲気中の酸素と反応させ、未反応金属酸化膜として析出させ、未反応金属酸化膜を除去し、未反応金属酸化膜を除去する工程の後、配線形成膜上に、配線形成膜と同一の材料を堆積させて、配線形成膜を積み増した後、凹部外の絶縁膜が露出するまで配線形成膜を平坦化して配線構造を形成する。 （もっと読む）

【課題】デュアルダマシン法による銅配線接続において、コンタクト抵抗の上昇を抑制する半導体装置の製造方法を提供する。
【解決手段】第１の配線２５上に積層された第１の拡散防止膜２７及び層間絶縁膜のうち、第１の層間絶縁膜２８をエッチングすることで第１のホールを形成する。第１の拡散防止膜がエッチングされにくい条件で、第１のホールの下方に位置する第１の層間絶縁膜をエッチングして第２のホールを形成する。第２のホールを埋め込むように、第１の層間絶縁膜よりもエッチング速度の速い第２の層間絶縁膜を形成する。第１の層間絶縁膜の上面が露出するまで第２の層間絶縁膜をエッチングすることで、第２のホールと一体とされた配線形成用溝を形成する。第２のホール内に残存する第２の層間絶縁膜を選択的に除去し、第２のホールの下方に位置する第１の拡散防止膜を選択的に除去する。 （もっと読む）

【課題】携帯電話などのフロントエンドモジュールに使用されているハイパワーアンプは、シリコン系ＣＭＯＳ集積回路をベースとするデバイスであるが、その出力段に多数のＬＤＭＯＳＦＥＴセルを集積し、通常、複数のＬＤＭＯＳＦＥＴを構成したＬＤＭＯＳＦＥＴ部を有する。このＬＤＭＯＳＦＥＴセルにおいては、裏面のソース電極と表面のソース領域との間の抵抗を低減するために、半導体基板に高濃度にボロンドープされたポリシリコンプラグが埋め込まれている。このポリシリコンプラグは、熱処理に起因する固相エピタキシャル成長により収縮し、シリコン基板に歪が発生する。
【解決手段】本願発明は、ＬＤＭＯＳＦＥＴ等の半導体装置の製造方法において、基板の表面からエピタキシャル層を貫通するホールを形成し、ポリシリコンプラグを埋め込むに際して、ホールの内面に薄膜酸化シリコン膜が存在する状態で、ポリシリコン部材の堆積を行うものである。 （もっと読む）

【課題】タングステン膜を使用した部分の抵抗を低減した半導体装置を提供する。
【解決手段】半導体装置の製造方法では、基板内に設けた開口部内、又は基板上にタングステン膜を形成する。タングステン膜の形成後、エッチバック又はエッチングを行う前にタングステン膜に対してアニール処理を行う。これにより、タングステン膜の結晶状態を変化させる。 （もっと読む）

【課題】配線の絶縁膜内へのＣｕ溶出を抑制すると共に、配線間におけるショートの発生を抑止し、信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】ＭＣＭの半導体装置において、ベアチップ１，２間を接続する配線４ａをＣｕ材料１３を用いてダマシン法で形成する際に、上面が有機絶縁膜１１の表面から上方に突出し、上面の配線幅方向の中央部位が端部位よりも厚い配線４ａを形成し、配線４ａのＣｕ材料１３上のみにメタルキャップ膜５を形成する。 （もっと読む）