【課題】電極パッドと貫通電極との接続面積を確保しつつ、下地膜が確実に形成される半導体装置、半導体装置の製造方法、回路基板および電子機器を提供する。
【解決手段】半導体基板１０の能動面１０ａ側に設けられた第一絶縁膜２２と、第一絶縁膜２２上に設けられた電極パッド１２と、電極パッド１２の形成位置に対応し、半導体基板１０および第一絶縁膜２２に形成された貫通孔Ｈ３と、貫通孔Ｈ３の少なくとも側面に設けられた第二絶縁膜２３と、第二絶縁膜２３と電極パッド１２とを覆うように設けられた下地膜２４と、下地膜２４の内側で、貫通孔Ｈ３に埋め込まれた導電材料からなる貫通電極３０と、を具備した半導体装置１００において、貫通孔Ｈ３の側面と電極パッド１２の裏面との角部２３ａに、第二絶縁膜２３がフィレット状に形成されている。 （もっと読む）

【課題】 低ｋ膜と金属マスクとの間の界面に歪みを引き起こすことなく、高い精度の望ましいパターンを得ること。
【解決手段】 半導体装置を製造する方法では、金属マスクと絶縁マスクをと備える多層ハードマスクを用いて形成される配線層を含む半導体装置が形成される。第１パターンにアラインされた第２開口パターンを形成するために、第１ステップで多層ハードマスクが使用された後、金属マスクが除去され、絶縁マスクが、第２のステップで絶縁層中に第１のパターン構造を形成するために使用される。 （もっと読む）

【課題】ウェハの周縁部で膜を正常に成長させることができるめっき装置を提供する。
【解決手段】めっき槽2内部に取り付けられた第１電極６と、めっき槽2の側壁5cにおいて、環状のフランジ7cを介してめっき槽2の内から外に向けて直径の小さい順に隣接する環状の第１、第２の開口部7a,7bと、第２の開口部7b内でフランジ7cの上に取り付けられるシールパッキン8と、シールパッキン8の上に、第２の開口部7bの内壁から離れて取り付けられる環状の第２の電極9と、第２の電極9に対向する位置に周縁を有するウェハ保持領域11xを有する第２の開口部7bよりも大きなウェハステージ11と、ウェハステージ11のウェハ保持領域11xの周囲の領域に形成され、シールパッキン8に一端が向けられる加圧用ホール11iと、ウェハステージ11を移動してめっき槽2の側壁5cに押し当てて前記第２の開口部7bを閉塞させる駆動部13とを有する。 （もっと読む）

【課題】半導体基板の一表面上に絶縁膜を介して形成された導電層と、半導体基板の他面上に形成されたバンプ部と、導電層とバンプ部とを接続する半導体基板を貫通する貫通電極部とを有する半導体装置を提供する。
【解決手段】半導体基板の他面側から導電層に接続する貫通孔を形成し、貫通孔及び他面上にメタル膜（バリアメタル及びシードメタル）６を形成し、その上にフォトレジスト１０を形成し、貫通孔より大きなパターンに加工してメッキマスク層を形成し、電解メッキ法により銅からなる第１メッキ膜７を形成して、貫通電極部と第１バンプ部を形成し、第１バンプ部上に第２バンプ部となる第２メッキ膜８を形成する。 （もっと読む）

【課題】多孔性低誘電率絶縁膜のトレンチおよびビア内にカバレージ良くライニング層を形成する半導体装置の製造方法を提供する。
【解決手段】第１パルス期間に供給される第１反応物と、第２パルス期間に供給される第２反応物とを利用する原子層堆積（ＡＬＤ）プロセスにより成膜する。まずシーリング層を低コンフォマリティーを有する条件で成膜し、ポアをブロックする。この後、接着層を高いコンフォマリティーを有する条件で成膜する。 （もっと読む）

【課題】３層以上の配線を接続する際に、最も効率的にかつ最小面積で接続を行えるコンタクト構造を実現可能な半導体装置およびその製造方法、並びに表示装置を提供する。
【解決手段】基板２０１上に３層以上のｎ層の導電層２０２〜２０４が積層して形成され、ｎ層の導電層がコンタクトパターンを介して接続され、コンタクトパターンが形成される一つの主コンタクト領域には、（ｎ−１）個の導電層２０２，２０３を接続する（ｎ−１）個の接続領域２１１，２１２を有し、（ｎ−１）個の導電層のうち基板２０１に対する積層方向（基板２０１の主面に対する法線方向）において第１層より上層の導電層は、その終端部がコンタクトパターンＣＰＴＮの縁の一部に臨むように形成され、（ｎ−１）個の導電層は、第ｎ層の導電層により電気的に接続されている。第ｎ層の導電層は、コンタクトパターンＣＰＴＮであるコンタクト孔を埋めつくよう形成されている。 （もっと読む）

【課題】基板に定形された形態部の内部に、表面が平坦化された導電性材料を形成する方法を提供する。
【解決手段】平坦化表面を形成する方法であって、狭小形態部と幅広形態部が形成された基板上に、第１のプロセスでは電気めっき法により狭小形態部および幅広形態部の少なくとも一部を充填し、第１の層を形成し、第２のプロセスでは無電解めっき法により幅広形態部のに対応する第１の層中の孔および第１の層上に第２の層を充填形成し、表面が平坦な上層部１１０を形成する。 （もっと読む）

【課題】キャパシタの電極として機能する配線の延伸方向への電流供給を容易とすること。
【解決手段】第１金属層１２と、前記第１金属層の膜厚方向に離間して設けられ、第１方向および前記第１方向に交差する第２方向に配列された複数の孔３６を備えた第２金属層１４と、前記第２金属層の膜厚方向で前記第１金属層とは反対側に離間して設けられ、前記第１方向および前記第２方向とは異なる方向に延伸し、第１配線と第２配線とが交互に設けられた複数の第１配線１６ａおよび複数の第２配線１６ｂと、前記複数の第１配線と前記複数の第２配線との間に設けられた誘電体膜２６と、前記複数の第１配線を、それぞれ前記複数の孔を通過し前記第１金属層に電気的に接続する複数の第１ビア配線３２と、前記複数の第２配線を、それぞれ前記第２金属層に電気的に接続する複数の第２ビア配線３４と、を具備するキャパシタ。 （もっと読む）

【課題】 ビア形成時のエッチングによる基板や配線への影響を抑制しつつ積層された半導体ウェハの回路どうしを接続する。
【解決手段】 半導体装置の製造方法は、第１基板と第１基板の一面と接するように形成された第１絶縁層を有する第１の半導体ウェハと、第２基板と第２基板の一面と接するように形成された第２絶縁層を有する第２の半導体ウェハを接合する工程と、第１基板の他面に第３絶縁層を形成する工程と、第３絶縁層、第１基板、及び第１絶縁層を貫通し第２絶縁層に形成された第２の配線上に第２絶縁層が残るようにエッチングを行い第１接続孔を形成する工程と、第１接続孔に絶縁膜を形成する工程と、第２の配線上の第２絶縁層及び絶縁膜のエッチングを行い第２接続孔を形成し第２の配線を露出させる工程と、第１及び第２接続孔の内部に形成され第２の配線と接続する第１のビアを形成する工程とを備え、第１基板の他面に形成された第１接続孔の径は第３絶縁層に形成された前記第１接続孔の径より大きい。 （もっと読む）

【課題】チッピング検出用配線が他の部材で覆われている状態であっても、ダイシングによって電子部品を形成した後に、チッピング検出用配線の導通状態を検出するための電圧を印加できる基板を提供する。
【解決手段】電子部品４０は、互いに平行を成す一方の主面４１ａと他方の主面４１ｂが矩形状の基体４１を有する。基体４１の一方の主面４１ａには、第一チッピング検出用配線４２が配されている。また、基体４１の他方の主面４１ｂには、第二チッピング検出用配線４４が配されている。第一チッピング検出用配線４２は貫通配線４３ａを介して第二チッピング検出用配線４４に電気的に接続される。 （もっと読む）

【課題】容量素子のＱ値（Ｑｕａｌｉｔｙ Ｆａｃｔｏｒ）特性を向上する。
【解決手段】容量素子は、互いに対向する一対の電極ＥＬ１０、ＥＬ２０と、一対の電極の一方の電極に設けられ、一方の電極の両端部から間隔を置いて配置された第１端子部とＴＥ１０、一対の電極の他方の電極に設けられ、他方の電極の両端部から間隔を置いて配置された第２端子部とＴＥ２０を有している。 （もっと読む）

【課題】信頼性に優れた半導体装置を提供する。
【解決手段】半導体装置の製造方法は、主面に複数の埋込導電部（埋込導電部１０６）が設けられたシリコンウエハ１０２と、シリコンウエハ１０２の主面に配置された、埋込導電部１０６に電気的に接続する複数の第１の半導体素子（半導体チップ１０８）と、を備える構造体を用意する工程と、半導体封止用樹脂組成物を用いて、シリコンウエハ１０２の主面上の複数の半導体チップ１０８を封止する封止材層１１０を形成する工程と、シリコンウエハ１０２の裏面を研削して、裏面に埋込導電部１０６を露出させて、貫通プラグ１０５とする工程と、を含む。 （もっと読む）

【課題】本実施形態は、コンタクトプラグの抵抗の低減を行うことができる半導体装置の製造方法を提供する。
【解決手段】本実施形態の半導体装置の製造方法は、基板にコンタクトホール又はコンタクトトレンチを形成し、コンタクトホール又はコンタクトトレンチの底に、アモルファスシリコン層又は多結晶シリコン層を形成し、アモルファスシリコン層又は多結晶シリコン層を覆うように不純物を含むニッケル膜を形成し、加熱することによりニッケル膜とアモルファスシリコン層又は多結晶シリコン層とを反応させて、ニッケルシリサイド膜を形成し、コンタクトホール又はコンタクトトレンチを埋め込むようにコンタクト金属膜を形成する。 （もっと読む）

【課題】製造時間とコストの大幅な削減が可能な下地導電層付き基板および貫通電極基板の製造方法を提供する。
【解決手段】厚さ方向に複数の貫通孔２を有するガラス基板３の貫通孔２内に下地導電層４を有する基板の製造方法であって、前記ガラス基板３の貫通孔２内に、金属粒子と分散媒とを含有する流動性の導電性組成物（金属インク）の層を形成する工程と、この導電性組成物の層を加熱して、貫通孔２の内壁面に金属粒子の金属を主体とする下地導電層４を形成する工程とを備える方法である。貫通電極基板５の製造方法は、こうして形成された下地導電層４上に電解めっき等により導電性金属の層を形成して、貫通孔２内に充填された貫通電極６を形成する工程を有する。 （もっと読む）

【課題】配線抵抗を低減することのできる半導体装置を提供する。
【解決手段】一の実施の形態に係る半導体装置は、半導体基板と、半導体基板上にそれぞれ設けられた第１の領域及び第２の領域とを備える。第１の領域は、半導体基板上の第１配線層に形成され、所定の第１の幅を有する第１の金属配線と、第１配線層の上層の第２配線層に形成され第１の幅を有する第２の金属配線と、第１の金属配線と第２の金属配線とを接続し、第１の幅以下の第２の幅を有する第１のコンタクトとを有する。第２の領域は、第１配線層から第２配線層へと亘る膜厚を有し、所定の第３の幅を有する第３の金属配線を有する。 （もっと読む）

【課題】複数のスパイラルを直列に接続してインダクタを形成する場合において、スパイラルを大面積化することなく、スパイラルの巻線を長くする。
【解決手段】インダクタ１０は、第１スパイラル１００及び第２スパイラル２００を有している。第１スパイラル１００は、インダクタ１０の巻軸と平行な第１の方向から見た場合、中心から外側に向かって巻かれている。第２スパイラル２００は、第１の方向から見た場合、外側から中心に向かって、第１スパイラル１００と同一の向きに巻かれている。第１スパイラル１００及び第２スパイラル２００は、外側の端部同士、または中心側の端部同士が、外側接続部材３００又は中心側接続部材４００を介して接続されている。第２スパイラル２００は、第１スパイラル１００を、巻軸を回転中心として右回りに９０°回転させてから、巻軸に直交する平面に含まれる水平線を基準に鏡映させ、かつ縦横比を変更した形状である。 （もっと読む）

【課題】信頼性の高い薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ２０のゲート電極１５、ソース、ドレイン電極３３、３４のうち、いずれか一つ以上の電極はバリア膜２５を有し、バリア膜２５が成膜対象物２１又は半導体層３０に密着している。ＮｉとＭｏを１００原子％としたときに、バリア膜２５は、Ｍｏを７原子％以上７０原子％以下含有し、ガラスからなる成膜対象物２１や半導体層３０に対する密着性が高い。また、バリア膜２５表面にＣｕを主成分とする金属低抵抗層２６が形成された場合に、Ｃｕが半導体層３０に拡散しない。 （もっと読む）

【課題】金属原子の拡散に起因する素子特性の劣化を抑制する。
【解決手段】半導体チップは、半導体基板１０と、半導体基板１０を貫通する貫通電極２０と、半導体基板１０を貫通する金属柱４０と、アライメントマーク４７と、絶縁性を有する筒状の絶縁膜５０とを有する。アライメントマーク４０は、半導体基板１０の外部に露出した金属柱４０の端部によって形成されている。筒状の絶縁膜５０は、半導体基板１０に形成されており、金属柱４０を取り囲んでいる。 （もっと読む）

【課題】伝送線路を接続するビア層の周囲のグラウンドを強化することができると共に、ビア部の特性インピーダンスを調整することが可能な半導体装置を提供する。
【解決手段】絶縁層１４を介して積層された第１の半導体基体１１及び第２の半導体基体２１と、第１の半導体基体１１に形成され、信号線１２とグラウンド１３とを含む第１の伝送線路と、第２の半導体基体２１に形成され、信号線２２とグラウンド２３とを含む第２の伝送線路と、第１の伝送線路の信号線１２及び第２の伝送線路の信号線２２に接続された信号線用のビア層と、第１の伝送線路のグラウンド１３及び第２の伝送線路のグラウンドに接続された、グラウンド用の第１のビア層と、第２の伝送線路のグラウンド２３に接続され、かつ、信号線用のビア層に対向して形成された帯状のビア層を含む、グラウンド用の第２のビア層１６を有する半導体装置を構成する。 （もっと読む）

【課題】とりわけ表面マークの下部に配線タングステンパッドがある場合でも、表面マークのコントラスト低下を抑制する。
【解決手段】メモリチップ３１は、配線タングステン階層ＷＴＬ、第１、第２、第３アルミニウム配線階層１ＡｌＬ，２ＡｌＬ，３ＡｌＬを備える多層配線構造を備える。各配線層の間には、第１、第２、第３層間絶縁膜３１５，３１６，３１７がそれぞれ形成され、第３アルミニウム配線階層３ＡｌＬとポリイミド膜ＰＩとの間には、第４層間絶縁膜３１８が形成されている。第１のダミーパターンＤＰ１は、第１アルミニウム配線階層１ＡｌＬに形成され、第２層間絶縁膜３１６に覆われている。第２のダミーパターンＤＰ２は、第２アルミニウム配線階層２ＡｌＬに形成され、第３層間絶縁膜３１７に覆われている。第２ダミーパターンＤＰ２は、第１ダミーパターンＤＰ１よりも幅が長い。 （もっと読む）