説明

半導体装置、半導体装置の製造方法、回路基板および電子機器

【課題】電極パッドと貫通電極との接続面積を確保しつつ、下地膜が確実に形成される半導体装置、半導体装置の製造方法、回路基板および電子機器を提供する。
【解決手段】半導体基板10の能動面10a側に設けられた第一絶縁膜22と、第一絶縁膜22上に設けられた電極パッド12と、電極パッド12の形成位置に対応し、半導体基板10および第一絶縁膜22に形成された貫通孔H3と、貫通孔H3の少なくとも側面に設けられた第二絶縁膜23と、第二絶縁膜23と電極パッド12とを覆うように設けられた下地膜24と、下地膜24の内側で、貫通孔H3に埋め込まれた導電材料からなる貫通電極30と、を具備した半導体装置100において、貫通孔H3の側面と電極パッド12の裏面との角部23aに、第二絶縁膜23がフィレット状に形成されている。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、半導体装置の製造方法、回路基板および電子機器に関するものである。
【背景技術】
【0002】
近年、携帯電話機、ノート型パーソナルコンピュータ、PDA(Personal Data Assistance)などの携帯型の電子機器では、小型化や軽量化への要求に伴い、内部に設けられている半導体装置などの各種電子部品の小型化が図られている。このような背景の下に、例えば複数の半導体チップ(半導体装置)を厚さ方向に積層することで、半導体チップの実装密度を高める三次元実装技術が提案されている。
このような三次元実装に用いられる半導体チップは、例えばチップ基板(半導体基板)に貫通孔を設け、貫通孔内に埋め込まれた貫通電極によって、チップ基板の両面側が導通可能となっている。
【0003】
また、近年は、裏面側にランドが形成された半導体チップの提供が望まれている。そこで、従来と異なり、チップ基板の裏面側から貫通孔を形成し、この貫通孔に導電材料を埋め込むことで、貫通電極と裏面側のランドとを同時に形成する方法が考えられる。この方法では、チップ基板上に第一絶縁膜を介して電極パッドを形成し、この電極パッドの形成位置に対応するチップ基板の裏面側から電極パッドに向けて貫通孔を形成する。貫通孔が形成された後に、貫通孔を覆うように第二絶縁膜を設ける。その後、電極パッドと貫通孔に埋め込まれる導電材料からなる貫通電極とを導通させるために第二絶縁膜を除去するというものである。
【0004】
それに対して従来は、複数のフォトダイオード素子を基部の一面側に有するフォトダイオードアレイにテーパ角度が50〜60度で形成された貫通孔を設け、フォトダイオード素子と電極とを電気的に接続する貫通電極が形成されたものが知られている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2004−57507号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、特許文献1に記載の貫通孔の形状では、貫通電極の先端に形成されているコンタクトの形状が小さくなり、導通性能を確保しづらいという問題があった。
【0007】
そこで、円柱状の貫通電極を形成することが考えられる。この場合、図15(a)に示すように、円柱状の貫通孔H3を形成することになる。しかしながら、電極パッド12上の第二絶縁膜23を貫通孔H3の形状に沿って直線的にエッチングすると、図15(b)に示すように、その後工程であるバリア層およびシード層からなる下地膜24の形成工程において、貫通孔H3の側面に形成されている第二絶縁膜23と電極パッド12の裏面との角部24cにおいて、下地膜24が形成されにくくなるという問題があった。これは、下地膜24はスパッタにより形成されるが、電極パッド12の裏面中央部は様々な方向からの粒子が届くため下地膜24が形成されやすいが、第二絶縁膜23の側面と電極パッド12の裏面との角部24cはスパッタでは一定方向からの粒子しか届かず、下地膜24が形成されにくいためである。下地膜24が薄く形成されるとバリア性能が確保できずに、貫通電極を構成するCuの拡散を防止することができずにシリコンからなる基板に影響を与え、正常に機能しなくなる虞がある。更に、シード層が薄く形成されると、貫通電極をメッキ処理により形成する際に電極の役割をするシード層が角部24cで導通が確保されなくなり、電極パッド12の裏面中央部付近のメッキが成長しづらくなり、ボイド(気泡)ができる虞がある。
【0008】
そこで、本発明は、上述の事情を鑑みてなされたものであり、電極パッドと貫通電極との接続面積を確保しつつ、下地膜が確実に形成される半導体装置、半導体装置の製造方法、回路基板および電子機器を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記の課題を解決するために、本発明の半導体装置は、基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜と前記電極パッドとを覆うように設けられた下地膜と、該下地膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を具備した半導体装置において、前記貫通孔の側面と前記電極パッドの裏面との角部に、前記第二絶縁膜がフィレット状に形成されていることを特徴とする。
【0010】
このように構成することで、第二絶縁膜の表面がフィレット状に形成されるため、貫通孔内で第二絶縁膜と電極パッドとを覆うように設けられる下地膜が、第二絶縁膜に対して付きまわりを良くすることができ、略均一の厚みで形成される。したがって、貫通孔の側面と電極パッドの裏面との角部においても下地膜の性能を確保することができる。
また、貫通電極と電極パッドとの接続面積は、第二絶縁膜がフィレット状に形成された角部を除いては貫通孔と略同一の面積を確保することができるため、基板の能動面側と裏面側とを良好に導通することができる効果がある。
【0011】
また、本発明の半導体装置の製造方法は、基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜と前記電極パッドとを覆うように設けられた下地膜と、該下地膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を具備した半導体装置の製造方法において、前記貫通孔の側面および前記電極パッドの裏面に前記第二絶縁膜を形成する工程と、前記貫通孔の開口径よりも小さい開口部を前記貫通孔の中央部に有するレジスト層を、前記基板の裏面上に形成する工程と、前記開口部が形成された前記レジスト層をマスクとして用いて前記第二絶縁膜をエッチングすることにより、前記貫通孔の側面と前記電極パッドの裏面との角部に前記第二絶縁膜をフィレット状に残した状態で、前記貫通孔の中央部に前記電極パッドを露出させる工程と、を備えたことを特徴とする。
【0012】
このように構成することで、貫通孔を覆うレジスト層をマスクとして用いて電極パッドの裏面中央部を覆う第二絶縁膜のみを選択的にエッチングすることができるため、貫通孔の側面と電極パッドの裏面との角部に第二絶縁膜をフィレット状に残すことができる。したがって、この後工程で貫通孔内に第二絶縁膜と電極パッドとを覆うように設けられる下地膜が、第二絶縁膜に対して付きまわりを良くすることができ、略均一の厚みで形成されるため、貫通孔の側面と電極パッドの裏面との角部においても下地膜の性能を確保することができる。
また、貫通電極と電極パッドとの接続面積は、第二絶縁膜がフィレット状に形成された角部を除いては貫通孔と略同一の面積を確保することができるため、基板の能動面側と裏面側とを良好に導通することができる効果がある。
【0013】
更に、本発明の半導体装置の製造方法は、前記第二絶縁膜を形成する工程において、前記貫通孔の側面と前記電極パッドの裏面との角部に前記第二絶縁膜をフィレット状に形成することを特徴とする。
このように構成することで、第二絶縁膜を形成すると同時に角部をフィレット状に形成することができるため、簡便な方法で所望の形状を形成することができる効果がある。
【0014】
そして、本発明の半導体装置の製造方法は、前記第二絶縁膜をエッチングする工程は、ドライエッチングを用いることを特徴とする。
このように構成することで、貫通孔の側面に形成されている第二絶縁膜が除去されることなく、貫通孔の中央部、つまり電極パッドの裏面中央部のみを確実に除去することができるため、その後の工程にも影響を与えることなく基板の能動面側と裏面側とを良好に導通することができる効果がある。
【0015】
次に、本発明の半導体装置は、基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜と前記電極パッドとを覆うように設けられた下地膜と、該下地膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を具備した半導体装置において、前記貫通孔の側面と前記第一絶縁膜の裏面との角部に、前記基板がフィレット状に張り出し形成されていることを特徴とする。
【0016】
このように構成することで、基板に貫通孔を形成する際に、角部における基板の表面がフィレット状に張り出し形成されるため、その上面に形成される第二絶縁膜の表面も角部においてフィレット状に形成されるため、貫通孔内で第二絶縁膜と電極パッドとを覆うように設けられる下地膜が、第二絶縁膜に対して付きまわりを良くすることができ、略均一の厚みで形成される。したがって、貫通孔の側面と第一絶縁膜の裏面との角部においても下地膜の性能を確保することができる。
また、貫通電極と電極パッドとの接続面積は、基板がフィレット状に形成された角部を除いては貫通孔と略同一の面積を確保することができるため、基板の能動面側と裏面側とを良好に導通することができる効果がある。
【0017】
次に、本発明の半導体装置の製造方法は、基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜と前記電極パッドとを覆うように設けられた下地膜と、該下地膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を具備した半導体装置の製造方法において、前記貫通孔の側面と前記第一絶縁膜の裏面との角部に前記基板をフィレット状に残しつつ、前記基板の裏面側から前記第一絶縁膜の裏面まで前記貫通孔を形成する工程と、フィレット状の前記基板を残した状態で、前記第一絶縁膜をエッチングし、前記電極パッドを露出させる工程と、を備えたことを特徴とする。
【0018】
このように構成することで、基板に貫通孔を形成する工程において、貫通孔の側面と第一絶縁膜の裏面との角部の形状をフィレット状に残しつつエッチングし、次工程でフィレット状の角部を残した状態で第一絶縁膜を更にエッチングして電極パッドを露出させることとなり、その上面に形成される第二絶縁膜の表面も角部においてフィレット状に形成される。よって、貫通孔内で第二絶縁膜と電極パッドとを覆うように設けられる下地膜が、第二絶縁膜に対して付きまわりを良くすることができ、略均一の厚みで形成される。したがって、貫通孔の側面と第一絶縁膜の裏面との角部においても下地膜の性能を確保することができる。
また、貫通電極と電極パッドとの接続面積は、基板がフィレット状に形成された角部を除いては貫通孔と略同一の面積を確保することができるため、基板の能動面側と裏面側とを良好に導通することができる効果がある。
【0019】
そして、本発明の回路基板は、上述した半導体装置が実装されていることを特徴とする。
この構成によれば、電気的および機械的な実装信頼性の高い回路基板を提供することができる効果がある。
【0020】
そして、本発明の電子機器は、上述した半導体装置を備えたことを特徴とする。
この構成によれば、導通性能が向上した信頼性の高い電子機器を提供することができる効果がある。
【図面の簡単な説明】
【0021】
【図1】本発明の第一実施形態の半導体装置の概略構成を示す図である。
【図2】本発明の実施形態におけるダイシング工程を示す概略斜視図である。
【図3】本発明の第一実施形態における半導体装置の製造工程を説明する図である。
【図4】図3の半導体装置の製造工程の続きを説明する図である。
【図5】図4の半導体装置の製造工程の続きを説明する図である。
【図6】図5の半導体装置の製造工程の続きを説明する図である。
【図7】本発明の第二実施形態の半導体装置の概略構成を示す図である。
【図8】本発明の第二実施形態における半導体装置の製造工程を説明する図である。
【図9】図8の半導体装置の製造工程の続きを説明する図である。
【図10】図9の半導体装置の製造工程の続きを説明する図である。
【図11】図10の半導体装置の製造工程の続きを説明する図である。
【図12】同第二実施形態における半導体基板のエッチング法を説明する図である。
【図13】本発明の実施形態における回路基板の斜視図である。
【図14】同実施形態における電子機器の一例である携帯電話機の斜視図である。
【図15】従来の半導体装置における下地膜の形成状態を説明する図である。
【発明を実施するための形態】
【0022】
(第一実施形態)
[半導体装置]
次に、本発明の半導体装置の第一実施形態について図1、図2を用いて説明する。ここで、図1は半導体装置100の構成を示す図である。
なお、本実施形態においては、図2に示すように同一のシリコンウエハ(基板)500上に半導体装置100を複数一括して形成しておき、その後ダイシング(切断)して個片化することにより、半導体装置100を得るようにしているが、図1では説明を簡単にするため、単純化して一つの半導体装置100のみを示している。
【0023】
また、シリコンウエハからなる半導体基板(基板)10の一方の面上に図示しないトランジスタやメモリ素子、その他の電子素子からなる集積回路などを公知の方法によって形成することとなる。本実施形態において、これら集積回路などを形成する面を半導体基板10における能動面10aとし、能動面10aの反対側の面を裏面10bとする。
【0024】
図1に示すように、半導体装置100は、厚みが100μm程度のシリコンからなる半導体基板10に形成された貫通孔H3内に、第二絶縁膜23および下地膜24を介して埋め込まれた導電材料からなる貫通電極30と、半導体基板10の能動面10a側に設けられ、貫通電極30に導通する電極パッド12とを備えたものである。
【0025】
ここで、電極パッド12は、例えばAlからなるものを用いているが、電極パッド12は複数の層が積層されてなるものであってもよく、電極パッド12に必要とされる電気的特性、物理的特性および化学的特性に応じて適宜変更が可能である。そして、電極パッド12は上述した集積回路に接続されるように構成されている。
【0026】
第二絶縁膜23は、貫通孔H3の側面と電極パッド12の裏面との角部23aがフィレット状に形成されている。
また、第二絶縁膜23と電極パッド12の裏面とを覆うように形成されている下地膜24は、バリア層24aとシード層24bとで構成されている。バリア層24aおよびシード層24bは、貫通孔H3内においては第二絶縁膜23と電極パッド12の裏面とを覆うように形成され、半導体基板10の裏面10b側にも延設されている。また、バリア層24aおよびシード層24bは、角部23aにおいても他の領域と略均等の厚さでそれぞれの層が形成されている。
ここで、バリア層24aは、後述する貫通電極30の構成材料が半導体基板10に拡散するのを防止するものであり、TiW(チタンタングステン)やTiN(チタンナイトライド)、TaN(タンタルナイトライド)などからなる。また、バリア層24aは、スパッタにより形成される。一方、シード層24bは、貫通電極30をメッキ処理によって形成する際の電極になるものであり、Cu、Au、Agなどからなる。
【0027】
また、電極パッド12と半導体基板10との間には第一絶縁膜22が介在しているが、貫通孔H3が形成されている領域の第一絶縁膜22は除去され、電極パッド12と貫通電極30とは、下地膜24を介して導通可能に構成されている。この第一絶縁膜22は、SiO2などからなるもので、貫通電極30と半導体基板10との間の電流リークの発生、および酸素や水分などによる浸食などを防止するためのものである。
【0028】
また、貫通電極30を構成する導電材料としては、例えばCu(銅)からなるものを用いているが、W(タングステン)などの電気抵抗の低いものを好適に採用できる。
そして、貫通電極30と電極パッド12とは、下地膜24を介して電気的に接続される。貫通電極30と電極パッド12との接続面積は、第二絶縁膜23が角部23aにおいて若干張り出しているものの、略円筒形状の貫通孔H3と略同一の面積が確保されている。
また、半導体装置100には、半導体基板10の裏面10b側に貫通電極30と同一工程により形成されたランド13を備えている。ここで、ランド13は必要に応じて形成されるものであり、形成されないこともある。
そして、貫通電極30およびランド13上にははんだ層31を形成する。ここで、バリア層24aおよびシード層24bは、貫通電極30とランド13より露出している部分は除去されている。
【0029】
本実施形態によれば、半導体装置100は貫通孔H3の側面と電極パッド12の裏面との角部23aにおいて第二絶縁膜23が表面フィレット状に形成されているため、バリア層24aおよびシード層24bの付きまわりがよくなり、バリア層24aおよびシード層24bの厚みを略均一に、かつ所望の厚みを貫通孔H3内全面に亘って確実に形成することができる。したがって、バリア層24aにより、Cuからなる貫通電極30が基板10へ拡散されるのを防止することができるため、半導体装置100を正常に機能させることができる。また、シード層24bにより、貫通電極30をメッキ処理にて形成する際に、貫通孔H3内が略均一に導通されることとなり、メッキが成長しやすくなり、貫通電極30が貫通孔H3内に確実に充填される。
また、貫通電極30と電極パッド12との接続面積は、第二絶縁膜23が角部23aにおいて若干張り出しているものの、貫通孔H3と略同一の面積が確保されているため、良好な導通性能を確保することができ、信頼性が高いものとなっている。
【0030】
[半導体装置の製造方法]
次に、本発明の半導体装置の製造方法の第一実施形態について図2〜図6を用いて説明する。ここで、図3〜図6は半導体装置100の製造工程を示す図である。なお、本実施形態においては、説明を簡単にするため、単純化して一つの半導体装置100を形成する工程のみを示している。
【0031】
図3(a)に示すように、半導体基板10の能動面10a側に第一絶縁膜22を略全面に亘って形成し、第一絶縁膜22を介して半導体基板10上に電極パッド12を所定の位置に形成する。
半導体基板10上に電極パッド12を形成した後、図示しないが、電極パッド12が形成された半導体基板10の能動面10a側を、接着剤を介して、ガラス基板などからなる支持部材に支持する。これにより、半導体基板10を裏面10b側から後述するように薄型加工する際に、半導体基板10に割れなどが発生するのを防止することができる。
【0032】
ここで接着剤としては、熱硬化性接着剤や光硬化性接着剤などの硬化性接着剤を使用するのが望ましい。これにより、半導体基板10の能動面10aにおける凹凸を吸収しつつ、支持部材を強固に装着することができる。さらに、接着剤として紫外線硬化性接着剤などの光硬化性接着剤を使用した場合には、上述したように支持部材としてガラスなどの透光性材料を採用するのが好ましい。この場合、支持部材の外側から光を照射することによって、簡単に接着剤を硬化させることができる。
【0033】
次に、図3(b)に示すように、半導体基板10を支持部材に貼り付けた状態で、半導体基板10の裏面10b側から、例えばCMP(化学的機械的研磨)を行うことにより、半導体基板10を100μm程度の厚みまで研磨する。なお、以下の製造工程においても、図示しないが半導体基板10を支持部材にて保持した状態で行っている。
【0034】
図3(c)に示すように、半導体基板10を所定の厚みに形成した後、裏面10b側の半導体基板10と第一絶縁膜22との界面まで貫通孔H3を形成する。
その具体的な手順は、半導体基板10の裏面10bの全面にレジストなどを塗布して、貫通孔H3の形状をパターニングする。次に、パターニングされたレジストをマスクとして、半導体基板10にドライエッチングを行う。なお、このようなドライエッチングとしては、RIE(反応性イオンエッチング)などを採用することができる。その後、レジストを剥離すれば、半導体基板10の裏面10b側に貫通孔H3を形成できる。
【0035】
次に、図4(d)では、貫通孔H3の底部に露出し、電極パッド12上を覆っている第一絶縁膜22を同じくドライエッチングにより除去する。
次に、図4(e)に示すように、半導体基板10の裏面10b上および貫通孔H3の側面および底面に第二絶縁膜23を形成する。この第二絶縁膜23を形成する方法としては、例えばCVD法などが採用できる。本実施形態において、CVD法を採用することで、第二絶縁膜23が流動性をもって形成され、貫通孔H3の側面と電極パッド12の裏面との角部23aにおいて表面張力が働くことにより、角部23aがフィレット状に成形される。また、CVD法に代えて、ゾルゲル法を用いても同様に角部23aがフィレット状に成形される。
【0036】
次に、図4(f)に示すように、貫通孔H3を覆うようにして半導体基板10の裏面10b側にスピンコート法によりレジスト層32を設け、そのレジスト層32を加熱処理する。本実施形態で採用するレジスト材料は高粘度のものであるため、貫通孔H3を跨ぐようにレジスト層32を形成することができる。
レジスト層32の加熱処理方法としては、例えばホットプレートまたは温風循環式オーブンなどを用いて行うことができる。ホットプレートを使用した場合の条件は、例えば、100℃で3〜5分程度の加熱処理を行っている。また、温風循環式オーブンの場合は、90℃で30分程度の加熱処理を行っている。
【0037】
図5(g)に示すように、レジスト層32に対し加熱処理を行うと、貫通孔H3を覆うようにしてレジスト層32が設けられているので、貫通孔H3内の気体が膨張し、貫通孔H3を覆うレジスト層32は中央部が盛り上がったドーム形状となる。
【0038】
図5(h)に示すように、貫通孔H3を覆うドーム形状のレジスト層32に対してフォトリソグラフィにより開口部SHのパターニングを行う。本実施形態において、開口部SHの径は、貫通孔H3の開口径の70%程度とする。ここで、上述したようにレジスト層32に形成されている開口部SHは貫通孔H3の開口径よりも小さくなっているので、レジスト層32は平面視した状態で貫通孔H3の側面を庇状に遮った状態となる。
レジスト層32に開口部SHを形成した後、開口部SHが形成されたレジスト層32をマスクとして用いて、貫通孔H3の底面に露出し、電極パッド12上を覆っている第二絶縁膜23をドライエッチングにより除去する。
【0039】
次に、図5(i)に示すように、第二絶縁膜23をエッチングにより除去した後、レジスト層32を剥離する。
第二絶縁膜23をドライエッチングにより除去する際に、レジスト層32により貫通孔H3の側面の第二絶縁膜23がエッチングされるのを確実に防止することができる。しかも、開口部SHの大きさ及びエッチングレートを調整することで、電極パッド12の裏面と貫通孔H3の側面との角部23aに第二絶縁膜23の表面がフィレット状をなして残存するように、貫通孔H3の底面における第二絶縁膜23の中央部のみを選択的に除去することができる。
そして、電極パッド12の裏面12aが貫通孔H3に露出している。裏面12aの周縁は、角部23aにおいて第二絶縁膜23が若干張り出したように形成されているが、後述する貫通電極30との接続面積としては十分確保されている。
【0040】
図6(j)に示すように、露出した電極パッド12の裏面12aと、残された第二絶縁膜23の表面に、下地膜24を形成する。この下地膜24は、第二絶縁膜23および電極パッド12の裏面12aに形成されたバリア層24aと、バリア層24aの表面に形成されたシード層24bとで構成されている。下地膜24はスパッタにより形成される。本実施形態において、第二絶縁膜23の角部23aが表面フィレット状に形成されているため、スパッタにより下地膜24を形成する際に、付きまわりを良くすることができる。すなわち、下地膜24が角部23aなどにおいて局部的に薄く形成されることなく、略均等な厚さで、かつ所望の厚さで形成される。
【0041】
図6(k)に示すように、貫通孔H3内にメッキ処理により導電材料を埋め込むことで貫通電極30を形成する。このメッキ処理で貫通電極30を形成する際に、貫通孔H3の角部23aはフィレット状に形成されているので、メッキ液が循環しやすくなっている。また下地膜24が略均等な厚さで形成されているため、メッキが成長しやすく、処理時間を短くすることができる。
また、他のデバイスなどを実装する際の機械的な接続部として用いられるランド13を半導体基板10の裏面10b側に形成するようにしてもよい。
【0042】
そして、図2に示すように、半導体基板10に貫通電極30を形成した後、ダイシング装置210によってシリコンウエハ(基板)500を半導体装置100ごとにダイシング(切断)し、個片化した後、各半導体装置100を図示しない支持部材から剥離する。
【0043】
本実施形態の半導体装置100の製造方法によれば、貫通孔H3の中央部上に貫通孔H3の開口径よりも小さい開口部SHを有したドーム形状のレジスト層32をマスクとして電極パッド12上を覆う第二絶縁膜23に対しドライエッチングを行っているので、貫通孔H3の側面を覆う第二絶縁膜23に影響を与えることなく、かつ、貫通孔H3の側面と電極パッド12の裏面との角部23aに第二絶縁膜23の表面がフィレット状をなして残存するように、第二絶縁膜23を選択的に除去できる。
したがって、その後工程で形成するバリア層24aとシード層24bとで構成される下地膜24が、容易に、かつ、適正で略均一な厚みをもって形成されるため、貫通電極30の構成材料が半導体基板10に拡散するのを確実に防止できると共に、貫通電極30の形成工程であるメッキ処理時にシード層24b全体に電気を供給することができるため、メッキが成長しやすくなる。
【0044】
また、電極パッド12の裏面12aは、角部23aにおいて第二絶縁膜23が若干張り出したように形成されているが、貫通電極30との接続面積としては貫通孔H3が略円筒状に形成されているため、十分確保されている。結果として、貫通電極30は、半導体基板10の能動面10a側と裏面10b側とを良好に導通可能に構成される。
【0045】
なお、レジスト層32に開口部SHを形成する際にフォトリソグラフィを用いていたが、代わりにエッチングを用いてもよい。
まず、貫通孔H3上を覆うドーム形状のレジスト層32に対し、例えばO2プラズマなどのドライエッチングを行っている。このとき、上述したようにドーム形状のレジスト層32は、膨張した気体により中央部が盛り上がった状態となっているので、このレジスト層32の中央部における膜厚は他の部分に比べて薄くなっている。
したがって、O2プラズマを照射することにより膜厚の薄いドーム形状の中央部のみを選択的に除去することができ、貫通孔H3の中央部上のレジスト層32に貫通孔H3の開口径よりも小さい開口部SHが形成される。
【0046】
更に、第二絶縁膜23をエッチングする工程では、高粘度のレジスト材料ではなく、一般的な低粘度のレジスト材料を用いても良い。その場合は、貫通孔H3内にレジストを充填した後に、露光および現像してレジストをパターニングし、第二絶縁膜23をエッチングすることとなる。
【0047】
(第二実施形態)
[半導体装置]
次に、本発明の半導体装置の第二実施形態について図7を用いて説明する。ここで、図7は半導体装置200の構成を示す図である。本実施形態において、第一実施形態と異なるところは、半導体基板10における貫通孔H3の側面と第一絶縁膜22の裏面との角部10cがフィレット状に形成されている点である。
なお、本実施形態においては、説明を簡単にするため、単純化して一つの半導体装置200のみを示している。また、本実施形態において第一実施形態と同様の構成の部分については、同一部分に同一符号を付して詳細な説明を省略する。
【0048】
図7に示すように、半導体装置200は、シリコンからなる半導体基板10に形成された貫通孔H3内に、第二絶縁膜23および下地膜24を介して埋め込まれた導電材料からなる貫通電極30と、半導体基板10の能動面10a側に設けられ、貫通電極30に導通する電極パッド12とを備えたものである。
【0049】
ここで、電極パッド12は、例えばAlからなるものを用いている。そして、電極パッド12は上述した集積回路に接続されるように構成されている。
半導体基板10は、貫通孔H3の側面と第一絶縁膜22の裏面との角部10cがフィレット状に形成されている。貫通孔H3の側面に形成されている第二絶縁膜23は、半導体基板10の表面形状に沿って形成され、電極パッド12の裏面周縁部まで延設されている。
【0050】
また、第二絶縁膜23と電極パッド12の裏面とを覆うように形成されている下地膜24は、バリア層24aとシード層24bとで構成されている。バリア層24aおよびシード層24bは、貫通孔H3内においては第二絶縁膜23と電極パッド12の裏面とを覆うように形成され、基板10の裏面10b側にも延設されている。また、バリア層24aおよびシード層24bは、角部10cにおいても他の領域と略均等の厚さでそれぞれの層が形成されている。
【0051】
また、電極パッド12と半導体基板10との間には第一絶縁膜22が介在しているが、貫通孔H3が形成されている領域の第一絶縁膜22は除去され、電極パッド12と貫通電極30とは、下地膜24を介して導通可能に構成されている。この第一絶縁膜22は、SiO2などからなるもので、貫通電極30と半導体基板10との間の電流リークの発生、および酸素や水分などによる浸食などを防止するためのものである。
【0052】
また、貫通電極30を構成する導電材料としては、例えばCu(銅)からなるものを用いている。
そして、貫通電極30と電極パッド12とは、下地膜24を介して電気的に接続される。貫通電極30と電極パッド12との接続面積は、半導体基板10が角部10cにおいて若干張り出しているものの、略円筒形状の貫通孔H3と略同一の面積が確保されている。
また、半導体装置200には、半導体基板10の裏面10b側に貫通電極30と同一工程により形成されたランド13を備えている。ここで、ランド13は必要に応じて形成されるものであり、形成されないこともある。
そして、貫通電極30およびランド13上にははんだ層31を形成する。ここで、バリア層24aおよびシード層24bは、貫通電極30とランド13より露出している部分は除去されている。
【0053】
本実施形態によれば、半導体装置200は貫通孔H3の側面と第一絶縁膜22の裏面との角部10cにおいて半導体基板10が表面フィレット状に形成されているため、第二絶縁膜23も同様に表面フィレット状に形成される。そして、第二絶縁膜23を覆うように形成されるバリア層24aおよびシード層24bの付きまわりがよくなり、バリア層24aおよびシード層24bの厚みを略均一に、かつ所望の厚みを貫通孔H3内全面に亘って確実に形成することができる。したがって、バリア層24aにより、Cuからなる貫通電極30が基板10へ拡散されるのを防止することができるため、半導体装置200を正常に機能させることができる。また、シード層24bにより、貫通電極30をメッキ処理にて形成する際に、貫通孔H3内が略均一に導通されることとなり、メッキが成長しやすくなり、貫通電極30が貫通孔H3内に確実に充填される。
また、貫通電極30と電極パッド12との接続面積は、半導体基板10が角部10cにおいて若干張り出しているものの、貫通孔H3と略同一の面積が確保されているため、良好な導通性能を確保することができ、信頼性が高いものとなっている。
【0054】
[半導体装置の製造方法]
次に、本発明の半導体装置の製造方法の第二実施形態について図8〜図12を用いて説明する。ここで、図8〜図11は半導体装置200の製造工程を示す図である。なお、本実施形態において、第一実施形態と同様の構成の部分については、同一部分に同一符号を付して詳細な説明を省略する。また、本実施形態では、第一実施形態と同様に、単純化して一つの半導体装置200を形成する工程のみを示している。
【0055】
図8(a)に示すように、半導体基板10の能動面10a側に第一絶縁膜22を略全面に亘って形成し、第一絶縁膜22を介して半導体基板10上の所定の位置に電極パッド12を形成する。
半導体基板10上に電極パッド12を形成した後、図示しないが、電極パッド12が形成された半導体基板10の能動面10a側を、接着剤を介して、ガラス基板などからなる支持部材に支持する。
【0056】
図8(b)に示すように、半導体基板10を支持部材に貼り付けた状態で、半導体基板10の裏面10b側から、半導体基板10を100μm程度の厚みまで研磨する。
【0057】
図9(c)に示すように、半導体基板10を所定の厚みに形成した後、裏面10b側から、半導体基板10と第一絶縁膜22との界面まで貫通孔H3を形成する。貫通孔H3を形成する際に、半導体基板10における貫通孔H3の側面と第一絶縁膜22の裏面との角部10cが、フィレット状になるように半導体基板10を選択的にエッチングする。
【0058】
その具体的な方法は、図12(a)に示すように、半導体基板10の裏面10bの全面にレジストなどを塗布して、貫通孔H3の形状をパターニングする。次に、パターニングされたレジストをマスク71として、半導体基板10にドライエッチングを行う。このようなドライエッチングにおいては、エッチングを行う領域の周縁部より中央部の方がエッチングレートは早くなる。そうすると、半導体基板10は、破線のように中央部から早く除去される。ここで、エッチング時間を調整することにより、半導体基板10の角部10cにフィレット形状を残すことができる。なお、エッチング時間を十分に取ると、角部10cにフィレット形状は形成されずに、直線的にエッチングされることとなる。
【0059】
また、別の方法として、図12(b)に示すように、マスク73の断面形状を先端部がフィレット状になるような形状とした後に、ドライエッチングを行うことで、図9(c)に示す貫通孔H3を半導体基板10に形成することができる。その後、レジストを剥離すれば、半導体基板10の裏面10b側に貫通孔H3が形成される。
【0060】
次に、図9(d)に戻り、貫通孔H3の底部に露出し、電極パッド12上を覆っている第一絶縁膜22を同じくドライエッチングにより除去する。このとき、第一絶縁膜22の角部にフィレット形状を若干残すようにエッチングしてもよい。
次に、図9(e)に示すように、半導体基板10の裏面10b上および貫通孔H3の側面および底面に第二絶縁膜23を形成する。この第二絶縁膜23を形成する方法としては、例えばCVD法などが採用できる。また、CVD法に代えて、ゾルゲル法を用いてもよい。
【0061】
次に、図10(f)に示すように、貫通孔H3を覆うようにして半導体基板10の裏面10b側にレジスト層32を設け、そのレジスト層32を加熱処理する。本実施形態で採用するレジスト材料は高粘度のものであるため、貫通孔H3を跨ぐようにレジスト層32を形成することができる。
【0062】
図10(g)に示すように、レジスト層32に対し加熱処理を行うと、貫通孔H3を覆うようにしてレジスト層32が設けられているので、貫通孔H3内の気体が膨張し、貫通孔H3を覆うレジスト層32は中央部が盛り上がったドーム形状となる。
【0063】
図10(h)に示すように、貫通孔H3を覆うドーム形状のレジスト層32に対してフォトリソグラフィにより開口部SHのパターニングを行う。開口部SHの径は、貫通孔H3の開口径の70%程度とする。ここで、上述したようにレジスト層32に形成されている開口部SHは貫通孔H3の開口径よりも小さくなっているので、レジスト層32は平面視した状態で貫通孔H3の側面を庇状に遮った状態となる。
レジスト層32に開口部SHを形成した後、開口部SHが形成されたレジスト層32をマスクとして用いて、貫通孔H3の底面に露出し、電極パッド12上を覆っている第二絶縁膜23をドライエッチングにより除去する。
【0064】
図11(i)に示すように、第二絶縁膜23をエッチングにより除去した後、レジスト層32を剥離する。
第二絶縁膜23をドライエッチングにより除去する際に、レジスト層32により貫通孔H3の側面の第二絶縁膜23がエッチングされるのを確実に防止することができる。しかも、開口部SHの大きさおよびエッチングレートを調整することで、貫通孔H3の側面と第一絶縁膜22の裏面との角部10cに第二絶縁膜23の表面がフィレット状をなして残存するように、貫通孔H3の底面における第二絶縁膜23の中央部のみを選択的に除去することができる。
そして、電極パッド12の裏面12aが貫通孔H3に露出している。裏面12aは、角部10cにおいて半導体基板10が若干張り出したように形成されているが、後述する貫通電極30との接続面積としては十分確保されている。ここで、第二絶縁膜23と電極パッド12の裏面との角部にフィレット形状を残すようにエッチングしてもよい。
【0065】
図11(j)に示すように、露出した電極パッド12の裏面12aと、残された第二絶縁膜23の表面に、下地膜24を形成する。この下地膜24は、第二絶縁膜23などの表面に形成されたバリア層24aと、バリア層24aの表面に形成されたシード層24bとによって構成されている。下地膜24はスパッタにより形成される。本実施形態において、半導体基板10の角部10cが表面フィレット状に形成されているため、スパッタにより下地膜24を形成する際に付きまわりを良くすることができる。すなわち、下地膜24が角部10cなどにおいて局部的に薄く形成されることなく、略均等な厚さで形成される。
【0066】
図11(k)に示すように、貫通孔H3内にメッキ処理により導電材料を埋め込むことで貫通電極30を形成する。このメッキ処理において貫通電極30を形成する際に、半導体基板10の角部10cはフィレット状に形成されているので、メッキ液が循環しやすくなっている。また下地膜24が略均等な厚さで形成されているため、メッキが成長しやすく、処理時間を短くすることができる。
また、他のデバイスなどを実装する際の機械的な接続部として用いられるランド13を半導体基板10の裏面10b側に形成するようにしてもよい。
【0067】
そして、図2に示すように、半導体基板10に貫通電極30を形成した後、ダイシング装置210によってシリコンウエハ(基板)500を半導体装置200ごとにダイシング(切断)し、個片化した後、各半導体装置200を図示しない支持部材から剥離する。
【0068】
本実施形態の半導体装置200の製造方法によれば、半導体基板10の裏面10bから貫通孔H3を形成する際に、エッチング時間を調整することにより、貫通孔H3の側面と第一絶縁膜22の裏面との角部10cがフィレット状に形成されるようにすることができるため、半導体基板10を覆うように形成される第二絶縁膜23の角部10cにおける表面形状もフィレット状に形成される。したがって、一般的なエッチング方法でエッチング時間を若干早めに終了させれば、自然に所望のフィレット形状が得られるため、製造方法を複雑化させることなく実現することができる。
【0069】
また、貫通孔H3の中央部上に貫通孔H3の開口径よりも小さい開口部を有したドーム形状のレジスト層32をマスクとして電極パッド12上を覆う第二絶縁膜23に対しドライエッチングを行っているので、貫通孔H3の側面を覆う第二絶縁膜23に影響を与えることなく、かつ、貫通孔H3の側面と第一絶縁膜22の裏面との角部10cに第二絶縁膜23の表面がフィレット状をなして残存するように、第二絶縁膜23を選択的に除去できる。
したがって、その後工程で形成するバリア層24aとシード層24bとで構成される下地膜24が、容易に、かつ、適正で略均一な厚みをもって形成されるため、貫通電極30の構成材料が半導体基板10に拡散するのを確実に防止できると共に、貫通電極30の形成工程であるメッキ処理時にシード層24b全体に電気を供給することができるため、メッキが成長しやすくなる。
【0070】
また、電極パッド12の裏面12aは、角部10cにおいて半導体基板10が若干張り出したように形成されているが、貫通電極30との接続面積としては貫通孔H3が略円筒状に形成されているため、十分確保されている。結果として、貫通電極30は、半導体基板10の能動面10a側と裏面10b側とを良好に導通可能に構成される。
【0071】
[回路基板]
図13は、回路基板の斜視図である。図13に示すように、半導体基板10を積層して形成された半導体装置300が、回路基板1000に実装されている。具体的には、半導体装置300における最下層の半導体基板10に形成された電極が、回路基板1000の表面に形成された電極パッドに対して、リフローやFCB(Flip Chip Bonding)などを行うことにより実装されている。なお、回路基板1000との間に異方導電性フィルムなどを挟み込んで、半導体装置300を実装してもよい。
本実施形態によれば、電気的および機械的な実装信頼性の高い回路基板を提供することができる。
【0072】
[電子機器]
次に、上述した半導体装置を備えた電子機器の例について、図14を用いて説明する。図14は、携帯電話の斜視図である。上述した半導体装置は、携帯電話400の筐体内部に配置されている。
本実施形態によれば、導通性能が向上した信頼性の高い電子機器を提供することができる。
【0073】
なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)およびエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
【0074】
尚、本発明の技術範囲は上述した実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。すなわち、本実施形態で挙げた具体的な形状、材料や層構成などは一例に過ぎず、適宜変更が可能である。
【符号の説明】
【0075】
10…半導体基板(基板) 10a…能動面 10b…裏面 10c…角部 12…電極パッド 22…第一絶縁膜 23…第二絶縁膜 23a…角部 24…下地膜 30…貫通電極 31…はんだ層 32…レジスト層 100,200,300…半導体装置 400…携帯電話(電子機器) 1000…回路基板 H3…貫通孔 SH…開口部。

【特許請求の範囲】
【請求項1】
基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜と前記電極パッドとを覆うように設けられた下地膜と、該下地膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を具備した半導体装置において、
前記貫通孔の側面と前記電極パッドの裏面との角部に、前記第二絶縁膜がフィレット状に形成されていることを特徴とする半導体装置。
【請求項2】
基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜と前記電極パッドとを覆うように設けられた下地膜と、該下地膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を具備した半導体装置の製造方法において、
前記貫通孔の側面および前記電極パッドの裏面に前記第二絶縁膜を形成する工程と、
前記貫通孔の開口径よりも小さい開口部を前記貫通孔の中央部に有するレジスト層を、前記基板の裏面上に形成する工程と、
前記開口部が形成された前記レジスト層をマスクとして用いて前記第二絶縁膜をエッチングすることにより、前記貫通孔の側面と前記電極パッドの裏面との角部に前記第二絶縁膜をフィレット状に残した状態で、前記貫通孔の中央部に前記電極パッドを露出させる工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項3】
前記第二絶縁膜を形成する工程において、前記貫通孔の側面と前記電極パッドの裏面との角部に前記第二絶縁膜をフィレット状に形成することを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記第二絶縁膜をエッチングする工程は、ドライエッチングを用いることを特徴とする請求項2または3に記載の半導体装置の製造方法。
【請求項5】
基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜と前記電極パッドとを覆うように設けられた下地膜と、該下地膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を具備した半導体装置において、
前記貫通孔の側面と前記第一絶縁膜の裏面との角部に、前記基板がフィレット状に張り出し形成されていることを特徴とする半導体装置。
【請求項6】
基板の能動面側に設けられた第一絶縁膜と、該第一絶縁膜上に設けられた電極パッドと、該電極パッドの形成位置に対応し、前記基板および前記第一絶縁膜に形成された貫通孔と、該貫通孔の少なくとも側面に設けられた第二絶縁膜と、該第二絶縁膜と前記電極パッドとを覆うように設けられた下地膜と、該下地膜の内側で、前記貫通孔に埋め込まれた導電材料からなる貫通電極と、を具備した半導体装置の製造方法において、
前記貫通孔の側面と前記第一絶縁膜の裏面との角部に前記基板をフィレット状に残しつつ、前記基板の裏面側から前記第一絶縁膜の裏面まで前記貫通孔を形成する工程と、
フィレット状の前記基板を残した状態で、前記第一絶縁膜をエッチングし、前記電極パッドを露出させる工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項7】
請求項1または請求項5に記載の半導体装置が実装されていることを特徴とする回路基板。
【請求項8】
請求項1または請求項5に記載の半導体装置を備えたことを特徴とする電子機器。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate


【公開番号】特開2012−235158(P2012−235158A)
【公開日】平成24年11月29日(2012.11.29)
【国際特許分類】
【出願番号】特願2012−168069(P2012−168069)
【出願日】平成24年7月30日(2012.7.30)
【分割の表示】特願2006−270986(P2006−270986)の分割
【原出願日】平成18年10月2日(2006.10.2)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】