容量素子および半導体装置
【課題】容量素子のＱ値（Ｑｕａｌｉｔｙ Ｆａｃｔｏｒ）特性を向上する。
【解決手段】容量素子は、互いに対向する一対の電極ＥＬ１０、ＥＬ２０と、一対の電極の一方の電極に設けられ、一方の電極の両端部から間隔を置いて配置された第１端子部とＴＥ１０、一対の電極の他方の電極に設けられ、他方の電極の両端部から間隔を置いて配置された第２端子部とＴＥ２０を有している。
【解決手段】容量素子は、互いに対向する一対の電極ＥＬ１０、ＥＬ２０と、一対の電極の一方の電極に設けられ、一方の電極の両端部から間隔を置いて配置された第１端子部とＴＥ１０、一対の電極の他方の電極に設けられ、他方の電極の両端部から間隔を置いて配置された第２端子部とＴＥ２０を有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量素子および半導体装置に関する。
【背景技術】
【０００２】
金属配線を用いた容量素子では、例えば、櫛歯形状の２つの電極（金属配線）を噛み合わせるように配置する容量素子が提案されている。この種の容量素子では、例えば、２つの電極の引き出し部は、櫛歯（電極）の延在方向の一方側および他方側にそれぞれ配置される。このため、例えば、引き出し部を介して各電極に電圧が印加されたとき、互いに対向する部分の電極には、互いに同じ向きの電流が流れる。
【０００３】
したがって、互いに対向する櫛歯間に発生する相互インダクタンスは、正に作用する。この結果、容量素子の寄生インダクタンスが増加し、容量素子の特性が低下する。例えば、容量素子の寄生インダクタンスの増加に伴い、自己共振周波数は、低周波側にシフトする。このため、容量素子の使用帯域が狭くなる。
【０００４】
なお、互いに対向する部分の電極に流れる電流の向きが逆になるように形成した容量素子が提案されている（例えば、特許文献１、特許文献２、特許文献３）。例えば、櫛歯形状の２つの電極を用いた容量素子では、２つの電極の引き出し部は、櫛歯の延在方向の一方側（互いに同じ側）にそれぞれ配置される。これにより、容量素子の寄生インダクタンスの増加が抑制され、容量素子の特性の低下が抑制される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２９７９３０号公報
【特許文献２】特開２００２−２７０７７０号公報
【特許文献３】特開平１１−１１１５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、容量素子の特性改善は、不十分である。特に、容量素子として重要なＱ値（Quality Factor）の改善は、不十分である。
【０００７】
本発明の目的は、容量素子の特性を向上することである。
【課題を解決するための手段】
【０００８】
本発明の一形態では、容量素子は、互いに対向する一対の電極と、一対の電極の一方の電極に設けられ、一方の電極の両端部から間隔を置いて配置された第１端子部と、一対の電極の他方の電極に設けられ、他方の電極の両端部から間隔を置いて配置された第２端子部とを有している。
【発明の効果】
【０００９】
容量素子の特性を向上できる。
【図面の簡単な説明】
【００１０】
【図１】一実施形態における容量素子の例を示している。
【図２】図１に示した各端子部の位置関係の例を示している。
【図３】図１に示した容量素子の比較例を示している。
【図４】図１に示した容量素子のシミュレーション結果の一例を示している。
【図５】端子部の位置と自己共振周波数との関係の一例を示している。
【図６】図１に示した容量素子の寄生抵抗のシミュレーション結果の一例を示している。
【図７】端子部の位置と寄生抵抗との関係の一例を示している。
【図８】図１に示した容量素子のＱ値のシミュレーション結果の一例を示している。
【図９】端子部の位置とＱ値との関係の一例を示している。
【図１０】別の実施形態における容量素子の一例を示している。
【図１１】別の実施形態における容量素子の一例を示している。
【発明を実施するための形態】
【００１１】
以下、実施形態を図面を用いて説明する。
【００１２】
図１は、一実施形態における容量素子ＣＡＰの例を示している。なお、図１は、容量素子ＣＡＰの斜視図を示している。容量素子ＣＡＰは、例えば、半導体装置に搭載される回路に使用される。
【００１３】
容量素子ＣＡＰは、互いに対向する一対の電極ＥＬ１０、ＥＬ２０と、電極ＥＬ１０、ＥＬ２０にそれぞれ設けられた端子部ＴＥ１０、ＴＥ２０とを有している。電極ＥＬ１０、ＥＬ２０は、例えば、誘電体を挟んで互いに対向するように配置され、キャパシタの電極として機能する。例えば、電極ＥＬ１０、ＥＬ２０は、半導体基板に形成された絶縁層上に、銅等の金属材料により形成される。
【００１４】
端子部ＴＥ１０、ＴＥ２０は、例えば、銅等の金属材料により形成され、電極ＥＬ１０、ＥＬ２０に電圧を印加するための引き出し部として機能する。例えば、端子部ＴＥ１０は、電極ＥＬ１０上に円柱形状に形成され、電極ＥＬ１０の延在方向（長手方向）の両端部から間隔を置いて配置される（図１では、電極ＥＬ１０の中央付近）。また、例えば、端子部ＴＥ２０は、電極ＥＬ２０上に円柱形状に形成され、電極ＥＬ２０の延在方向の両端部から間隔を置いて配置される（図１では、電極ＥＬ２０の中央付近）。
【００１５】
このように、容量素子ＣＡＰは、例えば、半導体プロセスの配線層の形成工程により形成される。なお、容量素子ＣＡＰは、プリント基板の配線層の形成工程により、プリント基板上に形成されてもよい。
【００１６】
容量素子ＣＡＰの構成は、この例に限定されない。例えば、端子部ＴＥ１０、ＴＥ２０は、四角柱形状に形成されてもよい。あるいは、端子部ＴＥ１０、ＴＥ２０は、電極ＥＬ１０、ＥＬ２０の側面（電極ＥＬ１０と電極ＥＬ２０との対向面と反対側の面）に形成されてもよい。また、電極ＥＬ１０、ＥＬ２０は、例えば、互いに異なる長さに形成されてもよい。この場合、例えば、電極ＥＬ１０、ＥＬ２０が互いに対向する部分が、キャパシタの電極として機能する。
【００１７】
図２は、図１に示した各端子部ＴＥ１０、ＴＥ２０の位置関係の例を示している。なお、図２は、端子部ＴＥ１０、ＴＥ２０が形成される面側（図１の上側）から見た電極ＥＬ１０、ＥＬ２０および端子部ＴＥ１０、ＴＥ２０の状態を示している。図中の破線の矢印は、端子部ＴＥ１０、ＴＥ２０間に電圧が印加されたときに流れる電流（高周波電流）の向きの一例を示している。
【００１８】
また、符号Ｌａは、電極ＥＬ（ＥＬ１０、ＥＬ２０）の長さＤａの部分の自己インダクタンスを示し、符号Ｌｂは、電極ＥＬの長さＤｂの部分の自己インダクタンスを示している。符号Ｍ（Ｍａ、Ｍｂ）は、スペースＤｓの電極ＥＬ１０、ＥＬ２０間の相互インダクタンスを示している。例えば、符号Ｍａは、電流が互いに逆方向に流れる部分（長さＤｂの部分）の電極ＥＬ１０、ＥＬ２０間の相互インダクタンスを示している。また、符号Ｍｂは、電流が互いに同じ方向に流れる部分（長さＤｃの部分）の電極ＥＬ１０、ＥＬ２０間の相互インダクタンスを示している。
【００１９】
電極ＥＬ１０は、電極ＥＬの延在方向の一方側（図２では、左側）の端部から距離Ｄａ離れた位置に、端子部ＴＥ１０を有している。また、電極ＥＬ２０は、電極ＥＬの延在方向の一方側（図２では、左側）の端部から距離Ｄｂ離れた位置に、端子部ＴＥ２０を有している。例えば、電極ＥＬ２０の一方側（図２では、左側）の端部と端子部ＴＥ２０との距離Ｄｂは、電極ＥＬ１０の他方側（図２では、右側）の端部と端子部ＴＥ１０との距離Ｄｂと同じである。すなわち、この実施形態では、距離Ｄａと距離Ｄｂとの和は、電極ＥＬの長さＤｔと同じである。このように、この実施形態では、端子部ＴＥ（ＴＥ１０、ＴＥ２０）は、長さＤｔの電極ＥＬを、Ｄａ：Ｄｂに分割する位置に配置されている。
【００２０】
容量素子ＣＡＰの寄生インダクタンスを求めるために、先ず、電極ＥＬ１０、ＥＬ２０の自己インダクタンスについて考える。電極ＥＬの長さＤｔに対して、Ｄａ：Ｄｂの分割比で端子部ＴＥが配置されているとき、電極ＥＬの自己インダクタンスは、自己インダクタンスＬａ、Ｌｂの並列インダクタンスとして求められる。例えば、電極ＥＬ１０の自己インダクタンスＬ１は、自己インダクタンスＬａ、Ｌｂを用いて、式（１）で表される。
L1＝1/(1/La＋1/Lb) ‥‥（１）
なお、自己インダクタンスＬａ、Ｌｂは、長さＤｔの電極ＥＬをＤａ：Ｄｂに分割しないときの自己インダクタンスＬ（電極ＥＬの１本分の自己インダクタンスＬ）を用いて、式（２）、式（３）でそれぞれ表される。
La＝L・Da／(Da＋Db) ‥‥（２）
Lb＝L・Db／(Da＋Db) ‥‥（３）
したがって、電極ＥＬ１０の自己インダクタンスＬ１は、式（２）、式（３）を式（１）に代入することにより、式（４）で表される。
L1＝L・Da・Db／((Da＋Db)＾2) ‥‥（４）
ここで、式（４）中の＾はべき乗演算子である。また、電極ＥＬ２０の自己インダクタンスＬ２は、電極ＥＬ１０の自己インダクタンスＬ１と同様に、式（５）で表される。
L2＝L・Da・Db／((Da＋Db)＾2) ‥‥（５）
自己インダクタンスの合計（容量素子ＣＡＰの自己インダクタンス）をＬ１２としたとき、自己インダクタンスＬ１２は、式（６）で表される。
L12＝L1＋L2＝2・L・Da・Db／((Da＋Db)＾2) ‥‥（６）
次に、電極ＥＬ１０、ＥＬ２０間の相互インダクタンスについて考える。例えば、電極ＥＬ１０、ＥＬ２０の電流が逆向きになる部分（長さＤｂの部分）の相互インダクタンスＭａは、長さＤｔの電極ＥＬをＤａ：Ｄｂに分割しないときの電極ＥＬ１０、ＥＬ２０間の相互インダクタンスＭを用いて、式（７）で表される。また、電極ＥＬ１０、ＥＬ２０の電流が同じ向きになる部分（長さＤｃの部分）の相互インダクタンスＭｂは、相互インダクタンスＭを用いて、式（８）で表される。
Ma＝M・Db／(Da＋Db) ‥‥（７）
Mb＝M・Dc／(Da＋Db) ‥‥（８）
なお、相互インダクタンスＭａは、電極ＥＬ１０、ＥＬ２０に流れる電流の向きが互いに逆のため、負に作用する。また、相互インダクタンスＭｂは、電極ＥＬ１０、ＥＬ２０に流れる電流の向きが互いに同じため、正に作用する。したがって、容量素子ＣＡＰの寄生インダクタンスＬｔは、式（９）で表される。さらに、式（９）に、式（６）−式（８）を代入することにより、式（１０）が得られる。
Lt＝L12＋2・(Mb−2・Ma) ‥‥（９）
Lt＝2・L・Da・Db／((Da＋Db)＾2)+2・M・(Dc−2・Db)／(Da＋Db) ‥‥（１０）
なお、長さＤｃは、長さＤａが長さＤｂ以上のとき、“Ｄａ−Ｄｂ”で表される。したがって、長さＤａが長さＤｂ以上のとき、容量素子ＣＡＰの寄生インダクタンスＬｔは、式（１１）で表される。
Lt＝2・L・Da・Db／((Da＋Db)＾2)+2・M・(Da−3・Db)／(Da＋Db) ‥‥（１１）
式（１１）より、長さＤａ、Ｄｂが互いに同じとき（Ｄａ＝Ｄｂのとき）、容量素子ＣＡＰの寄生インダクタンスＬｔが最小になることが分かる。例えば、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたとき（Ｄａ＝Ｄｂのとき）の容量素子ＣＡＰの寄生インダクタンスＬｔ＿ｃは、式（１２）で表される。
Lt_c=L/2−2・M ‥‥（１２）
この実施形態では、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたとき、容量素子ＣＡＰの寄生インダクタンスＬｔが最小になる。なお、例えば、電極ＥＬ１０、ＥＬ２０の長さが互いに異なるときには、電極ＥＬ１０、ＥＬ２０が互いに対向する部分の長さが、長さＤｔに対応する。そして、電極ＥＬ１０、ＥＬ２０が互いに対向する部分の端部は、各距離Ｄａ、Ｄｂの起点となる端部に対応する。
【００２１】
図３は、図１に示した容量素子ＣＡＰの比較例を示している。図中の破線の矢印は、端子部ＴＥ１０、ＴＥ２０間に電圧が印加されたときに流れる電流（高周波電流）の向きの一例を示している。なお、符号Ｌ、Ｍの意味は、式（１１）等で用いている“Ｌ”、“Ｍ”と同じである。例えば、符号Ｌは、長さＤｔの電極ＥＬの１本分の自己インダクタンスを示し、符号Ｍは、スペースＤｓの電極ＥＬ１００、ＥＬ２００間の相互インダクタンスを示している。
【００２２】
図３に示した容量素子ＣＡＰ１００では、端子部ＴＥ１０、ＴＥ２０は、電極ＥＬ（ＥＬ１００、ＥＬ２００）の延在方向の一方側（図３では、左側）の端部にそれぞれ配置される。すなわち、２つの電極ＥＬ１００、ＥＬ２００の端子部ＴＥ１０、ＴＥ２０は、互いに同じ側の端部にそれぞれ配置される。例えば、容量素子ＣＡＰ１００の寄生インダクタンスＬｔ＿ｅｘは、自己インダクタンスＬおよび相互インダクタンスＭを用いて、式（１３）で表される。
【００２３】
Lt_ex=2・L−2・M ‥‥（１３）
相互インダクタンスＭは、電極ＥＬ１００、ＥＬ２００に流れる電流の向きが互いに逆のため、負に作用する。これにより、容量素子ＣＡＰ１００では、例えば、端子部ＴＥ１０、ＴＥ２０が電極ＥＬの延在方向の一方側の端部および他方側の端部にそれぞれ配置される容量素子に比べて、寄生インダクタンスを削減できる。しかしながら、容量素子ＣＡＰ１００の寄生インダクタンスＬｔ＿ｅｘは、例えば、図２で説明した式（１２）で表される寄生インダクタンスＬｔ＿ｃに比べて、大きい。すなわち、この実施形態では、容量素子ＣＡＰの寄生インダクタンスＬｔを、比較例の容量素子１００に比べて、小さくできる。
【００２４】
図４は、図１に示した容量素子ＣＡＰのシミュレーション結果の一例を示している。図の横軸は、端子部ＴＥに与える信号の周波数（単位はＧＨｚ）を示し、縦軸は、容量値（単位はＦ）を示している。図中の実線は、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置された容量素子ＣＡＰの電磁界シミュレーションの結果を示している。図中の破線は、図３に示した比較例（容量素子ＣＡＰ１００）の電磁界シミュレーションの結果を示している。なお、シミュレーションソフトには、Ｓｏｎｎｅｔ社製の電磁界シミュレータを使用している。以下にシミュレーション条件を示す。
【００２５】
電極ＥＬは、誘電体層上に形成された銅の金属配線である。なお、電極ＥＬの先端は、解放されている。電極ＥＬが形成される誘電体層は、比誘電率が３．９であり、厚さが０．５μｍである。また、誘電体層は、比誘電率が１２．７で厚さが７７５μｍの誘電体の基板上に形成されている。
【００２６】
各電極ＥＬの幅（例えば、図２の縦方向に沿う幅）は、０．５μｍであり、長さＤｔは、２００μｍである。また、各電極ＥＬの厚さは、０．３μｍである。電極ＥＬ間のスペースＤｓは、０．２μｍである。なお、容量素子ＣＡＰのシミュレーションでは、端子部ＴＥが配線の中央付近に配置されるため、シミュレーション用のｐｏｒｔと端子部ＴＥに対応する部分とを接続するダミー配線を追加している。このため、図４に示した容量素子ＣＡＰのシミュレーション結果は、ダミー配線分を除外している。
【００２７】
端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたとき（（Ｄａ−Ｄｂ）／Ｄｔ＝０のとき）には、容量素子ＣＡＰの自己共振周波数は、約３３８．９ＧＨｚである。したがって、容量素子ＣＡＰは、約３３８．９ＧＨｚまで容量素子として機能する。すなわち、容量素子ＣＡＰの使用帯域は、約３３８．９ＧＨｚ以下である。これに対し、比較例の容量素子ＣＡＰ１００では、自己共振周波数は、約１７０．４ＧＨｚである。すなわち、容量素子ＣＡＰ１００の使用帯域は、約１７０．４ＧＨｚ以下である。
【００２８】
このように、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置された容量素子ＣＡＰでは、自己共振周波数は、容量素子ＣＡＰ１００の自己共振周波数より、高周波側にシフトする。これにより、この実施形態では、容量素子ＣＡＰの使用帯域を、容量素子ＣＡＰ１００の使用帯域より、拡大できる。例えば、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置された容量素子ＣＡＰでは、使用帯域は、比較例の容量素子ＣＡＰ１００の使用帯域の約２倍である。なお、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心からずれた位置に配置されたときにも、図５−図９に示すように、容量素子ＣＡＰの特性を向上できる。
【００２９】
図５は、端子部ＴＥ１０、ＴＥ２０の位置と自己共振周波数との関係の一例を示している。図の横軸は、図２に示した電極ＥＬの長さＤｔに対する距離Ｄａ、Ｄｂの差の相対値（（Ｄａ−Ｄｂ）／Ｄｔ）を示し、縦軸は、自己共振周波数（単位はＧＨｚ）を示している。なお、自己共振周波数は、図４で説明したシミュレーションにより算出している。すなわち、シミュレーション条件等は、図４で説明したシミュレーション条件等と同じである。
【００３０】
自己共振周波数は、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたときに最も高くなる。そして、端子部ＴＥ１０、ＴＥ２０の位置が電極ＥＬ１０、ＥＬ２０の中心から離れるにしたがい、自己共振周波数は、低くなる。例えば、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０を満たすとき（例えば、Ｄａ＝Ｄｂ＝１００μｍのとき）、自己共振周波数は、約３３８．９ＧＨｚである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．２を満たすとき（例えば、Ｄａ＝１２０μｍ、Ｄｂ＝８０μｍのとき）、自己共振周波数は、約２３２．２ＧＨｚである。
【００３１】
また、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．４を満たすとき（例えば、Ｄａ＝１４０μｍ、Ｄｂ＝６０μｍのとき）、自己共振周波数は、約１７６．４ＧＨｚである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．６を満たすとき（例えば、Ｄａ＝１６０μｍ、Ｄｂ＝４０μｍのとき）、自己共振周波数は、約１４６．９ＧＨｚである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．８を満たすとき（例えば、Ｄａ＝１８０μｍ、Ｄｂ＝２０μｍのとき）、自己共振周波数は、約１２７．９ＧＨｚである。そして、端子部の位置が（Ｄａ−Ｄｂ）／Ｄｔ＝１．０を満たすとき（例えば、Ｄａ＝２００μｍ、Ｄｂ＝０μｍのとき）、自己共振周波数は、約１１３．７ＧＨｚである。
【００３２】
なお、比較例の容量素子ＣＡＰ１００の自己共振周波数は、約１７０．４ＧＨｚである。したがって、例えば、（Ｄａ−Ｄｂ）／Ｄｔ≦０．４３を満たすように端子部ＴＥ１０、ＴＥ２０が配置されているとき、自己共振周波数は、比較例の容量素子ＣＡＰ１００の自己共振周波数（１７０．４ＧＨｚ）より、高くなる。すなわち、この実施形態では、例えば、距離Ｄａ、Ｄｂが電極ＥＬの長さＤｔに対して１０分の３以上かつ１０分の７以下のときには、容量素子ＣＡＰの使用帯域を、容量素子ＣＡＰ１００の使用帯域より、拡大できる。
【００３３】
図６は、図１に示した容量素子ＣＡＰの寄生抵抗のシミュレーション結果の一例を示している。図の横軸は、端子部ＴＥに与える信号の周波数（単位はＨｚ）を示し、縦軸は、容量素子ＣＡＰの寄生抵抗の抵抗値（単位はΩ）を示している。図中の６本の実線は、（Ｄａ−Ｄｂ）／Ｄｔが０、０．２、０．４、０．６、０．８、１．０のときの容量素子ＣＡＰの電磁界シミュレーションの結果をそれぞれ示している。図中の破線は、図３に示した比較例（容量素子ＣＡＰ１００）の電磁界シミュレーションの結果を示している。シミュレーション条件等は、図４で説明したシミュレーション条件等と同じである。
【００３４】
容量素子ＣＡＰの寄生抵抗は、比較例の容量素子ＣＡＰ１００の寄生抵抗に比べて小さくなる。また、寄生抵抗は、高周波側で急激に増加する。例えば、（Ｄａ−Ｄｂ）／Ｄｔ＝１．０のときには、寄生抵抗は、約１００ＧＨｚ以上で急激に増加する。また、例えば、（Ｄａ−Ｄｂ）／Ｄｔ＝０．２のときには、寄生抵抗は、約２５０ＧＨｚ以上で急激に増加する。これに対し、比較例では、寄生抵抗は、約８０ＧＨｚ以上で急激に増加する。このように、この実施形態では、寄生抵抗が急激に増加する周波数は、容量素子ＣＡＰ１００より、高周波側にシフトされる。
【００３５】
図７は、端子部ＴＥ１０、ＴＥ２０の位置と寄生抵抗との関係の一例を示している。図の横軸は、図２に示した電極ＥＬの長さＤｔに対する距離Ｄａ、Ｄｂの差の相対値（（Ｄａ−Ｄｂ）／Ｄｔ）を示し、縦軸は、寄生抵抗の抵抗値（単位はΩ）を示している。なお、寄生抵抗の抵抗値は、図６に示したシミュレーション結果の１０ＧＨｚ時の値である。
【００３６】
寄生抵抗は、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたときに最も小さくなる。そして、端子部ＴＥ１０、ＴＥ２０の位置が電極ＥＬ１０、ＥＬ２０の中心から離れるにしたがい、寄生抵抗は、大きくなる。例えば、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０を満たすとき、寄生抵抗は、約１．９７８Ωである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．２を満たすとき、寄生抵抗は、約２．２２６Ωである。
【００３７】
また、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．４を満たすとき、寄生抵抗は、約２．９３８Ωである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．６を満たすとき、寄生抵抗は、約４．１１６Ωである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．８を満たすとき、寄生抵抗は、約５．７５５Ωである。そして、端子部の位置が（Ｄａ−Ｄｂ）／Ｄｔ＝１．０を満たすとき、寄生抵抗は、約７．７６５Ωである。
【００３８】
なお、比較例の容量素子ＣＡＰ１００の寄生抵抗は、約１３Ωである。したがって、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたときには、寄生抵抗は、容量素子ＣＡＰ１００の寄生抵抗（約１３Ω）の約１５．４％（約２Ω）に削減される。このように、この実施形態では、容量素子ＣＡＰの寄生抵抗を削減できる。これは、例えば、電極ＥＬ１０（ＥＬ２０）の自己インダクタンスＬ１（Ｌ２）と同様に、各電極ＥＬの寄生抵抗が並列になるためである。
【００３９】
寄生抵抗が削減されることにより、図８および図９に示すように、Ｑ値（Quality Factor）が改善される。Ｑ値は、容量素子の性能を示す値である。Ｑ値が大きいほど容量素子の性能は高くなる。例えば、Ｑ値は、各周波数ω、容量値Ｃおよび抵抗値Ｒを用いて、“Ｑ＝１／（ω・Ｃ・Ｒ）”で表される。
【００４０】
図８は、図１に示した容量素子ＣＡＰのＱ値のシミュレーション結果の一例を示している。図の横軸は、端子部ＴＥに与える信号の周波数（単位はＨｚ）を示し、縦軸は、容量素子ＣＡＰのＱ値を示している。図中の６本の実線は、（Ｄａ−Ｄｂ）／Ｄｔが０、０．２、０．４、０．６、０．８、１．０のときの容量素子ＣＡＰの電磁界シミュレーションの結果をそれぞれ示している。図中の破線は、図３に示した比較例（容量素子ＣＡＰ１００）の電磁界シミュレーションの結果を示している。シミュレーション条件等は、図４で説明したシミュレーション条件等と同じである。
【００４１】
容量素子ＣＡＰのＱ値は、周波数が高くなるにしたがい、小さくなる。端子部ＴＥが中央付近に配置されたとき（例えば、（Ｄａ−Ｄｂ）／Ｄｔ≦０．４）には、周波数が高いときにも、容量素子ＣＡＰのＱ値は、比較例の容量素子ＣＡＰ１００に比べて大きくなる。なお、例えば、１０ＧＨｚ付近では、容量素子ＣＡＰのＱ値は、端子部ＴＥの位置に拘わらず、比較例の容量素子ＣＡＰ１００に比べて大きくなる。
【００４２】
図９は、端子部ＴＥ１０、ＴＥ２０の位置とＱ値との関係の一例を示している。図の横軸は、図２に示した電極ＥＬの長さＤｔに対する距離Ｄａ、Ｄｂの差の相対値（（Ｄａ−Ｄｂ）／Ｄｔ）を示し、縦軸は、容量素子ＣＡＰのＱ値を示している。なお、容量素子ＣＡＰのＱ値は、図８に示したシミュレーション結果の１０ＧＨｚ時の値である。
【００４３】
Ｑ値は、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたときに最も大きくなる。そして、端子部ＴＥ１０、ＴＥ２０の位置が電極ＥＬ１０、ＥＬ２０の中心から離れるにしたがい、Ｑ値は、小さくなる。例えば、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０を満たすとき、Ｑ値は、約５１４．１４４である。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．２を満たすとき、Ｑ値は、約４５９．８２８である。
【００４４】
また、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．４を満たすとき、Ｑ値は、約３５０．６８１である。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．６を満たすとき、Ｑ値は、約２５１．２５６である。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．８を満たすとき、Ｑ値は、約１８０．０４３である。そして、端子部の位置が（Ｄａ−Ｄｂ）／Ｄｔ＝１．０を満たすとき、Ｑ値は、約１３３．９５０である。
【００４５】
なお、比較例の容量素子ＣＡＰ１００のＱ値は、約９６．８６９である。したがって、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたときには、Ｑ値は、容量素子ＣＡＰ１００のＱ値（約９６．８６９）の約５．３倍（約５１４．１４４）になる。このように、この実施形態では、容量素子ＣＡＰのＱ値を大きくできる。
【００４６】
以上、この実施形態では、容量素子ＣＡＰは、電極ＥＬの中央付近に配置された端子部ＴＥを有している。これにより、この実施形態では、容量素子ＣＡＰの寄生インダクタンスおよび寄生抵抗を削減できる。この結果、この実施形態では、容量素子ＣＡＰの使用帯域を拡大でき、かつ、Ｑ値を大きくできる。したがって、この実施形態では、容量素子ＣＡＰの特性を向上できる。特に、この実施形態では、端子部ＴＥ１０、ＴＥ２０が（Ｄａ−Ｄｂ）／Ｄｔ≦０．４３を満たすように配置されたとき、容量素子ＣＡＰの特性を向上できる。例えば、端子部ＴＥ１０、ＴＥ２０が電極ＥＬの中心に配置されたとき、容量素子ＣＡＰの特性は、大きく向上する。
【００４７】
図１０は、別の実施形態における容量素子ＣＡＰ２の一例を示している。なお、図１０の左側の図は、容量素子ＣＡＰ２の斜視図を示し、右側の図は、容量素子ＣＡＰ２の等価回路を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、容量素子ＣＡＰ２は、半導体装置に搭載される回路に使用される。
【００４８】
容量素子ＣＡＰ２は、電極ＥＬ１１、ＥＬ１２、ＥＬ２１、ＥＬ２２、端子部ＴＥ１１、ＴＥ１２、ＴＥ２1、ＴＥ２２、端子ＰＮ１０、ＰＮ２０を有している。一対の電極ＥＬ１１、ＥＬ２１は、例えば、誘電体を挟んで互いに対向するように配置され、キャパシタＣ１０の電極として機能する。また、一対の電極ＥＬ１２、ＥＬ２２は、例えば、誘電体を挟んで互いに対向するように配置され、キャパシタＣ２０の電極として機能する。
【００４９】
すなわち、容量素子ＣＡＰ２は、端子ＰＮ１０、ＰＮ２０間に並列に接続されたキャパシタＣ１０、Ｃ２０を有している。各キャパシタＣ１０、Ｃ２０の構成は、図１に示した容量素子ＣＡＰと同じである。例えば、電極ＥＬ１１、ＥＬ２１は、絶縁層上に、銅等の金属材料により形成される。また、例えば、端子部ＴＥ１１は、電極ＥＬ１１と端子ＰＮ１０との間に形成され、電極ＥＬ１１の延在方向の両端部から間隔を置いて配置される（図１０では、電極ＥＬ１１の中央付近）。端子部ＴＥ２１は、電極ＥＬ２１と端子ＰＮ２０との間に形成され、電極ＥＬ２１の延在方向の両端部から間隔を置いて配置される（図１０では、電極ＥＬ２１の中央付近）。
【００５０】
電極ＥＬ１２、ＥＬ２２は、例えば、電極ＥＬ１１、ＥＬ２１が形成される絶縁層とは別の絶縁層上に、銅等の金属材料により形成される。そして、例えば、端子部ＴＥ１２は、電極ＥＬ１２と電極ＥＬ１１との間に形成され、電極ＥＬ１２の延在方向の両端部から間隔を置いて配置される（図１０では、電極ＥＬ１２の中央付近）。端子部ＴＥ２２は、電極ＥＬ２２と電極ＥＬ２１との間に形成され、電極ＥＬ２２の延在方向の両端部から間隔を置いて配置される（図１０では、電極ＥＬ２２の中央付近）。
【００５１】
端子ＰＮ１０は、電極ＥＬ１１、ＥＬ１２に電圧を印加するための引き出し配線として機能する。また、端子ＰＮ２０は、電極ＥＬ２１、ＥＬ２２に電圧を印加するための引き出し配線として機能する。なお、各電極ＥＬおよび各端子ＰＮは、例えば、端子部ＴＥで接続されている部分を除いて、誘電体により互いに絶縁されている。例えば、各電極ＥＬ、各端子部ＴＥおよび各端子ＰＮは、誘電体に覆われている。
【００５２】
このように、容量素子ＣＡＰ２では、一対の電極ＥＬを含む複数の容量部（例えば、キャパシタＣ１０、Ｃ２０）が互いに間隔を置いて２層に重ねられている。例えば、容量素子ＣＡＰ２は、半導体プロセスの多層配線の形成工程により、半導体基板上に形成される。なお、容量素子ＣＡＰ２は、プリント基板の多層配線の形成工程により、プリント基板上に形成されてもよい。また、容量素子ＣＡＰ２の構成は、この例に限定されない。例えば、一対の電極ＥＬを含む複数の容量部は、３層以上の多層に重ねられてもよい。
【００５３】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、一対の電極ＥＬを含む複数の容量部が複数の層にそれぞれ形成される。これにより、この実施形態では、容量素子ＣＡＰ２の容量値を大きくできる。
【００５４】
図１１は、別の実施形態における容量素子ＣＡＰ３の一例を示している。なお、図１１の左側の図は、容量素子ＣＡＰ３の斜視図を示し、右側の図は、容量素子ＣＡＰ３の等価回路を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、容量素子ＣＡＰ３は、半導体装置に搭載される回路に使用される。
【００５５】
容量素子ＣＡＰ３は、一対の電極ＥＬを含む複数の容量部が各層に配置されている。このため、最上層に配置された一対の電極ＥＬにそれぞれ設けられた端子部ＴＥは、電極ＥＬの中心から互いに逆方向に離れた位置に配置される。これにより、互いに同じ極性の複数の電極ＥＬは、共通の端子ＰＮに接続される。容量素子ＣＡＰ３のその他の構成は、図１０で説明した容量素子ＣＡＰ２と同じである。
【００５６】
例えば、容量素子ＣＡＰ３は、電極ＥＬ１１、ＥＬ１２、ＥＬ１３、ＥＬ１４、ＥＬ２１、ＥＬ２２、ＥＬ２３、ＥＬ２４、端子部ＴＥ１１、ＴＥ１２、ＴＥ１３、ＴＥ１４、ＴＥ２１、ＴＥ２２、ＴＥ２３、ＴＥ２４、端子ＰＮ１０、ＰＮ２０を有している。
【００５７】
例えば、一対の電極ＥＬ１１、ＥＬ２１は、誘電体を挟んで互いに対向するように配置され、キャパシタＣ１１の電極として機能する。また、一対の電極ＥＬ１２、ＥＬ２２は、誘電体を挟んで互いに対向するように配置され、キャパシタＣ２１の電極として機能する。
【００５８】
そして、電極ＥＬ１３は、誘電体を挟んで電極ＥＬ２１に対向するように配置される。すなわち、一対の電極ＥＬ１３、ＥＬ２１は、キャパシタＣ１２の電極として機能する。また、電極ＥＬ１４は、誘電体を挟んで電極ＥＬ２２に対向するように配置される。すなわち、一対の電極ＥＬ１４、ＥＬ２２は、キャパシタＣ２２の電極として機能する。
【００５９】
電極ＥＬ２３は、誘電体を挟んで電極ＥＬ１３に対向するように配置される。すなわち、一対の電極ＥＬ１３、ＥＬ２３は、キャパシタＣ１３の電極として機能する。また、電極ＥＬ２４は、誘電体を挟んで電極ＥＬ１４に対向するように配置される。すなわち、一対の電極ＥＬ１４、ＥＬ２４は、キャパシタＣ２３の電極として機能する。
【００６０】
すなわち、容量素子ＣＡＰ３は、端子ＰＮ１０、ＰＮ２０間に並列に接続されたキャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ２１、Ｃ２２、Ｃ２３を有している。各キャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ２１、Ｃ２２、Ｃ２３の構成は、図１に示した容量素子ＣＡＰと同じである。例えば、キャパシタＣ１１、Ｃ１２、Ｃ１３は、図１０に示したキャパシタＣ１０に対応する。また、例えば、キャパシタＣ２１、Ｃ２２、Ｃ２３は、図１０に示したキャパシタＣ２０に対応する。
【００６１】
すなわち、電極ＥＬ１１、ＥＬ１３、ＥＬ２１、ＥＬ２３は、絶縁層上に、銅等の金属材料により形成される。端子部ＴＥ１１は、電極ＥＬ１１と端子１０との間に形成され、電極ＥＬ１１の両端部から間隔を置いて配置される。図１１の例では、端子部ＴＥ１１は、電極ＥＬ１１の中央付近で中心から離れた位置に配置される。端子部ＴＥ１３は、電極ＥＬ１３と端子１０との間に形成され、電極ＥＬ１３の両端部から間隔を置いて配置される。図１１の例では、端子部ＴＥ１３は、電極ＥＬ１３の中央付近で中心から離れた位置に配置される。
【００６２】
端子部ＴＥ２１は、電極ＥＬ２１と端子２０との間に形成され、電極ＥＬ２１の両端部から間隔を置いて配置される。図１１の例では、端子部ＴＥ２１は、電極ＥＬ２１の中央付近で中心から端子部ＴＥ１３と逆側に離れた位置に配置される。端子部ＴＥ２３は、電極ＥＬ２３と端子２０との間に形成され、電極ＥＬ２３の両端部から間隔を置いて配置される。図１１の例では、端子部ＴＥ２３は、電極ＥＬ２３の中央付近で中心から端子部ＴＥ１３と逆側に離れた位置に配置される。
【００６３】
このように、端子部ＴＥ１１、ＴＥ１３と端子部ＴＥ２１、ＴＥ２３とは、互いに同じ極性の複数の電極ＥＬを共通の端子ＰＮに接続するために、電極ＥＬの中心から互いに逆方向に離れた位置に配置される。すなわち、端子ＰＮと最上層の電極ＥＬとの間に形成される端子部ＴＥは、互いに同じ極性の電極ＥＬを束ねるために、電極ＥＬの中心から離れた位置に配置される。
【００６４】
電極ＥＬ１２、ＥＬ１４、ＥＬ２２、ＥＬ２４は、例えば、電極ＥＬ１１、ＥＬ１３、ＥＬ２１、ＥＬ２３が形成される絶縁層とは別の絶縁層上に、銅等の金属材料により形成される。端子部ＴＥ１２は、電極ＥＬ１２と電極ＥＬ１１との間に形成され、電極ＥＬ１２の延在方向の両端部から間隔を置いて配置される（図１１では、電極ＥＬ１２の中央付近）。端子部ＴＥ２２は、電極ＥＬ２２と電極ＥＬ２１との間に形成され、電極ＥＬ２２の延在方向の両端部から間隔を置いて配置される（図１１では、電極ＥＬ２２の中央付近）。
【００６５】
端子部ＴＥ１４は、電極ＥＬ１４と電極ＥＬ１３との間に形成され、電極ＥＬ１４の延在方向の両端部から間隔を置いて配置される（図１１では、電極ＥＬ１４の中央付近）。端子部ＴＥ２４は、電極ＥＬ２４と電極ＥＬ２３との間に形成され、電極ＥＬ２４の延在方向の両端部から間隔を置いて配置される（図１１では、電極ＥＬ２４の中央付近）。
【００６６】
端子ＰＮ１０は、電極ＥＬ１１、ＥＬ１２、ＥＬ１３、ＥＬ１４に電圧を印加するための引き出し配線として機能する。また、端子ＰＮ２０は、電極ＥＬ２１、ＥＬ２２、ＥＬ２３、ＥＬ２４に電圧を印加するための引き出し配線として機能する。なお、各電極ＥＬおよび各端子ＰＮは、例えば、端子部ＴＥで接続されている部分を除いて、誘電体により互いに絶縁されている。例えば、各電極ＥＬ、各端子部ＴＥおよび各端子ＰＮは、誘電体に覆われている。
【００６７】
このように、容量素子ＣＡＰ３では、一対の電極ＥＬを含む複数の容量部（例えば、キャパシタＣ１１−Ｃ１３、Ｃ２１−Ｃ２３）が互いに間隔を置いて２層に重ねられ、かつ、一対の電極ＥＬを含む複数の容量部（例えば、キャパシタＣ１１−Ｃ１３、Ｃ２１−Ｃ２３）が各層に配置されている。例えば、容量素子ＣＡＰ３は、半導体プロセスの多層配線の形成工程により、半導体基板上に形成される。なお、容量素子ＣＡＰ３は、プリント基板の多層配線の形成工程により、プリント基板上に形成されてもよい。
【００６８】
また、容量素子ＣＡＰ３の構成は、この例に限定されない。例えば、電極ＥＬ１２、ＥＬ１４、ＥＬ２２、ＥＬ２４、端子部ＴＥ１２、ＴＥ１４、ＴＥ２２、ＴＥ２４は、省かれてもよい。すなわち、一対の電極ＥＬを含む複数の容量部は、１層のみに配置されてもよい。あるいは、一対の電極ＥＬを含む複数の容量部は、３層以上の多層に重ねられてもよい。また、各層の電極ＥＬの数は、３つでもよいし、５つ以上でもよい。
【００６９】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、一対の電極ＥＬを含む複数の容量部を有する層が多層に重ねられている。これにより、この実施形態では、容量素子ＣＡＰ３の容量値を大きくできる。
【００７０】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【００７１】
Ｃ１０−Ｃ１３、Ｃ２０−Ｃ２３‥キャパシタ；ＣＡＰ、ＣＡＰ２、ＣＡＰ３‥容量素子；ＥＬ１０−ＥＬ１４、ＥＬ２０−ＥＬ２４‥電極；ＰＮ１０、ＰＮ２０‥端子；ＴＥ１０−ＴＥ１４、ＴＥ２０−ＴＥ２４‥端子部
【技術分野】
【０００１】
本発明は、容量素子および半導体装置に関する。
【背景技術】
【０００２】
金属配線を用いた容量素子では、例えば、櫛歯形状の２つの電極（金属配線）を噛み合わせるように配置する容量素子が提案されている。この種の容量素子では、例えば、２つの電極の引き出し部は、櫛歯（電極）の延在方向の一方側および他方側にそれぞれ配置される。このため、例えば、引き出し部を介して各電極に電圧が印加されたとき、互いに対向する部分の電極には、互いに同じ向きの電流が流れる。
【０００３】
したがって、互いに対向する櫛歯間に発生する相互インダクタンスは、正に作用する。この結果、容量素子の寄生インダクタンスが増加し、容量素子の特性が低下する。例えば、容量素子の寄生インダクタンスの増加に伴い、自己共振周波数は、低周波側にシフトする。このため、容量素子の使用帯域が狭くなる。
【０００４】
なお、互いに対向する部分の電極に流れる電流の向きが逆になるように形成した容量素子が提案されている（例えば、特許文献１、特許文献２、特許文献３）。例えば、櫛歯形状の２つの電極を用いた容量素子では、２つの電極の引き出し部は、櫛歯の延在方向の一方側（互いに同じ側）にそれぞれ配置される。これにより、容量素子の寄生インダクタンスの増加が抑制され、容量素子の特性の低下が抑制される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２９７９３０号公報
【特許文献２】特開２００２−２７０７７０号公報
【特許文献３】特開平１１−１１１５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、容量素子の特性改善は、不十分である。特に、容量素子として重要なＱ値（Quality Factor）の改善は、不十分である。
【０００７】
本発明の目的は、容量素子の特性を向上することである。
【課題を解決するための手段】
【０００８】
本発明の一形態では、容量素子は、互いに対向する一対の電極と、一対の電極の一方の電極に設けられ、一方の電極の両端部から間隔を置いて配置された第１端子部と、一対の電極の他方の電極に設けられ、他方の電極の両端部から間隔を置いて配置された第２端子部とを有している。
【発明の効果】
【０００９】
容量素子の特性を向上できる。
【図面の簡単な説明】
【００１０】
【図１】一実施形態における容量素子の例を示している。
【図２】図１に示した各端子部の位置関係の例を示している。
【図３】図１に示した容量素子の比較例を示している。
【図４】図１に示した容量素子のシミュレーション結果の一例を示している。
【図５】端子部の位置と自己共振周波数との関係の一例を示している。
【図６】図１に示した容量素子の寄生抵抗のシミュレーション結果の一例を示している。
【図７】端子部の位置と寄生抵抗との関係の一例を示している。
【図８】図１に示した容量素子のＱ値のシミュレーション結果の一例を示している。
【図９】端子部の位置とＱ値との関係の一例を示している。
【図１０】別の実施形態における容量素子の一例を示している。
【図１１】別の実施形態における容量素子の一例を示している。
【発明を実施するための形態】
【００１１】
以下、実施形態を図面を用いて説明する。
【００１２】
図１は、一実施形態における容量素子ＣＡＰの例を示している。なお、図１は、容量素子ＣＡＰの斜視図を示している。容量素子ＣＡＰは、例えば、半導体装置に搭載される回路に使用される。
【００１３】
容量素子ＣＡＰは、互いに対向する一対の電極ＥＬ１０、ＥＬ２０と、電極ＥＬ１０、ＥＬ２０にそれぞれ設けられた端子部ＴＥ１０、ＴＥ２０とを有している。電極ＥＬ１０、ＥＬ２０は、例えば、誘電体を挟んで互いに対向するように配置され、キャパシタの電極として機能する。例えば、電極ＥＬ１０、ＥＬ２０は、半導体基板に形成された絶縁層上に、銅等の金属材料により形成される。
【００１４】
端子部ＴＥ１０、ＴＥ２０は、例えば、銅等の金属材料により形成され、電極ＥＬ１０、ＥＬ２０に電圧を印加するための引き出し部として機能する。例えば、端子部ＴＥ１０は、電極ＥＬ１０上に円柱形状に形成され、電極ＥＬ１０の延在方向（長手方向）の両端部から間隔を置いて配置される（図１では、電極ＥＬ１０の中央付近）。また、例えば、端子部ＴＥ２０は、電極ＥＬ２０上に円柱形状に形成され、電極ＥＬ２０の延在方向の両端部から間隔を置いて配置される（図１では、電極ＥＬ２０の中央付近）。
【００１５】
このように、容量素子ＣＡＰは、例えば、半導体プロセスの配線層の形成工程により形成される。なお、容量素子ＣＡＰは、プリント基板の配線層の形成工程により、プリント基板上に形成されてもよい。
【００１６】
容量素子ＣＡＰの構成は、この例に限定されない。例えば、端子部ＴＥ１０、ＴＥ２０は、四角柱形状に形成されてもよい。あるいは、端子部ＴＥ１０、ＴＥ２０は、電極ＥＬ１０、ＥＬ２０の側面（電極ＥＬ１０と電極ＥＬ２０との対向面と反対側の面）に形成されてもよい。また、電極ＥＬ１０、ＥＬ２０は、例えば、互いに異なる長さに形成されてもよい。この場合、例えば、電極ＥＬ１０、ＥＬ２０が互いに対向する部分が、キャパシタの電極として機能する。
【００１７】
図２は、図１に示した各端子部ＴＥ１０、ＴＥ２０の位置関係の例を示している。なお、図２は、端子部ＴＥ１０、ＴＥ２０が形成される面側（図１の上側）から見た電極ＥＬ１０、ＥＬ２０および端子部ＴＥ１０、ＴＥ２０の状態を示している。図中の破線の矢印は、端子部ＴＥ１０、ＴＥ２０間に電圧が印加されたときに流れる電流（高周波電流）の向きの一例を示している。
【００１８】
また、符号Ｌａは、電極ＥＬ（ＥＬ１０、ＥＬ２０）の長さＤａの部分の自己インダクタンスを示し、符号Ｌｂは、電極ＥＬの長さＤｂの部分の自己インダクタンスを示している。符号Ｍ（Ｍａ、Ｍｂ）は、スペースＤｓの電極ＥＬ１０、ＥＬ２０間の相互インダクタンスを示している。例えば、符号Ｍａは、電流が互いに逆方向に流れる部分（長さＤｂの部分）の電極ＥＬ１０、ＥＬ２０間の相互インダクタンスを示している。また、符号Ｍｂは、電流が互いに同じ方向に流れる部分（長さＤｃの部分）の電極ＥＬ１０、ＥＬ２０間の相互インダクタンスを示している。
【００１９】
電極ＥＬ１０は、電極ＥＬの延在方向の一方側（図２では、左側）の端部から距離Ｄａ離れた位置に、端子部ＴＥ１０を有している。また、電極ＥＬ２０は、電極ＥＬの延在方向の一方側（図２では、左側）の端部から距離Ｄｂ離れた位置に、端子部ＴＥ２０を有している。例えば、電極ＥＬ２０の一方側（図２では、左側）の端部と端子部ＴＥ２０との距離Ｄｂは、電極ＥＬ１０の他方側（図２では、右側）の端部と端子部ＴＥ１０との距離Ｄｂと同じである。すなわち、この実施形態では、距離Ｄａと距離Ｄｂとの和は、電極ＥＬの長さＤｔと同じである。このように、この実施形態では、端子部ＴＥ（ＴＥ１０、ＴＥ２０）は、長さＤｔの電極ＥＬを、Ｄａ：Ｄｂに分割する位置に配置されている。
【００２０】
容量素子ＣＡＰの寄生インダクタンスを求めるために、先ず、電極ＥＬ１０、ＥＬ２０の自己インダクタンスについて考える。電極ＥＬの長さＤｔに対して、Ｄａ：Ｄｂの分割比で端子部ＴＥが配置されているとき、電極ＥＬの自己インダクタンスは、自己インダクタンスＬａ、Ｌｂの並列インダクタンスとして求められる。例えば、電極ＥＬ１０の自己インダクタンスＬ１は、自己インダクタンスＬａ、Ｌｂを用いて、式（１）で表される。
L1＝1/(1/La＋1/Lb) ‥‥（１）
なお、自己インダクタンスＬａ、Ｌｂは、長さＤｔの電極ＥＬをＤａ：Ｄｂに分割しないときの自己インダクタンスＬ（電極ＥＬの１本分の自己インダクタンスＬ）を用いて、式（２）、式（３）でそれぞれ表される。
La＝L・Da／(Da＋Db) ‥‥（２）
Lb＝L・Db／(Da＋Db) ‥‥（３）
したがって、電極ＥＬ１０の自己インダクタンスＬ１は、式（２）、式（３）を式（１）に代入することにより、式（４）で表される。
L1＝L・Da・Db／((Da＋Db)＾2) ‥‥（４）
ここで、式（４）中の＾はべき乗演算子である。また、電極ＥＬ２０の自己インダクタンスＬ２は、電極ＥＬ１０の自己インダクタンスＬ１と同様に、式（５）で表される。
L2＝L・Da・Db／((Da＋Db)＾2) ‥‥（５）
自己インダクタンスの合計（容量素子ＣＡＰの自己インダクタンス）をＬ１２としたとき、自己インダクタンスＬ１２は、式（６）で表される。
L12＝L1＋L2＝2・L・Da・Db／((Da＋Db)＾2) ‥‥（６）
次に、電極ＥＬ１０、ＥＬ２０間の相互インダクタンスについて考える。例えば、電極ＥＬ１０、ＥＬ２０の電流が逆向きになる部分（長さＤｂの部分）の相互インダクタンスＭａは、長さＤｔの電極ＥＬをＤａ：Ｄｂに分割しないときの電極ＥＬ１０、ＥＬ２０間の相互インダクタンスＭを用いて、式（７）で表される。また、電極ＥＬ１０、ＥＬ２０の電流が同じ向きになる部分（長さＤｃの部分）の相互インダクタンスＭｂは、相互インダクタンスＭを用いて、式（８）で表される。
Ma＝M・Db／(Da＋Db) ‥‥（７）
Mb＝M・Dc／(Da＋Db) ‥‥（８）
なお、相互インダクタンスＭａは、電極ＥＬ１０、ＥＬ２０に流れる電流の向きが互いに逆のため、負に作用する。また、相互インダクタンスＭｂは、電極ＥＬ１０、ＥＬ２０に流れる電流の向きが互いに同じため、正に作用する。したがって、容量素子ＣＡＰの寄生インダクタンスＬｔは、式（９）で表される。さらに、式（９）に、式（６）−式（８）を代入することにより、式（１０）が得られる。
Lt＝L12＋2・(Mb−2・Ma) ‥‥（９）
Lt＝2・L・Da・Db／((Da＋Db)＾2)+2・M・(Dc−2・Db)／(Da＋Db) ‥‥（１０）
なお、長さＤｃは、長さＤａが長さＤｂ以上のとき、“Ｄａ−Ｄｂ”で表される。したがって、長さＤａが長さＤｂ以上のとき、容量素子ＣＡＰの寄生インダクタンスＬｔは、式（１１）で表される。
Lt＝2・L・Da・Db／((Da＋Db)＾2)+2・M・(Da−3・Db)／(Da＋Db) ‥‥（１１）
式（１１）より、長さＤａ、Ｄｂが互いに同じとき（Ｄａ＝Ｄｂのとき）、容量素子ＣＡＰの寄生インダクタンスＬｔが最小になることが分かる。例えば、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたとき（Ｄａ＝Ｄｂのとき）の容量素子ＣＡＰの寄生インダクタンスＬｔ＿ｃは、式（１２）で表される。
Lt_c=L/2−2・M ‥‥（１２）
この実施形態では、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたとき、容量素子ＣＡＰの寄生インダクタンスＬｔが最小になる。なお、例えば、電極ＥＬ１０、ＥＬ２０の長さが互いに異なるときには、電極ＥＬ１０、ＥＬ２０が互いに対向する部分の長さが、長さＤｔに対応する。そして、電極ＥＬ１０、ＥＬ２０が互いに対向する部分の端部は、各距離Ｄａ、Ｄｂの起点となる端部に対応する。
【００２１】
図３は、図１に示した容量素子ＣＡＰの比較例を示している。図中の破線の矢印は、端子部ＴＥ１０、ＴＥ２０間に電圧が印加されたときに流れる電流（高周波電流）の向きの一例を示している。なお、符号Ｌ、Ｍの意味は、式（１１）等で用いている“Ｌ”、“Ｍ”と同じである。例えば、符号Ｌは、長さＤｔの電極ＥＬの１本分の自己インダクタンスを示し、符号Ｍは、スペースＤｓの電極ＥＬ１００、ＥＬ２００間の相互インダクタンスを示している。
【００２２】
図３に示した容量素子ＣＡＰ１００では、端子部ＴＥ１０、ＴＥ２０は、電極ＥＬ（ＥＬ１００、ＥＬ２００）の延在方向の一方側（図３では、左側）の端部にそれぞれ配置される。すなわち、２つの電極ＥＬ１００、ＥＬ２００の端子部ＴＥ１０、ＴＥ２０は、互いに同じ側の端部にそれぞれ配置される。例えば、容量素子ＣＡＰ１００の寄生インダクタンスＬｔ＿ｅｘは、自己インダクタンスＬおよび相互インダクタンスＭを用いて、式（１３）で表される。
【００２３】
Lt_ex=2・L−2・M ‥‥（１３）
相互インダクタンスＭは、電極ＥＬ１００、ＥＬ２００に流れる電流の向きが互いに逆のため、負に作用する。これにより、容量素子ＣＡＰ１００では、例えば、端子部ＴＥ１０、ＴＥ２０が電極ＥＬの延在方向の一方側の端部および他方側の端部にそれぞれ配置される容量素子に比べて、寄生インダクタンスを削減できる。しかしながら、容量素子ＣＡＰ１００の寄生インダクタンスＬｔ＿ｅｘは、例えば、図２で説明した式（１２）で表される寄生インダクタンスＬｔ＿ｃに比べて、大きい。すなわち、この実施形態では、容量素子ＣＡＰの寄生インダクタンスＬｔを、比較例の容量素子１００に比べて、小さくできる。
【００２４】
図４は、図１に示した容量素子ＣＡＰのシミュレーション結果の一例を示している。図の横軸は、端子部ＴＥに与える信号の周波数（単位はＧＨｚ）を示し、縦軸は、容量値（単位はＦ）を示している。図中の実線は、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置された容量素子ＣＡＰの電磁界シミュレーションの結果を示している。図中の破線は、図３に示した比較例（容量素子ＣＡＰ１００）の電磁界シミュレーションの結果を示している。なお、シミュレーションソフトには、Ｓｏｎｎｅｔ社製の電磁界シミュレータを使用している。以下にシミュレーション条件を示す。
【００２５】
電極ＥＬは、誘電体層上に形成された銅の金属配線である。なお、電極ＥＬの先端は、解放されている。電極ＥＬが形成される誘電体層は、比誘電率が３．９であり、厚さが０．５μｍである。また、誘電体層は、比誘電率が１２．７で厚さが７７５μｍの誘電体の基板上に形成されている。
【００２６】
各電極ＥＬの幅（例えば、図２の縦方向に沿う幅）は、０．５μｍであり、長さＤｔは、２００μｍである。また、各電極ＥＬの厚さは、０．３μｍである。電極ＥＬ間のスペースＤｓは、０．２μｍである。なお、容量素子ＣＡＰのシミュレーションでは、端子部ＴＥが配線の中央付近に配置されるため、シミュレーション用のｐｏｒｔと端子部ＴＥに対応する部分とを接続するダミー配線を追加している。このため、図４に示した容量素子ＣＡＰのシミュレーション結果は、ダミー配線分を除外している。
【００２７】
端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたとき（（Ｄａ−Ｄｂ）／Ｄｔ＝０のとき）には、容量素子ＣＡＰの自己共振周波数は、約３３８．９ＧＨｚである。したがって、容量素子ＣＡＰは、約３３８．９ＧＨｚまで容量素子として機能する。すなわち、容量素子ＣＡＰの使用帯域は、約３３８．９ＧＨｚ以下である。これに対し、比較例の容量素子ＣＡＰ１００では、自己共振周波数は、約１７０．４ＧＨｚである。すなわち、容量素子ＣＡＰ１００の使用帯域は、約１７０．４ＧＨｚ以下である。
【００２８】
このように、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置された容量素子ＣＡＰでは、自己共振周波数は、容量素子ＣＡＰ１００の自己共振周波数より、高周波側にシフトする。これにより、この実施形態では、容量素子ＣＡＰの使用帯域を、容量素子ＣＡＰ１００の使用帯域より、拡大できる。例えば、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置された容量素子ＣＡＰでは、使用帯域は、比較例の容量素子ＣＡＰ１００の使用帯域の約２倍である。なお、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心からずれた位置に配置されたときにも、図５−図９に示すように、容量素子ＣＡＰの特性を向上できる。
【００２９】
図５は、端子部ＴＥ１０、ＴＥ２０の位置と自己共振周波数との関係の一例を示している。図の横軸は、図２に示した電極ＥＬの長さＤｔに対する距離Ｄａ、Ｄｂの差の相対値（（Ｄａ−Ｄｂ）／Ｄｔ）を示し、縦軸は、自己共振周波数（単位はＧＨｚ）を示している。なお、自己共振周波数は、図４で説明したシミュレーションにより算出している。すなわち、シミュレーション条件等は、図４で説明したシミュレーション条件等と同じである。
【００３０】
自己共振周波数は、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたときに最も高くなる。そして、端子部ＴＥ１０、ＴＥ２０の位置が電極ＥＬ１０、ＥＬ２０の中心から離れるにしたがい、自己共振周波数は、低くなる。例えば、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０を満たすとき（例えば、Ｄａ＝Ｄｂ＝１００μｍのとき）、自己共振周波数は、約３３８．９ＧＨｚである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．２を満たすとき（例えば、Ｄａ＝１２０μｍ、Ｄｂ＝８０μｍのとき）、自己共振周波数は、約２３２．２ＧＨｚである。
【００３１】
また、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．４を満たすとき（例えば、Ｄａ＝１４０μｍ、Ｄｂ＝６０μｍのとき）、自己共振周波数は、約１７６．４ＧＨｚである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．６を満たすとき（例えば、Ｄａ＝１６０μｍ、Ｄｂ＝４０μｍのとき）、自己共振周波数は、約１４６．９ＧＨｚである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．８を満たすとき（例えば、Ｄａ＝１８０μｍ、Ｄｂ＝２０μｍのとき）、自己共振周波数は、約１２７．９ＧＨｚである。そして、端子部の位置が（Ｄａ−Ｄｂ）／Ｄｔ＝１．０を満たすとき（例えば、Ｄａ＝２００μｍ、Ｄｂ＝０μｍのとき）、自己共振周波数は、約１１３．７ＧＨｚである。
【００３２】
なお、比較例の容量素子ＣＡＰ１００の自己共振周波数は、約１７０．４ＧＨｚである。したがって、例えば、（Ｄａ−Ｄｂ）／Ｄｔ≦０．４３を満たすように端子部ＴＥ１０、ＴＥ２０が配置されているとき、自己共振周波数は、比較例の容量素子ＣＡＰ１００の自己共振周波数（１７０．４ＧＨｚ）より、高くなる。すなわち、この実施形態では、例えば、距離Ｄａ、Ｄｂが電極ＥＬの長さＤｔに対して１０分の３以上かつ１０分の７以下のときには、容量素子ＣＡＰの使用帯域を、容量素子ＣＡＰ１００の使用帯域より、拡大できる。
【００３３】
図６は、図１に示した容量素子ＣＡＰの寄生抵抗のシミュレーション結果の一例を示している。図の横軸は、端子部ＴＥに与える信号の周波数（単位はＨｚ）を示し、縦軸は、容量素子ＣＡＰの寄生抵抗の抵抗値（単位はΩ）を示している。図中の６本の実線は、（Ｄａ−Ｄｂ）／Ｄｔが０、０．２、０．４、０．６、０．８、１．０のときの容量素子ＣＡＰの電磁界シミュレーションの結果をそれぞれ示している。図中の破線は、図３に示した比較例（容量素子ＣＡＰ１００）の電磁界シミュレーションの結果を示している。シミュレーション条件等は、図４で説明したシミュレーション条件等と同じである。
【００３４】
容量素子ＣＡＰの寄生抵抗は、比較例の容量素子ＣＡＰ１００の寄生抵抗に比べて小さくなる。また、寄生抵抗は、高周波側で急激に増加する。例えば、（Ｄａ−Ｄｂ）／Ｄｔ＝１．０のときには、寄生抵抗は、約１００ＧＨｚ以上で急激に増加する。また、例えば、（Ｄａ−Ｄｂ）／Ｄｔ＝０．２のときには、寄生抵抗は、約２５０ＧＨｚ以上で急激に増加する。これに対し、比較例では、寄生抵抗は、約８０ＧＨｚ以上で急激に増加する。このように、この実施形態では、寄生抵抗が急激に増加する周波数は、容量素子ＣＡＰ１００より、高周波側にシフトされる。
【００３５】
図７は、端子部ＴＥ１０、ＴＥ２０の位置と寄生抵抗との関係の一例を示している。図の横軸は、図２に示した電極ＥＬの長さＤｔに対する距離Ｄａ、Ｄｂの差の相対値（（Ｄａ−Ｄｂ）／Ｄｔ）を示し、縦軸は、寄生抵抗の抵抗値（単位はΩ）を示している。なお、寄生抵抗の抵抗値は、図６に示したシミュレーション結果の１０ＧＨｚ時の値である。
【００３６】
寄生抵抗は、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたときに最も小さくなる。そして、端子部ＴＥ１０、ＴＥ２０の位置が電極ＥＬ１０、ＥＬ２０の中心から離れるにしたがい、寄生抵抗は、大きくなる。例えば、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０を満たすとき、寄生抵抗は、約１．９７８Ωである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．２を満たすとき、寄生抵抗は、約２．２２６Ωである。
【００３７】
また、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．４を満たすとき、寄生抵抗は、約２．９３８Ωである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．６を満たすとき、寄生抵抗は、約４．１１６Ωである。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．８を満たすとき、寄生抵抗は、約５．７５５Ωである。そして、端子部の位置が（Ｄａ−Ｄｂ）／Ｄｔ＝１．０を満たすとき、寄生抵抗は、約７．７６５Ωである。
【００３８】
なお、比較例の容量素子ＣＡＰ１００の寄生抵抗は、約１３Ωである。したがって、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたときには、寄生抵抗は、容量素子ＣＡＰ１００の寄生抵抗（約１３Ω）の約１５．４％（約２Ω）に削減される。このように、この実施形態では、容量素子ＣＡＰの寄生抵抗を削減できる。これは、例えば、電極ＥＬ１０（ＥＬ２０）の自己インダクタンスＬ１（Ｌ２）と同様に、各電極ＥＬの寄生抵抗が並列になるためである。
【００３９】
寄生抵抗が削減されることにより、図８および図９に示すように、Ｑ値（Quality Factor）が改善される。Ｑ値は、容量素子の性能を示す値である。Ｑ値が大きいほど容量素子の性能は高くなる。例えば、Ｑ値は、各周波数ω、容量値Ｃおよび抵抗値Ｒを用いて、“Ｑ＝１／（ω・Ｃ・Ｒ）”で表される。
【００４０】
図８は、図１に示した容量素子ＣＡＰのＱ値のシミュレーション結果の一例を示している。図の横軸は、端子部ＴＥに与える信号の周波数（単位はＨｚ）を示し、縦軸は、容量素子ＣＡＰのＱ値を示している。図中の６本の実線は、（Ｄａ−Ｄｂ）／Ｄｔが０、０．２、０．４、０．６、０．８、１．０のときの容量素子ＣＡＰの電磁界シミュレーションの結果をそれぞれ示している。図中の破線は、図３に示した比較例（容量素子ＣＡＰ１００）の電磁界シミュレーションの結果を示している。シミュレーション条件等は、図４で説明したシミュレーション条件等と同じである。
【００４１】
容量素子ＣＡＰのＱ値は、周波数が高くなるにしたがい、小さくなる。端子部ＴＥが中央付近に配置されたとき（例えば、（Ｄａ−Ｄｂ）／Ｄｔ≦０．４）には、周波数が高いときにも、容量素子ＣＡＰのＱ値は、比較例の容量素子ＣＡＰ１００に比べて大きくなる。なお、例えば、１０ＧＨｚ付近では、容量素子ＣＡＰのＱ値は、端子部ＴＥの位置に拘わらず、比較例の容量素子ＣＡＰ１００に比べて大きくなる。
【００４２】
図９は、端子部ＴＥ１０、ＴＥ２０の位置とＱ値との関係の一例を示している。図の横軸は、図２に示した電極ＥＬの長さＤｔに対する距離Ｄａ、Ｄｂの差の相対値（（Ｄａ−Ｄｂ）／Ｄｔ）を示し、縦軸は、容量素子ＣＡＰのＱ値を示している。なお、容量素子ＣＡＰのＱ値は、図８に示したシミュレーション結果の１０ＧＨｚ時の値である。
【００４３】
Ｑ値は、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたときに最も大きくなる。そして、端子部ＴＥ１０、ＴＥ２０の位置が電極ＥＬ１０、ＥＬ２０の中心から離れるにしたがい、Ｑ値は、小さくなる。例えば、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０を満たすとき、Ｑ値は、約５１４．１４４である。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．２を満たすとき、Ｑ値は、約４５９．８２８である。
【００４４】
また、端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．４を満たすとき、Ｑ値は、約３５０．６８１である。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．６を満たすとき、Ｑ値は、約２５１．２５６である。端子部ＴＥの位置が（Ｄａ−Ｄｂ）／Ｄｔ＝０．８を満たすとき、Ｑ値は、約１８０．０４３である。そして、端子部の位置が（Ｄａ−Ｄｂ）／Ｄｔ＝１．０を満たすとき、Ｑ値は、約１３３．９５０である。
【００４５】
なお、比較例の容量素子ＣＡＰ１００のＱ値は、約９６．８６９である。したがって、端子部ＴＥ１０、ＴＥ２０が電極ＥＬ１０、ＥＬ２０の中心に配置されたときには、Ｑ値は、容量素子ＣＡＰ１００のＱ値（約９６．８６９）の約５．３倍（約５１４．１４４）になる。このように、この実施形態では、容量素子ＣＡＰのＱ値を大きくできる。
【００４６】
以上、この実施形態では、容量素子ＣＡＰは、電極ＥＬの中央付近に配置された端子部ＴＥを有している。これにより、この実施形態では、容量素子ＣＡＰの寄生インダクタンスおよび寄生抵抗を削減できる。この結果、この実施形態では、容量素子ＣＡＰの使用帯域を拡大でき、かつ、Ｑ値を大きくできる。したがって、この実施形態では、容量素子ＣＡＰの特性を向上できる。特に、この実施形態では、端子部ＴＥ１０、ＴＥ２０が（Ｄａ−Ｄｂ）／Ｄｔ≦０．４３を満たすように配置されたとき、容量素子ＣＡＰの特性を向上できる。例えば、端子部ＴＥ１０、ＴＥ２０が電極ＥＬの中心に配置されたとき、容量素子ＣＡＰの特性は、大きく向上する。
【００４７】
図１０は、別の実施形態における容量素子ＣＡＰ２の一例を示している。なお、図１０の左側の図は、容量素子ＣＡＰ２の斜視図を示し、右側の図は、容量素子ＣＡＰ２の等価回路を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、容量素子ＣＡＰ２は、半導体装置に搭載される回路に使用される。
【００４８】
容量素子ＣＡＰ２は、電極ＥＬ１１、ＥＬ１２、ＥＬ２１、ＥＬ２２、端子部ＴＥ１１、ＴＥ１２、ＴＥ２1、ＴＥ２２、端子ＰＮ１０、ＰＮ２０を有している。一対の電極ＥＬ１１、ＥＬ２１は、例えば、誘電体を挟んで互いに対向するように配置され、キャパシタＣ１０の電極として機能する。また、一対の電極ＥＬ１２、ＥＬ２２は、例えば、誘電体を挟んで互いに対向するように配置され、キャパシタＣ２０の電極として機能する。
【００４９】
すなわち、容量素子ＣＡＰ２は、端子ＰＮ１０、ＰＮ２０間に並列に接続されたキャパシタＣ１０、Ｃ２０を有している。各キャパシタＣ１０、Ｃ２０の構成は、図１に示した容量素子ＣＡＰと同じである。例えば、電極ＥＬ１１、ＥＬ２１は、絶縁層上に、銅等の金属材料により形成される。また、例えば、端子部ＴＥ１１は、電極ＥＬ１１と端子ＰＮ１０との間に形成され、電極ＥＬ１１の延在方向の両端部から間隔を置いて配置される（図１０では、電極ＥＬ１１の中央付近）。端子部ＴＥ２１は、電極ＥＬ２１と端子ＰＮ２０との間に形成され、電極ＥＬ２１の延在方向の両端部から間隔を置いて配置される（図１０では、電極ＥＬ２１の中央付近）。
【００５０】
電極ＥＬ１２、ＥＬ２２は、例えば、電極ＥＬ１１、ＥＬ２１が形成される絶縁層とは別の絶縁層上に、銅等の金属材料により形成される。そして、例えば、端子部ＴＥ１２は、電極ＥＬ１２と電極ＥＬ１１との間に形成され、電極ＥＬ１２の延在方向の両端部から間隔を置いて配置される（図１０では、電極ＥＬ１２の中央付近）。端子部ＴＥ２２は、電極ＥＬ２２と電極ＥＬ２１との間に形成され、電極ＥＬ２２の延在方向の両端部から間隔を置いて配置される（図１０では、電極ＥＬ２２の中央付近）。
【００５１】
端子ＰＮ１０は、電極ＥＬ１１、ＥＬ１２に電圧を印加するための引き出し配線として機能する。また、端子ＰＮ２０は、電極ＥＬ２１、ＥＬ２２に電圧を印加するための引き出し配線として機能する。なお、各電極ＥＬおよび各端子ＰＮは、例えば、端子部ＴＥで接続されている部分を除いて、誘電体により互いに絶縁されている。例えば、各電極ＥＬ、各端子部ＴＥおよび各端子ＰＮは、誘電体に覆われている。
【００５２】
このように、容量素子ＣＡＰ２では、一対の電極ＥＬを含む複数の容量部（例えば、キャパシタＣ１０、Ｃ２０）が互いに間隔を置いて２層に重ねられている。例えば、容量素子ＣＡＰ２は、半導体プロセスの多層配線の形成工程により、半導体基板上に形成される。なお、容量素子ＣＡＰ２は、プリント基板の多層配線の形成工程により、プリント基板上に形成されてもよい。また、容量素子ＣＡＰ２の構成は、この例に限定されない。例えば、一対の電極ＥＬを含む複数の容量部は、３層以上の多層に重ねられてもよい。
【００５３】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、一対の電極ＥＬを含む複数の容量部が複数の層にそれぞれ形成される。これにより、この実施形態では、容量素子ＣＡＰ２の容量値を大きくできる。
【００５４】
図１１は、別の実施形態における容量素子ＣＡＰ３の一例を示している。なお、図１１の左側の図は、容量素子ＣＡＰ３の斜視図を示し、右側の図は、容量素子ＣＡＰ３の等価回路を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。例えば、容量素子ＣＡＰ３は、半導体装置に搭載される回路に使用される。
【００５５】
容量素子ＣＡＰ３は、一対の電極ＥＬを含む複数の容量部が各層に配置されている。このため、最上層に配置された一対の電極ＥＬにそれぞれ設けられた端子部ＴＥは、電極ＥＬの中心から互いに逆方向に離れた位置に配置される。これにより、互いに同じ極性の複数の電極ＥＬは、共通の端子ＰＮに接続される。容量素子ＣＡＰ３のその他の構成は、図１０で説明した容量素子ＣＡＰ２と同じである。
【００５６】
例えば、容量素子ＣＡＰ３は、電極ＥＬ１１、ＥＬ１２、ＥＬ１３、ＥＬ１４、ＥＬ２１、ＥＬ２２、ＥＬ２３、ＥＬ２４、端子部ＴＥ１１、ＴＥ１２、ＴＥ１３、ＴＥ１４、ＴＥ２１、ＴＥ２２、ＴＥ２３、ＴＥ２４、端子ＰＮ１０、ＰＮ２０を有している。
【００５７】
例えば、一対の電極ＥＬ１１、ＥＬ２１は、誘電体を挟んで互いに対向するように配置され、キャパシタＣ１１の電極として機能する。また、一対の電極ＥＬ１２、ＥＬ２２は、誘電体を挟んで互いに対向するように配置され、キャパシタＣ２１の電極として機能する。
【００５８】
そして、電極ＥＬ１３は、誘電体を挟んで電極ＥＬ２１に対向するように配置される。すなわち、一対の電極ＥＬ１３、ＥＬ２１は、キャパシタＣ１２の電極として機能する。また、電極ＥＬ１４は、誘電体を挟んで電極ＥＬ２２に対向するように配置される。すなわち、一対の電極ＥＬ１４、ＥＬ２２は、キャパシタＣ２２の電極として機能する。
【００５９】
電極ＥＬ２３は、誘電体を挟んで電極ＥＬ１３に対向するように配置される。すなわち、一対の電極ＥＬ１３、ＥＬ２３は、キャパシタＣ１３の電極として機能する。また、電極ＥＬ２４は、誘電体を挟んで電極ＥＬ１４に対向するように配置される。すなわち、一対の電極ＥＬ１４、ＥＬ２４は、キャパシタＣ２３の電極として機能する。
【００６０】
すなわち、容量素子ＣＡＰ３は、端子ＰＮ１０、ＰＮ２０間に並列に接続されたキャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ２１、Ｃ２２、Ｃ２３を有している。各キャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ２１、Ｃ２２、Ｃ２３の構成は、図１に示した容量素子ＣＡＰと同じである。例えば、キャパシタＣ１１、Ｃ１２、Ｃ１３は、図１０に示したキャパシタＣ１０に対応する。また、例えば、キャパシタＣ２１、Ｃ２２、Ｃ２３は、図１０に示したキャパシタＣ２０に対応する。
【００６１】
すなわち、電極ＥＬ１１、ＥＬ１３、ＥＬ２１、ＥＬ２３は、絶縁層上に、銅等の金属材料により形成される。端子部ＴＥ１１は、電極ＥＬ１１と端子１０との間に形成され、電極ＥＬ１１の両端部から間隔を置いて配置される。図１１の例では、端子部ＴＥ１１は、電極ＥＬ１１の中央付近で中心から離れた位置に配置される。端子部ＴＥ１３は、電極ＥＬ１３と端子１０との間に形成され、電極ＥＬ１３の両端部から間隔を置いて配置される。図１１の例では、端子部ＴＥ１３は、電極ＥＬ１３の中央付近で中心から離れた位置に配置される。
【００６２】
端子部ＴＥ２１は、電極ＥＬ２１と端子２０との間に形成され、電極ＥＬ２１の両端部から間隔を置いて配置される。図１１の例では、端子部ＴＥ２１は、電極ＥＬ２１の中央付近で中心から端子部ＴＥ１３と逆側に離れた位置に配置される。端子部ＴＥ２３は、電極ＥＬ２３と端子２０との間に形成され、電極ＥＬ２３の両端部から間隔を置いて配置される。図１１の例では、端子部ＴＥ２３は、電極ＥＬ２３の中央付近で中心から端子部ＴＥ１３と逆側に離れた位置に配置される。
【００６３】
このように、端子部ＴＥ１１、ＴＥ１３と端子部ＴＥ２１、ＴＥ２３とは、互いに同じ極性の複数の電極ＥＬを共通の端子ＰＮに接続するために、電極ＥＬの中心から互いに逆方向に離れた位置に配置される。すなわち、端子ＰＮと最上層の電極ＥＬとの間に形成される端子部ＴＥは、互いに同じ極性の電極ＥＬを束ねるために、電極ＥＬの中心から離れた位置に配置される。
【００６４】
電極ＥＬ１２、ＥＬ１４、ＥＬ２２、ＥＬ２４は、例えば、電極ＥＬ１１、ＥＬ１３、ＥＬ２１、ＥＬ２３が形成される絶縁層とは別の絶縁層上に、銅等の金属材料により形成される。端子部ＴＥ１２は、電極ＥＬ１２と電極ＥＬ１１との間に形成され、電極ＥＬ１２の延在方向の両端部から間隔を置いて配置される（図１１では、電極ＥＬ１２の中央付近）。端子部ＴＥ２２は、電極ＥＬ２２と電極ＥＬ２１との間に形成され、電極ＥＬ２２の延在方向の両端部から間隔を置いて配置される（図１１では、電極ＥＬ２２の中央付近）。
【００６５】
端子部ＴＥ１４は、電極ＥＬ１４と電極ＥＬ１３との間に形成され、電極ＥＬ１４の延在方向の両端部から間隔を置いて配置される（図１１では、電極ＥＬ１４の中央付近）。端子部ＴＥ２４は、電極ＥＬ２４と電極ＥＬ２３との間に形成され、電極ＥＬ２４の延在方向の両端部から間隔を置いて配置される（図１１では、電極ＥＬ２４の中央付近）。
【００６６】
端子ＰＮ１０は、電極ＥＬ１１、ＥＬ１２、ＥＬ１３、ＥＬ１４に電圧を印加するための引き出し配線として機能する。また、端子ＰＮ２０は、電極ＥＬ２１、ＥＬ２２、ＥＬ２３、ＥＬ２４に電圧を印加するための引き出し配線として機能する。なお、各電極ＥＬおよび各端子ＰＮは、例えば、端子部ＴＥで接続されている部分を除いて、誘電体により互いに絶縁されている。例えば、各電極ＥＬ、各端子部ＴＥおよび各端子ＰＮは、誘電体に覆われている。
【００６７】
このように、容量素子ＣＡＰ３では、一対の電極ＥＬを含む複数の容量部（例えば、キャパシタＣ１１−Ｃ１３、Ｃ２１−Ｃ２３）が互いに間隔を置いて２層に重ねられ、かつ、一対の電極ＥＬを含む複数の容量部（例えば、キャパシタＣ１１−Ｃ１３、Ｃ２１−Ｃ２３）が各層に配置されている。例えば、容量素子ＣＡＰ３は、半導体プロセスの多層配線の形成工程により、半導体基板上に形成される。なお、容量素子ＣＡＰ３は、プリント基板の多層配線の形成工程により、プリント基板上に形成されてもよい。
【００６８】
また、容量素子ＣＡＰ３の構成は、この例に限定されない。例えば、電極ＥＬ１２、ＥＬ１４、ＥＬ２２、ＥＬ２４、端子部ＴＥ１２、ＴＥ１４、ＴＥ２２、ＴＥ２４は、省かれてもよい。すなわち、一対の電極ＥＬを含む複数の容量部は、１層のみに配置されてもよい。あるいは、一対の電極ＥＬを含む複数の容量部は、３層以上の多層に重ねられてもよい。また、各層の電極ＥＬの数は、３つでもよいし、５つ以上でもよい。
【００６９】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、一対の電極ＥＬを含む複数の容量部を有する層が多層に重ねられている。これにより、この実施形態では、容量素子ＣＡＰ３の容量値を大きくできる。
【００７０】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【００７１】
Ｃ１０−Ｃ１３、Ｃ２０−Ｃ２３‥キャパシタ；ＣＡＰ、ＣＡＰ２、ＣＡＰ３‥容量素子；ＥＬ１０−ＥＬ１４、ＥＬ２０−ＥＬ２４‥電極；ＰＮ１０、ＰＮ２０‥端子；ＴＥ１０−ＴＥ１４、ＴＥ２０−ＴＥ２４‥端子部
【特許請求の範囲】
【請求項１】
互いに対向する一対の電極と、
前記一対の電極の一方の電極に設けられ、前記一方の電極の両端部から間隔を置いて配置された第１端子部と、
前記一対の電極の他方の電極に設けられ、前記他方の電極の両端部から間隔を置いて配置された第２端子部と
を備えていることを特徴とする容量素子。
【請求項２】
前記第１端子部は、前記一方の電極の一端部から第１距離離れた位置に設けられ、
前記第２端子部は、前記他方の電極の一端部から第２距離離れた位置に設けられ、
前記第１距離および前記第２距離は、前記電極の長さに対して、１０分の３以上かつ１０分の７以下であること
を特徴とする請求項１記載の容量素子。
【請求項３】
前記一方の電極の一端部は、前記他方の電極の一端部と同じ側の端部であり、
前記第１距離と前記第２距離との和は、前記電極の長さと同じであること
を特徴とする請求項２記載の容量素子。
【請求項４】
前記第１端子部は、前記一方の電極の中央に配置され、
前記第２端子部は、前記他方の電極の中央に配置されていること
を特徴とする請求項２記載の容量素子。
【請求項５】
前記一対の電極を含む複数の容量部を備え、
複数の前記容量部は、互いに間隔を置いて多層に重ねられ、
互いに隣接する層の一方の前記一対の電極は、他方の前記一対の電極に前記第１端子部および前記第２端子部によりそれぞれ接続されていること
を特徴とする請求項１記載の容量素子。
【請求項６】
前記容量部は、各層に複数配置され、
最上層の前記一対の電極にそれぞれ設けられた前記第１端子部および前記第２端子部は、前記各電極の中心から互いに逆方向に離れた位置に配置されていること
を特徴とする請求項５記載の容量素子。
【請求項７】
容量素子を含む回路を備え、
前記容量素子は、
互いに対向する一対の電極と、
前記一対の電極の一方の電極に設けられ、前記一方の電極の両端部から間隔を置いて配置された第１端子部と、
前記一対の電極の他方の電極に設けられ、前記他方の電極の両端部から間隔を置いて配置された第２端子部とを備えていること
を特徴とする半導体装置。
【請求項１】
互いに対向する一対の電極と、
前記一対の電極の一方の電極に設けられ、前記一方の電極の両端部から間隔を置いて配置された第１端子部と、
前記一対の電極の他方の電極に設けられ、前記他方の電極の両端部から間隔を置いて配置された第２端子部と
を備えていることを特徴とする容量素子。
【請求項２】
前記第１端子部は、前記一方の電極の一端部から第１距離離れた位置に設けられ、
前記第２端子部は、前記他方の電極の一端部から第２距離離れた位置に設けられ、
前記第１距離および前記第２距離は、前記電極の長さに対して、１０分の３以上かつ１０分の７以下であること
を特徴とする請求項１記載の容量素子。
【請求項３】
前記一方の電極の一端部は、前記他方の電極の一端部と同じ側の端部であり、
前記第１距離と前記第２距離との和は、前記電極の長さと同じであること
を特徴とする請求項２記載の容量素子。
【請求項４】
前記第１端子部は、前記一方の電極の中央に配置され、
前記第２端子部は、前記他方の電極の中央に配置されていること
を特徴とする請求項２記載の容量素子。
【請求項５】
前記一対の電極を含む複数の容量部を備え、
複数の前記容量部は、互いに間隔を置いて多層に重ねられ、
互いに隣接する層の一方の前記一対の電極は、他方の前記一対の電極に前記第１端子部および前記第２端子部によりそれぞれ接続されていること
を特徴とする請求項１記載の容量素子。
【請求項６】
前記容量部は、各層に複数配置され、
最上層の前記一対の電極にそれぞれ設けられた前記第１端子部および前記第２端子部は、前記各電極の中心から互いに逆方向に離れた位置に配置されていること
を特徴とする請求項５記載の容量素子。
【請求項７】
容量素子を含む回路を備え、
前記容量素子は、
互いに対向する一対の電極と、
前記一対の電極の一方の電極に設けられ、前記一方の電極の両端部から間隔を置いて配置された第１端子部と、
前記一対の電極の他方の電極に設けられ、前記他方の電極の両端部から間隔を置いて配置された第２端子部とを備えていること
を特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−２２７２０４（Ｐ２０１２−２２７２０４Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１１−９０９０６（Ｐ２０１１−９０９０６）
【出願日】平成２３年４月１５日（２０１１．４．１５）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２３年４月１５日（２０１１．４．１５）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]