説明

Fターム[5F033PP12]の内容

半導体集積回路装置の内部配線 (234,551) | 導電膜の成膜方法 (14,896) | CVD(化学的気相成長法) (3,065) | プラズマCVD (289)

Fターム[5F033PP12]に分類される特許

161 - 180 / 289


【課題】プラグまたは局所配線による接続で低い接続抵抗と十分に小さい拡散層リーク電流を実現し、更に深さが異なる接続孔や開口断面の断面の形状や大きさが異なる接続孔または局所配線穴を用いる場合でも、十分に小さい拡散層リーク電流と低い接続抵抗を実現する製造方法を提供する。
【解決手段】基体上の絶縁膜に開口した、表面がシリコンを主成分とする層が底部に露出している第1の開口部(接続孔または局所配線穴)の群と、表面が第1の金属珪化物を主成分とする層が底部に露出している第2の開口部の群と、表面が第1の金属を主成分とする層が底部に露出している第3の開口部の群のうちの、少なくとも2群の各開口部の底部に、第2の金属珪化物を主成分とする層また第2の金属を主成分とする層を、化学気相成長法によって同時に形成する。
【効果】従来以上に高集積、高性能の半導体装置が実現される。 (もっと読む)


【課題】接続ブロックを用いたCNTによる横配線を有する電子デバイスであって、接続ブロックとカーボンナノチューブの接続を良好にすること。
【解決手段】側面に第1の面を有する導電性の第1の接続ブロック13aと、第1の面に対向する第2の面を有する第2の接続ブロックと、第1の面上に形成される触媒金属微粒子17a、触媒薄膜のいずれかを有する触媒領域17と、第2の接続ブロックの第2の面上に形成される炭素吸収金属18a、18bを有する炭素元素円筒型構造体吸収領域兼成長阻止領域18と、触媒領域17から炭素元素円筒型構造体吸収領域兼成長阻止領域18に伸びて第1の接続ブロック13aと第2の接続ブロック13bを電気的に接続する炭素元素円筒型構造体19bとを有する。 (もっと読む)


【課題】抵抗を低減することが可能な配線を提供する。
【解決手段】第1導電膜12と第1導電膜12の上層の第2導電膜26とを電気的に接続する配線24であって、第1導電膜12の上の複数の第1金属粒子16と、複数の第1金属粒子16のそれぞれを介して第1導電膜12の表面に一端を接続する複数の導電部材18と、複数の導電部材18のそれぞれの他端側の側面上の複数の第2金属粒子20と、複数の第2金属粒子20のそれぞれを介して複数の導電部材18のそれぞれの表面に一端を接続し、第2導電膜26にそれぞれ接続する複数の導電部材22とを備える。 (もっと読む)


【課題】セルコンタクトのアクティブ領域に対する位置合わせにずれが生じた場合でも、コンタクト抵抗を増大させない半導体装置及びその製造方法を提供する。
【解決手段】半導体基板20、半導体基板に設けられた素子分離膜21、層間絶縁膜60及び導電プラグ62を備えて構成される。半導体基板は、一方の主表面20a側に、第1の方向及び第2の方向に行列配列されたメモリセルを有している。導電プラグは、層間絶縁膜内に形成されていて、メモリセルと層間絶縁膜上に形成される配線74とを電気的に接続する。各メモリセルは、ゲート電極34と、一対の不純物拡散領域40を備えている。不純物拡散領域は、主表面側に金属シリサイド膜46を有している。導電プラグは、素子分離膜上と金属シリサイド膜上とに形成されている。金属シリサイド膜は、第1部分47と、第2部分48を備えていて、第1部分の厚みが第2部分の厚みよりも大きい。 (もっと読む)


【課題】本発明は、コンタクト層形成後の高温の熱処理後であってもオーミックコンタクトを有し、かつCNTを形成するための触媒として十分に機能する薄膜の形成条件と、触媒層の表面積を広くすることによってCNTの本数を増加させる炭化珪素半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明による炭化珪素半導体装置およびその製造方法は、炭化珪素半導体装置の製造方法であって、(a)SiC1表面に不純物を導入する工程と、(b)不純物の導入後にSiC1表面をアニールすることによってSiC1の表面に凹凸部4を形成する工程と、(c)SiC1の凹凸部4の表面を下地として用いて、その上方にCNT7を形成する工程とを備え、コンタクト電極層5の表面積を広くすることによってCNT7の本数を増加させることを特徴とする。 (もっと読む)


【課題】配線間が抵抗で接続された回路を半導体基板上に有する半導体装置において、前
記抵抗を、半導体基板やこの抵抗に接続されていない配線から電界の影響を受け難いよう
に形成する。
【解決手段】この半導体装置は、第1の配線10と第2の配線20aが抵抗14で接続さ
れた回路を、n基板(半導体基板)1上に有する。第1の配線10と第2の配線20aが
絶縁膜12を挟んで層状に形成され、絶縁膜12に形成されたバイアホール13内に抵抗
14が形成されている。 (もっと読む)


【課題】高熱安定性金属シリサイド、及び当該金属シリサイドを半導体の加工に使用する方法を提供する。
【解決手段】金属シリサイド34aは好ましくは、ニッケルと、約2原子%以上の置換型炭素を有する置換的に炭素ドープされた単結晶性シリコンとの反応によって形成されるニッケルシリサイドである。予想に反して、このような金属シリサイド34aは、約900℃以上の温度に対して安定であり、シート抵抗は実質的に、高温に曝されても影響を受けない。金属シリサイドは、BPSG42のリフローアニールを含む、後の高温加工工程に適応する。 (もっと読む)


【課題】表示装置の歩留りを向上することを目的とする。
【解決手段】ポリシリコン層Poは、活性ポリシリコン層36と土台ポリシリコン層37を有している。活性ポリシリコン層36には、導電性不純物をドープされたTFT素子領域が形成されている。土台ポリシリコン層37の上には、冗長配線41が形成されている。TFT素子領域36の上には、ゲート絶縁膜32を介してゲート電極層42が形成されている。ゲート電極層42は、ゲート線GLを構成している。ゲート電極層42の上には、第1層間絶縁膜33が形成されている。第1層間絶縁膜の上には、冗長配線41の上に対応する位置に、ソース電極層44が形成されている。ソース電極層44に断線が生じている場合には、断線箇所を挟み込むように断線していないソース電極層44とその下に位置する冗長配線41とがレーザ照射などによって接続される。 (もっと読む)


【課題】 カーボンナノチューブ配線を用いた集積回路の修正配線形成方法を提供する。
【解決手段】 電子ビーム化学気相成長法で配線修正が必要なところに成長の触媒となる金属を含む微粒子10を堆積し、炭化水素系ガスやエタノールを原料とした化学気相成長法でカーボンナノチューブ配線11を成長させる。配線修正が必要なところへの触媒金属の供給は走査マイクロピペットプローブ顕微鏡による電気化学反応による析出または集束イオンビーム化学気相成長法でも行うことができる。 (もっと読む)


【課題】小型の半導体装置を提供する。
【解決手段】半導体装置1において、単結晶シリコンからなる基板2を設け、基板2の表面の素子領域Aに素子3を形成する。素子3は、半導体装置1の本来の機能を果たす機能素子である。また、基板2上に層間絶縁膜4を形成し、層間絶縁膜4上における保護領域Bに多結晶シリコン層5を形成し、多結晶シリコン層5内に素子6を形成する。素子6は素子3を静電気から保護する静電耐圧用保護素子である。更に、層間絶縁膜4上に層間絶縁膜7を形成し、層間絶縁膜7上におけるパッド領域Cにパッド8を設ける。そして、保護領域Bは素子領域Aの直上域近傍に設け、パッド領域Cは素子領域A及び保護領域Bの直上域近傍に設ける。 (もっと読む)


【課題】メタルキャップ層の信頼性と生産性を向上させた半導体装置の製造方法及び半導体装置の製造装置を提供する。
【解決手段】第2層間絶縁膜と第1配線、あるいは、第2配線層とハードマスクをシリコン基板2の表面に形成し、そのシリコン基板2を反応室Sに搬送させ、その反応室Sに、マイクロ波によって励起されたNガスを導入する。そして、供給タンクTに収容されるZr(BHをArガスによってバブリングし、Zr(BHを含むArガスをZr(BHガスとして反応室Sに導入する。 (もっと読む)


【課題】無線信号から生成できる電流値及び電圧値の範囲内で駆動できるメモリを搭載した半導体装置を提供することを課題とする。また、半導体装置製造後にデータの書き込みを行える追記型のメモリを提供することも課題とする。
【解決手段】絶縁表面を有する基板上にアンテナと、アンチヒューズ型のROMと、駆動回路とを形成する。アンチヒューズ型のROMを構成する一対の電極の間に、シリコン膜とゲルマニウム膜との積層を設ける。この積層を有するアンチヒューズ型のROMは、書き込み電圧のバラツキを低減することができる。 (もっと読む)


【課題】Ta膜以外のバリア膜の形成方法及びその方法によりえられたバリア膜を提供する。このバリア膜を含む多層配線構造及び多層配線構造の作製方法を提供する。
【解決手段】 ホール及び配線溝が形成されている絶縁膜を有する成膜対象物の表面上で、CVD法により、Zr(BH)ガスからなる原料ガスと、Nガスからなる反応ガスを励起手段によって励起せしめて得られたガスとを反応させ、バリア膜としてのZrBN膜41を形成する。 (もっと読む)


【課題】 2層金属キャップを有する相互接続構造体を製造するための構造及び方法を提供する。
【解決手段】 1つの実施形態において、本方法は、誘電体材料層内に相互接続構造部を形成するステップ、及び、相互接続構造部の上面に2層金属キャップを形成するステップを含む。本方法は、誘電体材料層の露出面及び2層金属キャップの表面を覆う、誘電体キャップ層のブランケット層を堆積するステップを更に含む。2層金属キャップは、相互接続構造部の導電面上に形成された金属キャップ層、及び金属キャップ層の頂部に形成された金属窒化物を含む。また、誘電体層内に形成された相互接続構造部、相互接続構造部の頂部に形成された2層金属キャップ、及び、2層金属キャップを覆って形成された誘電体キャップ層を有する相互接続構造体を含む。 (もっと読む)


【課題】タングステンを埋め込むときのバリア層を形成する際に,チタン膜を形成し,そのチタン膜をすべて窒化して単一の窒化チタン膜をバリア層として形成することで,チタン層の変質によるタングステン膜の剥離を防止しつつ,従来よりもバリア層を薄くして,生産性を向上させる。
【解決手段】層間絶縁膜520上およびコンタクトホール530底部のシリコン含有表面512上にチタン膜を形成するチタン膜形成工程と,このチタン膜をすべて窒化し,単一の窒化チタン膜550を形成する窒化工程と,窒化チタン膜上にタングステン膜560を形成するタングステン膜形成工程とを有する。 (もっと読む)


【課題】IC上に共振回路を形成することなく非接触な通信が可能な半導体装置を提供することを目的とする。また、IC上に形成する配線パターン及びアンテナの構造が簡易になり製造が容易な半導体装置を提供することを目的とする。
【解決手段】基板の一方の面に設けられたアンテナとして機能する導電膜と、ICチップと、ICチップと電気的に接続するように互いに独立して設けられた第1の導電膜及び第2の導電膜とを有し、ICチップは、第1の導電膜と第2の導電膜が基板を介してアンテナとして機能する導電膜と容量を形成するように基板の他方の面に設けられ、ICチップがアンテナとして機能する導電膜を介して外部とデータの送受信を行う。 (もっと読む)


【課題】カーボンナノチューブを有する電気配線構造及びその形成方法を提供する。
【解決手段】集積回路装置は、カーボンナノチューブを含む導電性配線を含む。電気配線は、第1金属領域を含む。第1導電性バリア層が前記第1金属領域の上部表面上に提供され、第2金属領域は、前記第1導電性バリア層上に提供される。前記第1導電性バリア層は、前記第1金属領域からの前記第1金属の外部拡散を抑制する物質を含み、前記第2金属領域は、内部に触媒金属を含む。内部に開口を有する絶縁層が前記第2金属領域上に提供される。多数のカーボンナノチューブが、前記開口内に垂直電気配線として提供される。 (もっと読む)


【課題】SRAMなどの半導体素子を製造するために適用可能なポリシリコン層の製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、半導体基板上に半導体素子内に含まれるトランジスタを形成するステップ、前記トランジスタ上に絶縁層を形成するステップ、前記絶縁層を選択的に除去してコンタクトホールを形成し、前記コンタクトホールを介して前記トランジスタの所定領域を露出させるステップ、前記コンタクトホール内にシリコン層を形成するステップ、前記絶縁層及び前記シリコン層上に金属層を形成するステップ、前記シリコン層及び前記金属層を熱処理して金属シリサイド層を形成するステップ、前記金属層を除去するステップ、前記絶縁層及び前記金属シリサイド層上に非晶質シリコン層を形成するステップ、及び前記非晶質シリコン層を熱処理してポリシリコン層を形成するステップを含む。 (もっと読む)


【課題】 面内応答型液晶表示装置において、引き出し配線から発生する電界を遮蔽し、対向基板の電位変動を防止することで、ゲート端子近傍の表示領域に白抜けを生じない液晶表示装置を得るものである。
【解決手段】 この発明に係る液晶表示装置においては、ゲート配線に電圧を印加するためのゲート端子およびこれに接続するため設置されたテーパーゲート配線部が設けられ、テーパーゲート配線部の上層に絶縁膜を介して導電層を配設したものである。ゲート配線4に電圧を印加するためのゲート端子16およびこれに接続するため設置されたテーパーゲート配線部14が設けられ、テーパーゲート配線部14の上層にゲート絶縁膜5を介して導電層18を配設する。 (もっと読む)


【課題】メモリを有するRFIDにおいて、プロセスもしくは回路面積を増大させることなくアンテナの配置を行うことを課題とする。
【解決手段】メモリを中央に配置し、メモリ共通電極を囲むようにアンテナの配線を行う。さらに、メモリ共通電極とアンテナの距離は500μm以上、好ましくは1000μm以上離して配置する。このような構成により、メモリ共通電極とアンテナとを共通の絶縁層上に形成することが可能となり、余剰プロセスを防ぐことができる。 (もっと読む)


161 - 180 / 289