【課題】絶縁膜に開口された接続孔の内部に導電性材料を埋め込む接続部において、接続孔の底部に存在するシリサイド層の表面の自然酸化膜を除去することのできる技術を提供する。
【解決手段】層間絶縁膜（第１及び第２絶縁膜１９ａ，１９ｂ）に接続孔２０を開口して、接続孔２０の底部にニッケルシリサイド層１８の表面を露出させた後、半導体ウエハの主面上にＨＦガス及びＮＨ_３ガスを含む還元ガスを供給し、還元反応により生成物を形成してニッケルシリサイド層１８の表面の自然酸化膜を除去する。このときのＨＦガスとＮＨ_３ガスとの流量比（ＨＦガス流量／ＮＨ_３ガス流量）は１より大きく５以下とする。また半導体ウエハの温度を３０℃以下とすることが好ましい。その後、半導体ウエハに１５０から４００℃の加熱処理を施すことにより、半導体ウエハの主面上に残留する生成物を除去し、続いてバリアメタル膜２１を形成する。 （もっと読む）

【課題】周囲の誘電体材料にダメージを与えない銅配線上のキャップ層を形成する方法を提供する。
【解決手段】Ｃｕ、Ｎ、およびＳｉおよび／またはＧｅを含むキャップ層６を、銅の導電構造２の上に形成する方法であって、２００℃と４００℃との間の温度範囲で、構造をＧｅＨ_４および／またはＳｉＨ_４含有雰囲気３に晒すことにより、銅の導電構造２の上に少なくとも１つのキャップ層を形成する工程と、ＮＨ_３プラズマ処理５を行って、少なくとも部分的に窒化されたキャップ層６を形成する工程と、少なくとも部分的に窒化されたキャップ層６の上に誘電体バリア層７を形成する工程とを含み、少なくとも１つのキャップ層を形成する工程の前に、２５０℃と４５０℃との間の温度範囲で、銅の導電構造のプレアニール工程が行われることを特徴とする方法。 （もっと読む）

【課題】配線に十分なＥＭ耐性を確保しつつ、配線層間・線間リークを低減しかつＴＤＤＢ寿命を向上することができるとともに、ビアエッチの際に高選択比を確保して高信頼性な配線を得ることができる半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板上の第１の絶縁膜１に形成された配線溝Ｍ１と、配線溝Ｍ１側壁及び底部に形成されたタンタル系バリアメタル２ａと、タンタル系バリアメタル２ａに沿って配線溝Ｍ１を埋め込むように形成されたＣｕ膜２ｂと、Ｃｕ膜２ｂ表面に形成された銅とシリコンの合金層または銅とシリコンと窒素のＣｕＳｉＮ層３ａと、ＣｕＳｉＮ層３ａの上及び第１の絶縁膜１の上に形成され第１の絶縁膜１より高密度なＳｉＮｘ膜３ｄとを有する。 （もっと読む）

【課題】還元性物質による強誘電体キャパシタの劣化を抑えることが可能な半導体装置の製造方法を提供すること。
【解決手段】シリコン基板１の上方に第１絶縁膜１４を形成する工程と、第１絶縁膜１４の上に、下部電極２１ａ、強誘電体材料よりなるキャパシタ誘電体膜２２ａ、及び上部電極２３ａをこの順に積層してなるキャパシタQを形成する工程と、キャパシタQを覆う酸化シリコンよりなる第２絶縁膜２８を形成する工程と、第２絶縁膜２８の上面を窒化する工程と、窒化された第２絶縁膜２８の上に、酸化シリコンよりなる第３絶縁膜３０を形成する工程と、第３絶縁膜３０の上面を窒化する工程と、第３絶縁膜３０の上面を窒化した後、該第３絶縁膜３０上に金属膜を形成する工程と、金属膜をパターニングして配線５０を形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】強誘電体キャパシタを備えた半導体装置の歩留まりを改善することが可能な半導体装置の製造方法を提供すること。
【解決手段】シリコン基板２０の上方に第１層間絶縁膜３１を形成する工程と、第１層間絶縁膜３１の上に、下部電極４１ａ、強誘電体材料よりなるキャパシタ誘電体膜４２ａ、及び導電性酸化物よりなる上部電極４３ａをこの順に積層してなるキャパシタQを形成する工程と、キャパシタQを覆う第２層間絶縁膜５４を形成する工程と、上部電極４３ａの上の第２層間絶縁膜５４に、該上部電極４３ａが露出するホール５４ａを形成する工程と、ホール５４ａ内に、上部電極４３ａと接続された導電性窒化物よりなる単層のグルー膜５８をスパッタ法で形成する工程と、グルー膜５８をアニールする工程と、ホール５４ａ内のグルー膜５８上に導電性プラグ５９ａを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】 本発明は、トンネル酸化膜の形成時に酸化膜に窒素を蓄積させた後、後続で酸素を注入するための工程を行ってＳｉ−Ｎ結合をＳｉ−Ｏ−Ｎ結合に変更することにより、窒素プロファイル(Ｎ profile)の変化による特性劣化の防止、電気的ストレスの緩和及び酸素密度の増加などを通じてサイクリング(cycling)及び電荷保存(retention)特性などの素子特性を向上させることができる半導体素子の製造方法を提供するものである。
【解決手段】 半導体基板上に第１の絶縁膜を形成する段階と、前記半導体基板と前記第１の絶縁膜の界面に窒素を蓄積させて第２の絶縁膜を形成する段階と、前記第２の絶縁膜に酸素を注入して第３の絶縁膜に変更させる段階とを含む構成としたことを特徴とする。 （もっと読む）

【課題】コンタクト抵抗を減らし、ギャップフィル特性を向上させることにより、コンタクトプラグ上に低抵抗金属配線を形成する金属配線形成方法を提供する。
【解決手段】金属配線形成方法は、半導体基板の上部の第２の絶縁膜１６にコンタクトホール１８を形成する段階、上記第２の絶縁膜の表面に沿ってＴｉＮ膜を含む第１のバリアメタル膜２０を形成するが、上記ＴｉＮ膜が上記第２の絶縁膜の側壁及び上部の表面より上記コンタクトホールの下部にさらに薄く形成されるように上記第１のバリアメタル膜を形成する段階、上記コンタクトホールを含む上記第１のバリアメタル膜上に第１の金属層を形成する段階、上記第１の金属層がリフローされ平坦化されながら上記コンタクトホールが満たされるように熱処理を行う段階、上記第１の金属層上に第２の金属層を形成する段階及び上記第２の金属層をパターニングして上部金属配線２４ａを形成する段階を含んでなる。 （もっと読む）

【課題】電気特性に優れ、信頼性の高い薄膜トランジスタを有する表示装置を生産性よく作製する方法を提案することを課題とする。
【解決手段】ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体膜を成膜し、微結晶半導体膜の表面からレーザビームを照射して微結晶半導体膜の結晶性を改善する。次に、結晶性が改善された微結晶半導体膜を用いて薄膜トランジスタを形成する。また当該薄膜トランジスタを有する表示装置を作製する。 （もっと読む）

【課題】セルサイズを縮小することのできるＳＲＡＭを提供する。
【解決手段】駆動ＭＩＳＦＥＴおよび転送ＭＩＳＦＥＴの上部には、縦型ＭＩＳＦＥＴ
が形成されている。縦型ＭＩＳＦＥＴは、下部半導体層（ドレイン）５７、中間半導体層
５８、上部半導体層（ソース）５９を積層した四角柱状の積層体（Ｐ_１、Ｐ_２）と、この積層体（Ｐ_１、Ｐ_２）の側壁にゲート絶縁膜６３を介して形成されたゲート電極６６とによって構成されている。縦型ＭＩＳＦＥＴは、下部半導体層５７がドレインを構成し、中間半導体層５８が基板（チャネル領域）を構成し、上部半導体層５９がソースを構成している。下部半導体層５７、中間半導体層５８、上部半導体層５９の夫々は、シリコン膜で構成され、下部半導体層５７および上部半導体層５９はｐ型にドープされ、ｐ型シリコン膜で構成される。 （もっと読む）

【課題】単一のチャンバーで多様な工程を行うことができる半導体製造装置を提供する。
【解決手段】１つ以上のパターンを有する半導体基板に対して、互いに異なる多数の工程が行われる工程チャンバー６００、各工程を行うための工程ガスを工程チャンバーの内部に独立して提供されるガス供給部７１０、ガス供給部と連結され工程チャンバーの上部に配置される多数の上部電極７２０及び上部電極と一対一で対応するように工程チャンバーの下部に配置され上面に前記基板が搭載される多数の下部電極７３０及び上部電極に電源を供給する第１電源及び下部電極に電源を供給する第２電源を具備する電源供給部７４０を含む。このような構成を採用したことにより、真空断絶なしに互いに異なる工程を行うことにより工程欠陥を防止することができる。 （もっと読む）

【課題】接続孔内から無電解めっき層が剥がれて抜け落ちるのを防止できる半導体装置及びその作製方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体層３２上に形成された第１の絶縁層３３，２０３と、前記第１の絶縁層に形成され、前記第１の絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔２０３ｃと、前記第１の絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記第１の絶縁層が等方性エッチングにより形成され、前記半導体層上に位置する第２の接続孔２０３ｇと、前記第１の接続孔内の側面及び前記第１の絶縁層上に形成された第２の絶縁層２０３ｄと、前記第２の接続孔の底面の前記半導体層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層２０４ａと、を具備することを特徴とする。 （もっと読む）

【目的】コンタクトプラグを従来よりも低抵抗化する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、半導体基体上にＳｉＯ_２膜を形成する工程（Ｓ１０２）と、ＳｉＯ_２膜にコンタクトホールを形成する工程（Ｓ１０４）と、コンタクトホール内にＴｉ膜を形成する工程（Ｓ１０６）と、Ｔｉ膜を窒化処理する工程（Ｓ１０８）と、コンタクトホール側壁に形成されたＴｉＮ膜を除去する工程（Ｓ１１０）と、コンタクトホール内にＷ膜を堆積させる工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】寄生容量が低く、かつ、熱処理による抵抗値の変動が小さい抵抗素子を有する半導体装置を得ることのできる技術を提供する。
【解決手段】スパッタリングターゲット材料としてタンタルを用い、スパッタリングガスとしてアルゴンと窒素との混合ガスを用いた反応性直流スパッタリング法により、窒化タンタル膜からなる厚さ２０ｎｍ、窒素濃度３０原子％未満の第１抵抗層５ａ、及び窒化タンタル膜からなる厚さ５ｎｍ、窒素濃度３０原子％以上の第２抵抗層５ｂを順次形成した後、第１及び第２抵抗層５ａ，５ｂを加工して抵抗素子Ｒ１を形成する。窒素濃度が３０原子％以上の上部領域を設けることにより、配線工程において熱負荷が与えられても抵抗素子Ｒ１の抵抗変動率を１％未満に抑えることができる。 （もっと読む）

【課題】 銅に対する良好なバリア性を持ち、生産性、及び周囲の膜との密着性の双方ともが良好となる銅保護膜を有した半導体装置の製造方法を提供すること。
【解決手段】 表面に銅、もしくは銅含有金属膜が露出した状態の半導体基板を準備する工程（ＳＴ．１）と、銅、もしくは銅含有金属膜の上に、ＣｏＷＢ、ＣｏＷＰ、及びＷのいずれか一つからなる金属膜を成膜する工程（ＳＴ．２）と、上記金属膜にＳｉを導入する工程（ＳＴ．３）と、Ｓｉが導入された金属膜を窒化する工程（ＳＴ．４）と、を具備する。 （もっと読む）

【課題】 プログラム特性の良好なプログラマブル素子及びそのプログラマブル素子を有する半導体装置の製造方法を提供することを目的とする。
【解決手段】 半導体基板１００と、半導体基板１００表面に離間して形成されたソース／ドレイン層１０３と、ソース／ドレイン層１０３間の半導体基板１００上に形成されたＨｆを含有する電荷トラップ膜を有するゲート絶縁膜１０５と、ゲート絶縁膜１０５上に形成されたプログラム電位が印加されるゲート電極１０６を備えることによって、ＦＰＧＡ等のプログラマブルロジックデバイスに使用されるプログラマブル素子のプログラム特性を向上する。 （もっと読む）

【課題】絶縁膜に開口された接続孔の内部に、チタン膜上に窒化チタン膜が形成された積層構造のバリアメタル膜を介して金属膜を埋め込んだ接続部における不具合を回避する。
【解決手段】コンタクトホールＣ１を形成して、その底部にニッケルシリサイド層１４を露出させた後、ＴｉＣｌ_４ガスを用いた熱反応により熱反応Ｔｉ膜２１ａを形成し、ＴｉＣｌ_４ガスを用いたプラズマ反応によりプラズマ反応Ｔｉ膜２１ｂを形成し、Ｈ_２ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの塩素濃度を低減すると同時に、ニッケルシリサイド層１４の表面の酸化膜を還元し、ＮＨ_３ガスを用いた熱窒化処理及びＮＨ_３ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの表面に窒素リッチＴｉＮ膜２１ｃを形成すると同時に、ニッケルシリサイド層１４の表面の酸化膜を還元する。 （もっと読む）

【課題】バリアメタルが薄い場合でもＡｌ配線のモフォロジ及びエレクトロマイグレーションを改善することができる半導体装置の製造方法を得る。
【解決手段】まず、半導体基板１１上にＳｉＯ_２層間膜１３（酸化膜）を形成する。次に、ＳｉＯ_２層間膜１３上にＴｉ膜１８を形成する。次に、Ｔｉ膜１８上にＴｉＮ膜３２を形成する。次に、ＴｉＮ膜３２上にＡｌ配線３３を形成する。ここで、Ｔｉ膜１８を形成する工程において、圧力が０．３Ｐａ以下の雰囲気中で物理気相成長法を用いる。これにより、Ｔｉ膜１８とＳｉＯ_２層間膜１３との間にＴｉＯ_２膜３１が形成される。 （もっと読む）

【課題】 Ｃｕの層間絶縁膜中への拡散を防止することができるＣｕ配線を備えた半導体装置を実現する。
【解決手段】 半導体装置１は、半導体基板１０の基板面１０ａの上方に、順番に積層形成された第１配線層３３、第２配線層３４及び第３配線層３５を備えている。第１配線層３３は、ＳＯＩ基板などの半導体基板１０の基板面１０ａ上に形成されており、層間絶縁膜１２、側面バリアメタル層１５、Ｃｕ配線１８及び上面バリアメタル層１９を備えている。Ｃｕ配線１８の上面部１８ａは、側面バリアメタル層１５と同様の材料により形成された上面バリアメタル層１９により覆われている。ここで、上面バリアメタル層１９の幅は、上面部１８ａの幅よりも大きく形成されている。この上面バリアメタル層１９により、Ｃｕ配線１８から上層の層間絶縁膜１２へのＣｕの拡散を防止することができる。 （もっと読む）

【課題】誘電体の部品として石英ガラス等が用いられる場合に、Naの発生を低減するプラズマ処理装置及びプラズマ処理方法を提供する。
【解決手段】 正イオンかつ可動イオンとなる不純物元素を含む誘電体部品と、一部が前記誘電体部品を用いて封止された真空容器と、前記真空容器内にガスを導入し、前記真空容器の内部の圧力を調整する手段と、前記誘電体部品を介して電磁波を前記真空容器の内部に放射する手段と、被処理体を保持する手段と、を有し、前記真空容器の内部でプラズマを発生させ、前記プラズマを用いて前記被処理体の処理を行うプラズマ処理装置であって、前記誘電体部品の前記プラズマが接する面と反対側に電極を設置し、前記電極に前記誘電体部品とプラズマが接する面のフローティング電位より負の直流電位を印加することによりNaの発生を低減させる。 （もっと読む）

【課題】配線間絶縁膜からビア間絶縁膜への水分の移動を抑制し、配線間の実効誘電率に与える影響の少ない絶縁膜を有する半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置１は、表面に半導体素子を有する半導体基板と、前記半導体基板上に形成された配線２ｂと、前記配線２ｂと同じ層に形成された配線間絶縁膜４ｂと、前記配線２ｂの下面に接続された第１のビア７ａと、前記第１のビア７ａと同じ層に形成された第１のビア間絶縁膜８ａと、前記配線２ｂの上面に接続された第２のビア７ｂと、前記第２のビア７ｂと同じ層に形成された第２のビア間絶縁膜８ｂと、前記配線間絶縁膜４ｂと前記第１のビア間絶縁膜８ａとの間、および前記配線間絶縁膜４ｂと前記第２のビア間絶縁膜８ｂとの間の少なくともいずれか一方に形成されたＣｕＳｉＮ膜９と、を有する。 （もっと読む）