【課題】ＣＦ_ｘ膜を層間絶縁膜として有する多層配線構造の半導体装置において、低誘電率であるＣＦ_ｘ膜の利点を生かすことができ、かつＣＭＰ処理による特性の劣化を防止することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、ＣＦ_ｘ膜を成膜する工程（ａ）と、ＣＦ_ｘ膜に所定パターンの凹部を形成する工程（ｂ）と、凹部を埋めかつＣＦ_ｘ膜上にわたって配線層を設ける工程（ｃ）と、凹部内以外の前記ＣＦ_ｘ膜上の余剰の配線層をＣＭＰ（化学機械研磨）によって除去してＣＦ_ｘ膜の表面を露出させる工程（ｄ）と、を有し、工程（ｂ）の前または後において、ＣＦ_ｘ膜の表面を窒化する工程（ｅ）を備える。 （もっと読む）

【課題】バリアメタル層の金属配線に対する密着性を向上させつつ、金属配線の低抵抗化を図った半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜１５に形成された凹部１６、１７内にバリアメタル層２０を形成した後、凹部１６、１７内にＣｕ配線層２３を形成する。バリアメタル層２０の形成工程は、凹部１６、１７内にＴｉ含有量が５０原子％を超える第１のＴｉＮ_x膜１８を形成した後、側壁部上と比較して底部上に相対的に多く形成されるように、Ｔｉ含有量が第１のＴｉＮ_x膜１８より多い第２のＴｉＮ_x膜（またはＴｉ膜）１９を形成する。 （もっと読む）

【課題】ダマシン配線構造を有する半導体装置において、フルオロカーボン膜へのエッチングダメージによるＣｕ配線構造でのリーク電流の増加や誘電率の低下を抑制し、信頼性の担保された半導体装置の製造方法を提供する。
【解決手段】エッチング処理の施されたフルオロカーボン膜の表面に対し、窒化プラズマ処理またはＣＦプラズマ処理を行う、半導体装置の製造方法が提供される。これによれば、配線溝形成時のフルオロカーボン膜へのエッチングダメージが修復され、Ｃｕ配線構造におけるリーク電流の増加や誘電率の低下を抑制することができる。 （もっと読む）

【課題】低抵抗かつ微細化が可能なグラフェン配線を有する半導体装置およびその製造方法を提供する。
【解決手段】一実施の形態によれば、半導体装置は、配線と前記配線に接続されるコンタクトプラグを有する。前記配線は、長さ方向の両側面に触媒層を有する基体と、前記基体の前記両側面上に前記触媒層と接して形成され、前記基体の前記両側面と垂直に積層された複数のグラフェンを有するグラフェン層を有する。 （もっと読む）

【課題】異方性エッチングを利用して、１つの銅膜に配線パターンとビアパターンとを同時に形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】バリア膜１００上に、銅膜１０１を形成する工程と、銅膜１０１上に、第１のマスク材を形成する工程と、第１のマスク材をマスクに用いて、銅膜１０１をバリア膜１００が露出するまで異方的にエッチングする工程と、第１のマスク材を除去した後、異方的にエッチングされた銅膜１０１上に、第２のマスク材を形成する工程と、第２のマスク材をマスクに用いて、銅膜１０１をその途中まで異方的にエッチングする工程と、前記第２のマスク材を除去した後、異方的にエッチングされた銅膜１０１上に、絶縁物を堆積させ、異方的にエッチングされた銅膜１０１周囲に、層間絶縁膜１０６を形成する工程と、を具備する。 （もっと読む）

【課題】ストレスによる半導体回路の特性変動・劣化を抑制した半導体デバイスを提供する。
【解決手段】縦導体３は、半導体回路に隣接して半導体層１の厚み方向に設けられ、少なくとも一つは、半導体層１と対面する領域に、等軸晶領域を有するか、または、凝固点と融解点との温度差が５０℃以上である。 （もっと読む）

【課題】 基板を薄くしてもその反りを防止するＴＳＶ構造の製造方法を提供する
【解決手段】本発明の半導体装置の製造方法は、半導体基板の表面に半導体素子を集積させて回路の少なくとも一部を形成する工程と、半導体基板の表面から穴を開ける工程と、穴の内表面に絶縁膜およびバリア膜を形成する工程と、バリア膜の表面に、穴を埋めるように導電性金属を形成する工程と、半導体基板の裏面を加工して厚さを減少させ、導電性金属を突出させる工程と、半導体基板の裏面にＳｉＣＮ膜を設ける工程とを有する。 （もっと読む）

【課題】下地に対する選択比が大きく、テーパー形状の配線を形成するドライエッチング
方法を提供する。
【解決手段】基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下の配線を形成
する。また、基板上に導電性材料からなる膜を形成し、ＩＣＰエッチング装置を用いて前
記導電性材料からなる膜をドライエッチングして、テーパー角が６０°以下のゲート配線
を形成し、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に活性層を形
成する。 （もっと読む）

【課題】配線抵抗が低く配線間の絶縁性の高い回路基板及びその製造方法を提供する。
【解決手段】基板上に、Ｃｕを含む導電性材料の配線構造体を形成し、配線構造体の表面に、Ｃｕ−Ｎ結合を有する絶縁性の拡散防止膜を形成した後、拡散防止膜が形成された配線構造体を覆うように、絶縁膜を形成する。 （もっと読む）

【課題】特性のばらつきを抑制することができる半導体装置の製造方法を提供する。
【解決手段】基板１の上方に絶縁膜４を形成し、絶縁膜４に、絶縁膜４下に位置する導電領域３ｄを露出する開口部６を形成し、導電領域３ｄ上及び開口部６の側面上に、Ｔｉを含有するグルー膜１７を形成する。また、グルー膜１７の表面に存在する自然酸化膜を除去して、グルー膜１７の表面を露出し、グルー膜１７の表面を一定の条件下で酸化し、酸化が行われたグルー膜１７上に、Ｗを含有する導電膜を形成する。なお、酸化を、グルー膜１７の表面が露出した状態で開始する。 （もっと読む）

【課題】Ｃｕ系合金配線膜と半導体層との間に通常設けられるバリアメタル層を省略しても優れた低接触抵抗を発揮し得、さらに密着性に優れた配線構造を提供する。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、前記半導体層と前記Ｃｕ合金層との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素および酸素のいずれかの元素は前記半導体層のＳｉと結合しており、前記Ｃｕ合金層は、Ｃｕ−Ｘ合金層（第一層）と第二層とを含む積層構造である。 （もっと読む）

【課題】バリアメタル層を有する半導体装置を製造するに際し、パーティクルの発生を抑制可能な製造方法、及びこの製造方法を用いる半導体装置の製造装置を提供する。
【解決手段】
２つの金属層の間に金属化合物層が挟まれてなるバリアメタル層を有する半導体装置を製造するに際し、チタン及びタンタルのいずれか一方の金属元素から構成されるターゲットを希ガスの雰囲気でスパッタして、複数の金属層を下地配線上に積層する過程において最下層となる第１金属層に酸化処理を施す。次いで、最下層となる第１金属層の表面に第１金属酸化物層を形成した後に、層間において構成元素が異なるように、一つ以上の金属層を含む下地の表面に対して酸化処理、窒化処理、及び酸窒化処理のいずれかの処理を施す。こうした処理より第２金属化合物層を形成する。上記金属化合物層は、金属酸化物層の他、金属窒化物層や金属酸窒化物層であってもよい。 （もっと読む）

【課題】ビアホール内のコンタクト材料としてカーボンナノチューブ（ＣＮＴ）を用いつつ、ビア抵抗の低減及びプロセスの容易化をはかる。
【解決手段】配線層間のビアにＣＮＴを用いた半導体装置であって、表面にＣｕ配線１７を有する基板上に設けられた層間絶縁膜１９と、層間絶縁膜１９に形成されＣｕ配線１７に接続されるビアホールと、ビアホール内に露出するＣｕ配線１７上に選択的に形成され、Ｃｕ配線１７に対するバリアとなり、且つＣＮＴの成長の助触媒となる第１の金属膜２１と、ビアホール内の少なくとも第１の金属膜２１上に形成された、ＣＮＴの成長の触媒となる第２の金属膜２２と、第１及び第２の金属膜２１，２２が形成されたビアホール内に形成されたＣＮＴ２３と、を備えた。 （もっと読む）

【課題】本発明は、半導体デバイス要素のメタライゼーション及び誘電体材料の不活性化に使用される障壁層に関する。
【解決手段】半導体デバイスメタライゼーション要素用の障壁層は、要素くぼみ中に形成されたシリコン窒化物薄膜とシリコン窒化物薄膜上に形成された耐熱性金属薄膜を供する。デバイス要素は誘電体材料及び誘電体中に形成されたくぼみを含む。くぼみ内の誘電体材料の表面は、制御されたパラメータ下で窒素に露出される。くぼみの内部に隣接した誘電体材料の部分は、シリコン窒化物に変換される。
耐熱性金属は次に、くぼみの側壁に沿って、適合して堆積される。次に、耐熱性金属薄膜上にシード層が堆積され、次にくぼみ内に導電性金属が堆積される。次に、くぼみの外の過剰の金属を除去し、デバイスを平坦化するため、デバイスを研磨する。 （もっと読む）

【課題】ボイドやシームが発生しにくい構造体とする。
【解決手段】本発明の半導体装置は、半導体基板１０１に形成された層間絶縁膜１０３と、層間絶縁膜１０３に形成されたコンタクト孔１０４と、コンタクト孔１０４を埋め込むＣｕ膜１０７と、コンタクト孔１０４の内部の側壁に形成され、Ｃｕ膜１０７の下地となる金属含有下地膜１３と、を備える。コンタクト孔１０４の開口に接続している側壁の一部を含む第一の領域１１において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属窒化層１０６を有する。第一の領域１１よりも半導体基板１０１側の側壁を含む第二の領域１２において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属層１０５を有する。金属層１０５の表面におけるＣｕ膜１０７の成膜速度は、金属窒化層１０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。 （もっと読む）

【課題】薄膜抵抗と配線部との接触抵抗が高抵抗化することを抑制できる薄膜抵抗を備えた半導体装置の製造方法を提供する。
【解決手段】スパッタ装置内において事前にチタンの表面を窒化させておくことで窒化チタンを形成しておき、その後、窒素の導入を停止した状態で窒化チタンをターゲットとしたスパッタにより、窒化チタン膜によって構成される第１金属層５を形成する。これにより、薄膜抵抗Ｒと接触する第１金属層５を形成する際に、スパッタ装置内に窒化ラジカルが基本的には存在していない条件で第１金属層５の成膜を行うことができるため、薄膜抵抗Ｒの露出部分に窒化物が形成されないようにできる。したがって、薄膜抵抗Ｒと配線部の一部を構成する第１金属層５との接触抵抗が高抵抗化することを抑制することが可能となる。 （もっと読む）

【課題】ゲート絶縁層内に拡散する汚染元素によってトランジスタ特性が低下するのを防止した薄膜トランジスタを有する表示装置、および、その製造方法を提供することを目的とする。
【解決手段】基板１０１の上側に積層された半導体層１０４と、半導体層１０４の上側に積層されるゲート電極１０６と半導体層１０４とゲート電極１０６との間に積層されるゲート絶縁層１０５と、ソース電極１１２およびドレイン電極１１１と、を含む薄膜トランジスタを有する表示装置であって、ソース電極１１２およびドレイン電極１１１の少なくとも一方は、ゲート絶縁層１０５の上側に形成されて、ゲート絶縁層１０５に形成されるコンタクトホール１０９を介して半導体層に接続され、コンタクトホール１０９の側壁には、窒素化合物を含む側壁膜１１０が形成される、ことを特徴とする表示装置。 （もっと読む）

【課題】ＳＲＡＭ回路の動作速度を向上させる。
【解決手段】駆動ＭＩＳＦＥＴと転送ＭＩＳＦＥＴとそれらの上部に形成された縦型ＭＩＳＦＥＴとでメモリセルを構成したＳＲＡＭにおいて、周辺回路を構成するＭＩＳＦＥＴ間の電気的接続を、メモリセルの縦型ＭＩＳＦＥＴ（ＳＶ_１、ＳＶ_２）よりも下部に形成されるプラグ２８および中間導電層４６、４７で行うとともに、縦型ＭＩＳＦＥＴ（ＳＶ_１、ＳＶ_２）よりも上部に形成されるプラグ、第１および第２金属配線層を用いて行うことにより、配線の自由度を向上でき、高集積化できる。また、ＭＩＳＦＥＴ間の接続抵抗を低減でき、回路の動作スピードを向上できる。 （もっと読む）

【課題】絶縁膜のストレスに耐え、絶縁膜からの酸素や水分の影響を抑制しつつ、エレクトロマイグレーションの耐性や配線間の耐圧も改善することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法では、（ａ）凹部１０２が形成された絶縁膜１０１上に、ＴａＮ膜１０３を成膜する工程と、（ｂ）ＴａＮ膜１０３上に、Ｔａよりも熱膨張係数が大きいＴｉを主成分とするＴｉ膜１０４を成膜する工程と、（ｃ）Ｔｉ膜１０４上に、Ｔｉよりも熱膨張係数が大きいＣｕを主成分とするＣｕ膜１０５を成膜する工程と、（ｄ）Ｃｕを、電解めっきにより、凹部１０２内に埋め込む工程とを含む。 （もっと読む）