半導体デバイス障壁層
【課題】本発明は、半導体デバイス要素のメタライゼーション及び誘電体材料の不活性化に使用される障壁層に関する。
【解決手段】半導体デバイスメタライゼーション要素用の障壁層は、要素くぼみ中に形成されたシリコン窒化物薄膜とシリコン窒化物薄膜上に形成された耐熱性金属薄膜を供する。デバイス要素は誘電体材料及び誘電体中に形成されたくぼみを含む。くぼみ内の誘電体材料の表面は、制御されたパラメータ下で窒素に露出される。くぼみの内部に隣接した誘電体材料の部分は、シリコン窒化物に変換される。
耐熱性金属は次に、くぼみの側壁に沿って、適合して堆積される。次に、耐熱性金属薄膜上にシード層が堆積され、次にくぼみ内に導電性金属が堆積される。次に、くぼみの外の過剰の金属を除去し、デバイスを平坦化するため、デバイスを研磨する。
【解決手段】半導体デバイスメタライゼーション要素用の障壁層は、要素くぼみ中に形成されたシリコン窒化物薄膜とシリコン窒化物薄膜上に形成された耐熱性金属薄膜を供する。デバイス要素は誘電体材料及び誘電体中に形成されたくぼみを含む。くぼみ内の誘電体材料の表面は、制御されたパラメータ下で窒素に露出される。くぼみの内部に隣接した誘電体材料の部分は、シリコン窒化物に変換される。
耐熱性金属は次に、くぼみの側壁に沿って、適合して堆積される。次に、耐熱性金属薄膜上にシード層が堆積され、次にくぼみ内に導電性金属が堆積される。次に、くぼみの外の過剰の金属を除去し、デバイスを平坦化するため、デバイスを研磨する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイス、より具体的には半導体デバイス要素のメタライゼーション及び誘電体材料の不活性化に使用される障壁層に関する。
【背景技術】
【０００２】
薄膜は半導体デバイスの作製において、各種の異なる機能を果す。たとえば、薄膜は相互接続構造の形成に用いられる、相互接続構造は多層半導体デバイスの異なるレベルを接続する集積回路上の構造で、導電性金属を堆積させたトレンチ及びビアのような形状を含む。しばしば薄膜は誘電体材料及び導電性金属間の形状内の障壁層を形成するために、用いられる。
【０００３】
典型的な相互接続構造が、図１に示されている。相互接続構造（１１）は誘電体層（１４）又は絶縁層により分離された上部メタライゼーション層（１２）及び下部メタライゼーション層（１３）を含む。導電性金属層（１２）及び（１３）は、誘電体材料（１６）内で空間的に分離された金属ライン（１５）を含む。導電性金属で満したビア（１７）は、上部メタライゼーション層（１２）の金属ライン（１５）を下部メタライゼーション層（１３）の導電性ライン（１５）に相互接続する。典型的な場合、多層構造において、下部メタライゼーション層（１３）はシングルダマシンとして知られるプロセスを用いて作製され、誘電体層（１４）及び上部金属層（１２）は、デュアルダマシンとして知られるプロセスを用いて作製される。これらのダマシンは当業者にはダマシンプロセスとして知られている。
【０００４】
いずれのダマシンプロセスにおいても、トレンチ、ビア又はそれらの組合せのような形状は、誘電体材料（１６）中にエッチングされる。次に、障壁層（１８）をスパッタ堆積のような周知のプロセスを用いて、形状中に堆積させる。障壁層（１８）は形状の側壁及び底部に適合した薄膜を形成する。次に、シード層（１９）を障壁層（１８）上に堆積させ、シード層（１９）上の形状中に導電性金属を電解メッキさせる。形状の外側の過剰の薄膜及び金属を除去するために、これらの堆積工程後、デバイスを平坦化する。障壁層（１８）は導電性金属が誘電体材料中に拡散するのを防止し、シード層（１９）は導電性金属の障壁層（１８）への固着性を促進する。耐熱性金属又は耐熱性金属の合金が、しばしば障壁層の作製に用いられる。たとえば、タンタル（Ｔａ）又はタンタル窒化物（ＴａＮ）の一方又は両方が、障壁層の要素として、用いられる。
【０００５】
しかし、Ｔａは多結晶で、Ｔａ粒界を通る銅の拡散は持続する。この問題を解決するための従来の試みには、Ｔａの厚さを増すこと、粒界拡散路を阻止するため、Ｔａに窒素を加えること又はＴａ／ＴａＮデュアル障壁層を用いることが含まれる。不幸にもこれらの選択によって障壁層の抵抗が増し、エレクトロマイグレーションを促進し有害である。これは特に、図１に示されるように、下部メタライゼーション（１３）及びライン（１５）上のビアの底部上に、障壁層（１８）を堆積させた時に起り、それによって相互接続構造の抵抗が増す。
【０００６】
加えて、Ｔａ薄膜は多孔質低ｋ誘電体材料中に吸収された水が、銅を侵蝕するのを防止しない。低ｋ誘電体材料は、一部それらの抵抗率が低いために用いられ、約４．０より小さい誘電率を有する誘電体材料が含まれる。有機シリケートは最も広く用いられている低ｋ誘電体である。しかし、低ｋ誘電体は非常に多孔質で、吸湿性である。多孔質低ｋ誘電体内に捕獲された水は、蒸発する。水蒸気は銅まで移動し、金属を酸化させる。更に、有機シリケート及び相互接続構造の作製に用いられる他のスピンオン低ｋ誘電体材料に対するＴａの固着性は悪い。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は障壁層及び新しいデュアル薄膜を用いる障壁層の作製プロセスに関する。障壁層を構成する２つの薄膜は、デバイストポグラフィ構造中に形成されたトレンチ、ビア、孔のようなくぼみ又は形状内に形成される。障壁層はデバイス形状内の誘電体材料の表面に沿って配置されたシリコン窒化物（ＳｉＮ）を含む第１の薄膜を含む。第２の薄膜又は耐熱性金属薄膜を、形状の側壁及び底部とシリコン窒化物薄膜上に堆積させる。本明細書中で用いられる耐熱性金属という用語は、耐熱性金属合金も含む。次に、障壁層上に金属シード層を堆積させ、次にシード層上の形状内に、導電性金属を堆積させる。
【図面の簡単な説明】
【０００８】
【図１】従来技術の障壁層を有する半導体デバイス上の相互接続構造の部分的な断面図である。
【図２】金属層中に新しい障壁層を用い、金属層上にビア及びトレンチがエッチングされた相互接続構造の作製工程の部分的な断面図である。
【図３】ビア及びトレンチ中にＳｉ３Ｎ４薄膜が形成された相互接続構造の作製工程の部分的な断面図である。
【図４】ビア及びトレンチ中に耐熱性金属薄膜が堆積された相互接続構造の作製工程の部分的な断面図である。
【図５】ビア及びトレンチ中に耐熱性金属薄膜及び導電性金属が堆積された相互接続構造の作製工程の部分的な断面図である。
【０００９】
本発明について相互接続構造の作製に関して述べるが、そのように限定することは意図してなく、メタライゼーション又は誘電体不活性化用に障壁層を必要とする任意のデバイス要素に適用してよい。相互接続構造は一般に、他の上に堆積させた誘電体材料の複数の層（誘電体層）を含む。これらの誘電体層はエッチ停止層により分離され、エッチ停止層は誘電体材料中にエッチングすべき形状の境界を、一部規定する。誘電体材料は低ｋ誘電体材料を含んでよく、この用語は本明細書で用いられるように、約４．０までの誘電率をもつ有機シリケートのようなスピンオン誘電体を含む。
【００１０】
誘電体材料中にエッチングされるビア又はトレンチのようなくぼみ又は形状は、少くとも１つ又は複数の側壁を含んでよく、誘電体材料の１ないし複数の露出された表面を含んでもよい。誘電体の表面は、ある時間、あらかじめ決められた温度及び圧力で窒素に露出される。誘電体の表面は窒化され、誘電体表面に沿ってＳｉ２Ｎ４薄膜が形成される。窒化は誘電体の一部の化学組成を変え、誘電体材料内及び誘電体表面に沿って集積された薄膜が形成される。
【００１１】
次に、耐熱性金属薄膜を形状の側壁及び底部及びシリコン窒化物薄膜上に適合するように形状内に堆積させる。金属層を耐熱性金属薄膜上に堆積させる。次に、形状内に導電性金属を堆積させ、デバイス形状の外側の過剰の金属及び薄膜を除去するため、化学機械平坦化（“ＣＭＰ”）を用いて、デバイスを平坦化する。
このようにして、Ｓｉ３Ｎ４薄膜（又は第１の薄膜）は誘電体材料の表面を封じ、耐熱性金属薄膜と組合さり、導電性金属が誘電体に拡散するのを防止する障壁層として働く。Ｓｉ３Ｎ４はまた、耐熱性金属の低ｋ誘電体の表面への固着性を促進する。
【００１２】
ここで述べる本発明が、相互接続構造のデュアルダマシン作製を例に、図２ないし５により詳細に示されている。しかし、新しい障壁層及び障壁層の作製プロセスは、相互接続構造の作製あるいは相互接続構造の特定の形状（ビア又はトレンチ）に限定することを意図していない。更に、本発明は金属層のシングルダマシン形成及びその中の誘電体の処理に応用できる。新しい障壁層は各種の型の半導体デバイス要素及びデバイス形状とともに使用できる。
【００１３】
図２を参照すると、下部金属層（２２）が完成している相互接続構造（２１）の作製工程が示されている。下部金属層（２２）は半導体基板（３９）上に堆積させた誘電体材料（２４）を含む。第一のエッチ停止層（２５Ａ）がデバイス基板（３５）と下部金属層（２２）の間にはさまれている。
【００１４】
エッチ停止層（２５Ａ）は典型的な場合相互接続構造の作製に用いられ、当業者には知られている誘電体材料から成り、シリコンカーバイド、シリコン窒化物、二酸化シリコン又はそれらの組合せが含まれる。誘電体材料は約４．０までの誘電率を有する有機シリケートガラスのようなスピン−オン低ｋ誘電体を含んでよい。そのような誘電体には、ノベラス（Ｎｏｖｅｌｌｕｓ）社により製造販売されているコーラル及びブラックダイヤモンドが含まれる。しかし、誘電体材料は低ｋ誘電体に限定されない。
【００１５】
下部金属層（２２）上に２つの誘電体層を、絶縁層（３４）及び上部金属層（２３）の形で堆積させる。第２のエッチ停止層（２５Ｂ）を最初下部金属層（２２）上に堆積させ、次に絶縁層（３４）をエッチ停止層（２５Ｂ）及び下部金属層（２２）上に堆積させる。次に、第３のエッチ停止層（２５Ｃ）を絶縁層（３４）上に堆積させ、上部金属層（２３）を第３のエッチ停止層（２５Ｃ）上に堆積させる。
【００１６】
次に、デバイス障壁（３５）が上部金属層（２３）上に形成される。デバイス障壁層（３５）は通常ビア又はトレンチのようなデバイス形状をパターン形成及びエッチングする目的で、デバイス上に堆積させたマスク層の薄膜の残りである。図２を参照すると、ビア（３１）が絶縁層（３４）中にエッチングされ、トレンチ（３２）は上部金属層（２３）中にエッチングされている。デバイス形状（３１）及び（３２）を形成するために、当業者には知られたデュアルダマシンプロセスを用いてよい。
【００１７】
エッチ停止層（２５Ｂ）及び（２５Ｃ）、デバイス障壁層（３５）は典型的な場合、相互接続構造の作製に用いられ、当業者には周知の誘電体材料から成り、シリコンカーバイド，シリコン窒化物、二酸化シリコン又はそれらの組合せが含まれる。絶縁層（３４）及び上部金属層（２３）は、誘電体材料（２４）から成ってもよい。
【００１８】
図２に示されるように、下部金属層は誘電体材料（２４）内に形成されたライン（２６）を含む。下部金属層（２２）はシングルダマシンプロセスを用いて作製され、それには低ｋ誘電体材料中へのトレンチ形状（３１）のエッチング、トレンチ（３１）内への障壁層（２８）の形成、障壁層（２８）上へのシード層（３３）の堆積、ライン（２６）を形成するためのシード層（３３）上への銅のような導電性金属の堆積が含まれる。次に、金属層（２２）上にエッチング停止層（２５Ｂ）を堆積させる。
【００１９】
図３ないし５を参照すると、下部金属層の作製が完了し、層（３４）及び（２３）中にそれぞれビア（３１）及びトレンチ（３２）がエッチングされた後、障壁層（２８）が形状（３１）及び（３２）中に形成され、次に障壁層（２８）上にシード層（３３）が堆積される。次に、形状（３１）及び（３２）内、ライン（２６）上及びシード層（３３）上に、導電性金属が堆積される。形状（３１）及び（３２）の外のデバイス上に堆積した過剰の金属及び薄膜材料を除去するため、金属（２７）、障壁層（２８）及びシード層（３３）を、ＣＭＰを用いて平坦化する。
【００２０】
下部金属層（２２）及び上部金属層（２３）中の形状内に形成された障壁層（２８）は、形状（３１）及び（３２）内の誘電体材料（２４）の表面に沿って配置されたシリコン窒化物から成る第１の薄膜（２９）を含む。障壁層（２８）はまた、第１の薄膜（２９）上に堆積させた耐熱性金属又は耐熱性金属合金から成る第２の薄膜（３０）を含む。
【００２１】
図２及び３を参照すると、形状（３１）及び（３２）は誘電体材料（２４）の露出された表面（３７）及び（３８）とエッチ停止層（２５Ａ）、（２５Ｂ）及び（２５Ｃ）によりそれぞれ形成された側壁（３６）を含む。ビア（３１）はまたライン（２６）の最上部表面により形成された底部を含む。下部金属層中のトレンチ（３１）はまた基板（２９）上に配置された底部を含む。第１の薄膜（２９）は誘電体表面（３７）のみに沿って配置され、第２の薄膜（３０）は誘電体表面（３７）及びエッチ停止表面（３８）を含む側壁（３６）を被覆する。
【００２２】
第１の薄膜（２９）は形状（３１）及び（３２）内の誘電体表面を、一定時間、あらかじめ決められた温度及び圧力で、窒素に露出することによって、形成される。誘電体表面（３７）は窒化として知られる化学反応を受け、それによって誘電体材料（２４）のシリコンと、制御されたパラメータ下で導入された窒素間の化学結合が形成される。
【００２３】
窒化はプラズマエッチング又はプラズマ促進堆積装置のようなプラズマが発生できる装置内で行える。たとえば、窒化はマイクロ波プラズマ、ｒｆ−パワーバイアスを有する物理的気相堆積装置又はプラズマ促進化学気相堆積（ＰＥＣＶＤ）装置内で行える。これらの装置のそれぞれは、半導体デバイスの作製に用いられ、それらの動作は当業者に知られており、選択した装置がプラズマが生成されているチャンバ中に注入された窒素を受けるのに、容易に適応できることを認識するであろう。そのような装置の１つに、ノベラス（Ｎｏｖｅｌｌｕｓ）社製のＩＲＩＤＩＡＬ−ＤＬマイクロ波装置が含まれる。
【００２４】
誘電体材料（２４）中に形状（３１）及び（３２）がエッチング形成され、その後の作製工程のためにデバイスが清浄化された後、デバイスはマイクロ波反応室内の圧盤に、固定される。ＩＲＩＤＩＡ−ＤＬマイクロ波を用いる時、純粋な窒素（Ｎ２）又はアンモニア（ＮＨ３）の形の窒素は、ＩＲＩＤＩＡマイクロ波に対し約５００ｓｃｃｍの割合で、チャンバを通して清浄化される。チャンバの温度は約２７０℃に、約１２０秒間、約６００ｍｔｏｒｒの圧力で上げられ、マイクロ波パワーは約１７００ワットにセットされる。
【００２５】
マイクロ波反応室を通して窒素が清浄化される時、プラズマは窒素イオン又はフリーラジカルの一方又は両方を発生し、誘電体表面中のシリコンと衝突し、反応して、Ｓｉ３Ｎ４薄膜を形成する。第１の薄膜は実際に誘電体表面に約５０Åの深さに浸透し、約１００Åまでの深さで、シリコンと反応する。典型的な場合、シリコン窒化薄膜（２９）の深さは、誘電体材料（２４）内で約１５Åないし約５０Åの範囲になるであろう。窒素はエッチ停止層（２５Ａ−Ｃ）、デバイス障壁（３５）又は形状（３１）及び（３２）内の第１の薄膜（２９）の複数の薄膜部分を形成する導電性金属の露出された表面とは反応しない。
【００２６】
誘電体表面上にシリコン窒化物薄膜が形成された後、第２の薄膜（３０）を形状（３１）又は（３２）中に堆積させる。第２の薄膜（３０）（やはり耐熱金属薄膜と呼ばれる）は、耐熱金属又は耐熱金属合金から成る。障壁層を形成するために用いられる一般的な金属には、タンタル（Ｔａ）又はタンタル窒化物が含まれるが、他の耐熱性金属も許容でき、それらにはタングステン、タングステン窒化物、チタン又はチタン窒化物が含まれる。耐熱金属薄膜はスパッタ堆積又は化学気相堆積のような周知の堆積プロセスを用いて形成され、それによって金属薄膜（３０）は形状（３１）及び（３２）の側壁の形に適合し、シリコン窒化物薄膜（２９）を被覆する。図４及び５に示されるように、耐熱性金属薄膜はビア（３１）の形に適合し、導電性ライン（２６）を被覆する。シリコン窒化物薄膜（２９）の形成の結果、耐熱性金属薄膜（３０）の厚さはかなり減少でき、薄膜（３０）及びライン（２６）間の接触抵抗は減少する。耐熱性金属薄膜（３０）の厚さは、約１５０Åないし約５００Åである。薄膜（３０）は典型的な厚さの約半分に減少できる。
【００２７】
次に、導電性金属層が形状（３１）及び（３２）の側壁（３６）に固着するように、シード層（３３）を耐熱性薄膜（３０）上に堆積させる。次に、銅又は導電性金属（２７）をビア及びトレンチ形状（３１）及び（３２）中に堆積させ、デバイスを平坦化する。完成した相互接続構造が図５に示されており、金属を満したビア（３１）により相互接続された上部金属層（２３）及び下部金属層（２２）中のライン（２７）を含む。トレンチ形状（３２）及びビア（３１）のそれぞれは、形状（３１）及び（３２）内の誘電体材料（２４）の表面に沿って配置された第１の薄膜又はシリコン窒化物薄膜（２９）とシリコン窒化物薄膜（２９）上に堆積させた耐熱性金属薄膜（３０）を含む新しい障壁層と、線で仕切られる。
【００２８】
本発明の好ましい実施例について、本明細書で示し述べてきたが、そのような実施例は例としてのみ示したもので、限定するためでないことは、明らかであろう。本発明から離れることなく、当業者には多くの変形、修正及び置き代えができるであろう。たとえば、本発明の指針から同等の利点が得られるから、本発明はここで示した最善の例に限定されない。従って、本発明は特許請求の範囲の精神及び視野によってのみ、限定される。
【符号の説明】
【００２９】
１１ 相互接続構造
１２ 上部メタライゼーション、導電性金属層、金属層
１３ 下部メタライゼーション
１４ 誘電体層
１５ 金属ライン、導電性ライン、ライン
１６ 誘電体材料
１７ ビア
１８ 障壁層
１９ シード層
２１ 相互接続構造
２２ 下部金属層
２３ 上部金属層
２４ 誘電体材料
２５Ａ，２５Ｂ，２５Ｃ エッチ停止層
２６ ライン
２７ 金属
２８ 障壁層
２９ 薄膜、シリコン窒化物薄膜
３０ 薄膜、金属薄膜
３１ ビア、デバイス形状、トレンチ形状、形状、トレンチ
３２ デバイス形状、トレンチ
３３ シード層
３４ 絶縁層、誘電体材料
３５ デバイス基板、デバイス障壁、デバイス障壁層
３６ 側壁
３７，３８ 表面
３９ 半導体基板
【技術分野】
【０００１】
本発明は半導体デバイス、より具体的には半導体デバイス要素のメタライゼーション及び誘電体材料の不活性化に使用される障壁層に関する。
【背景技術】
【０００２】
薄膜は半導体デバイスの作製において、各種の異なる機能を果す。たとえば、薄膜は相互接続構造の形成に用いられる、相互接続構造は多層半導体デバイスの異なるレベルを接続する集積回路上の構造で、導電性金属を堆積させたトレンチ及びビアのような形状を含む。しばしば薄膜は誘電体材料及び導電性金属間の形状内の障壁層を形成するために、用いられる。
【０００３】
典型的な相互接続構造が、図１に示されている。相互接続構造（１１）は誘電体層（１４）又は絶縁層により分離された上部メタライゼーション層（１２）及び下部メタライゼーション層（１３）を含む。導電性金属層（１２）及び（１３）は、誘電体材料（１６）内で空間的に分離された金属ライン（１５）を含む。導電性金属で満したビア（１７）は、上部メタライゼーション層（１２）の金属ライン（１５）を下部メタライゼーション層（１３）の導電性ライン（１５）に相互接続する。典型的な場合、多層構造において、下部メタライゼーション層（１３）はシングルダマシンとして知られるプロセスを用いて作製され、誘電体層（１４）及び上部金属層（１２）は、デュアルダマシンとして知られるプロセスを用いて作製される。これらのダマシンは当業者にはダマシンプロセスとして知られている。
【０００４】
いずれのダマシンプロセスにおいても、トレンチ、ビア又はそれらの組合せのような形状は、誘電体材料（１６）中にエッチングされる。次に、障壁層（１８）をスパッタ堆積のような周知のプロセスを用いて、形状中に堆積させる。障壁層（１８）は形状の側壁及び底部に適合した薄膜を形成する。次に、シード層（１９）を障壁層（１８）上に堆積させ、シード層（１９）上の形状中に導電性金属を電解メッキさせる。形状の外側の過剰の薄膜及び金属を除去するために、これらの堆積工程後、デバイスを平坦化する。障壁層（１８）は導電性金属が誘電体材料中に拡散するのを防止し、シード層（１９）は導電性金属の障壁層（１８）への固着性を促進する。耐熱性金属又は耐熱性金属の合金が、しばしば障壁層の作製に用いられる。たとえば、タンタル（Ｔａ）又はタンタル窒化物（ＴａＮ）の一方又は両方が、障壁層の要素として、用いられる。
【０００５】
しかし、Ｔａは多結晶で、Ｔａ粒界を通る銅の拡散は持続する。この問題を解決するための従来の試みには、Ｔａの厚さを増すこと、粒界拡散路を阻止するため、Ｔａに窒素を加えること又はＴａ／ＴａＮデュアル障壁層を用いることが含まれる。不幸にもこれらの選択によって障壁層の抵抗が増し、エレクトロマイグレーションを促進し有害である。これは特に、図１に示されるように、下部メタライゼーション（１３）及びライン（１５）上のビアの底部上に、障壁層（１８）を堆積させた時に起り、それによって相互接続構造の抵抗が増す。
【０００６】
加えて、Ｔａ薄膜は多孔質低ｋ誘電体材料中に吸収された水が、銅を侵蝕するのを防止しない。低ｋ誘電体材料は、一部それらの抵抗率が低いために用いられ、約４．０より小さい誘電率を有する誘電体材料が含まれる。有機シリケートは最も広く用いられている低ｋ誘電体である。しかし、低ｋ誘電体は非常に多孔質で、吸湿性である。多孔質低ｋ誘電体内に捕獲された水は、蒸発する。水蒸気は銅まで移動し、金属を酸化させる。更に、有機シリケート及び相互接続構造の作製に用いられる他のスピンオン低ｋ誘電体材料に対するＴａの固着性は悪い。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は障壁層及び新しいデュアル薄膜を用いる障壁層の作製プロセスに関する。障壁層を構成する２つの薄膜は、デバイストポグラフィ構造中に形成されたトレンチ、ビア、孔のようなくぼみ又は形状内に形成される。障壁層はデバイス形状内の誘電体材料の表面に沿って配置されたシリコン窒化物（ＳｉＮ）を含む第１の薄膜を含む。第２の薄膜又は耐熱性金属薄膜を、形状の側壁及び底部とシリコン窒化物薄膜上に堆積させる。本明細書中で用いられる耐熱性金属という用語は、耐熱性金属合金も含む。次に、障壁層上に金属シード層を堆積させ、次にシード層上の形状内に、導電性金属を堆積させる。
【図面の簡単な説明】
【０００８】
【図１】従来技術の障壁層を有する半導体デバイス上の相互接続構造の部分的な断面図である。
【図２】金属層中に新しい障壁層を用い、金属層上にビア及びトレンチがエッチングされた相互接続構造の作製工程の部分的な断面図である。
【図３】ビア及びトレンチ中にＳｉ３Ｎ４薄膜が形成された相互接続構造の作製工程の部分的な断面図である。
【図４】ビア及びトレンチ中に耐熱性金属薄膜が堆積された相互接続構造の作製工程の部分的な断面図である。
【図５】ビア及びトレンチ中に耐熱性金属薄膜及び導電性金属が堆積された相互接続構造の作製工程の部分的な断面図である。
【０００９】
本発明について相互接続構造の作製に関して述べるが、そのように限定することは意図してなく、メタライゼーション又は誘電体不活性化用に障壁層を必要とする任意のデバイス要素に適用してよい。相互接続構造は一般に、他の上に堆積させた誘電体材料の複数の層（誘電体層）を含む。これらの誘電体層はエッチ停止層により分離され、エッチ停止層は誘電体材料中にエッチングすべき形状の境界を、一部規定する。誘電体材料は低ｋ誘電体材料を含んでよく、この用語は本明細書で用いられるように、約４．０までの誘電率をもつ有機シリケートのようなスピンオン誘電体を含む。
【００１０】
誘電体材料中にエッチングされるビア又はトレンチのようなくぼみ又は形状は、少くとも１つ又は複数の側壁を含んでよく、誘電体材料の１ないし複数の露出された表面を含んでもよい。誘電体の表面は、ある時間、あらかじめ決められた温度及び圧力で窒素に露出される。誘電体の表面は窒化され、誘電体表面に沿ってＳｉ２Ｎ４薄膜が形成される。窒化は誘電体の一部の化学組成を変え、誘電体材料内及び誘電体表面に沿って集積された薄膜が形成される。
【００１１】
次に、耐熱性金属薄膜を形状の側壁及び底部及びシリコン窒化物薄膜上に適合するように形状内に堆積させる。金属層を耐熱性金属薄膜上に堆積させる。次に、形状内に導電性金属を堆積させ、デバイス形状の外側の過剰の金属及び薄膜を除去するため、化学機械平坦化（“ＣＭＰ”）を用いて、デバイスを平坦化する。
このようにして、Ｓｉ３Ｎ４薄膜（又は第１の薄膜）は誘電体材料の表面を封じ、耐熱性金属薄膜と組合さり、導電性金属が誘電体に拡散するのを防止する障壁層として働く。Ｓｉ３Ｎ４はまた、耐熱性金属の低ｋ誘電体の表面への固着性を促進する。
【００１２】
ここで述べる本発明が、相互接続構造のデュアルダマシン作製を例に、図２ないし５により詳細に示されている。しかし、新しい障壁層及び障壁層の作製プロセスは、相互接続構造の作製あるいは相互接続構造の特定の形状（ビア又はトレンチ）に限定することを意図していない。更に、本発明は金属層のシングルダマシン形成及びその中の誘電体の処理に応用できる。新しい障壁層は各種の型の半導体デバイス要素及びデバイス形状とともに使用できる。
【００１３】
図２を参照すると、下部金属層（２２）が完成している相互接続構造（２１）の作製工程が示されている。下部金属層（２２）は半導体基板（３９）上に堆積させた誘電体材料（２４）を含む。第一のエッチ停止層（２５Ａ）がデバイス基板（３５）と下部金属層（２２）の間にはさまれている。
【００１４】
エッチ停止層（２５Ａ）は典型的な場合相互接続構造の作製に用いられ、当業者には知られている誘電体材料から成り、シリコンカーバイド、シリコン窒化物、二酸化シリコン又はそれらの組合せが含まれる。誘電体材料は約４．０までの誘電率を有する有機シリケートガラスのようなスピン−オン低ｋ誘電体を含んでよい。そのような誘電体には、ノベラス（Ｎｏｖｅｌｌｕｓ）社により製造販売されているコーラル及びブラックダイヤモンドが含まれる。しかし、誘電体材料は低ｋ誘電体に限定されない。
【００１５】
下部金属層（２２）上に２つの誘電体層を、絶縁層（３４）及び上部金属層（２３）の形で堆積させる。第２のエッチ停止層（２５Ｂ）を最初下部金属層（２２）上に堆積させ、次に絶縁層（３４）をエッチ停止層（２５Ｂ）及び下部金属層（２２）上に堆積させる。次に、第３のエッチ停止層（２５Ｃ）を絶縁層（３４）上に堆積させ、上部金属層（２３）を第３のエッチ停止層（２５Ｃ）上に堆積させる。
【００１６】
次に、デバイス障壁（３５）が上部金属層（２３）上に形成される。デバイス障壁層（３５）は通常ビア又はトレンチのようなデバイス形状をパターン形成及びエッチングする目的で、デバイス上に堆積させたマスク層の薄膜の残りである。図２を参照すると、ビア（３１）が絶縁層（３４）中にエッチングされ、トレンチ（３２）は上部金属層（２３）中にエッチングされている。デバイス形状（３１）及び（３２）を形成するために、当業者には知られたデュアルダマシンプロセスを用いてよい。
【００１７】
エッチ停止層（２５Ｂ）及び（２５Ｃ）、デバイス障壁層（３５）は典型的な場合、相互接続構造の作製に用いられ、当業者には周知の誘電体材料から成り、シリコンカーバイド，シリコン窒化物、二酸化シリコン又はそれらの組合せが含まれる。絶縁層（３４）及び上部金属層（２３）は、誘電体材料（２４）から成ってもよい。
【００１８】
図２に示されるように、下部金属層は誘電体材料（２４）内に形成されたライン（２６）を含む。下部金属層（２２）はシングルダマシンプロセスを用いて作製され、それには低ｋ誘電体材料中へのトレンチ形状（３１）のエッチング、トレンチ（３１）内への障壁層（２８）の形成、障壁層（２８）上へのシード層（３３）の堆積、ライン（２６）を形成するためのシード層（３３）上への銅のような導電性金属の堆積が含まれる。次に、金属層（２２）上にエッチング停止層（２５Ｂ）を堆積させる。
【００１９】
図３ないし５を参照すると、下部金属層の作製が完了し、層（３４）及び（２３）中にそれぞれビア（３１）及びトレンチ（３２）がエッチングされた後、障壁層（２８）が形状（３１）及び（３２）中に形成され、次に障壁層（２８）上にシード層（３３）が堆積される。次に、形状（３１）及び（３２）内、ライン（２６）上及びシード層（３３）上に、導電性金属が堆積される。形状（３１）及び（３２）の外のデバイス上に堆積した過剰の金属及び薄膜材料を除去するため、金属（２７）、障壁層（２８）及びシード層（３３）を、ＣＭＰを用いて平坦化する。
【００２０】
下部金属層（２２）及び上部金属層（２３）中の形状内に形成された障壁層（２８）は、形状（３１）及び（３２）内の誘電体材料（２４）の表面に沿って配置されたシリコン窒化物から成る第１の薄膜（２９）を含む。障壁層（２８）はまた、第１の薄膜（２９）上に堆積させた耐熱性金属又は耐熱性金属合金から成る第２の薄膜（３０）を含む。
【００２１】
図２及び３を参照すると、形状（３１）及び（３２）は誘電体材料（２４）の露出された表面（３７）及び（３８）とエッチ停止層（２５Ａ）、（２５Ｂ）及び（２５Ｃ）によりそれぞれ形成された側壁（３６）を含む。ビア（３１）はまたライン（２６）の最上部表面により形成された底部を含む。下部金属層中のトレンチ（３１）はまた基板（２９）上に配置された底部を含む。第１の薄膜（２９）は誘電体表面（３７）のみに沿って配置され、第２の薄膜（３０）は誘電体表面（３７）及びエッチ停止表面（３８）を含む側壁（３６）を被覆する。
【００２２】
第１の薄膜（２９）は形状（３１）及び（３２）内の誘電体表面を、一定時間、あらかじめ決められた温度及び圧力で、窒素に露出することによって、形成される。誘電体表面（３７）は窒化として知られる化学反応を受け、それによって誘電体材料（２４）のシリコンと、制御されたパラメータ下で導入された窒素間の化学結合が形成される。
【００２３】
窒化はプラズマエッチング又はプラズマ促進堆積装置のようなプラズマが発生できる装置内で行える。たとえば、窒化はマイクロ波プラズマ、ｒｆ−パワーバイアスを有する物理的気相堆積装置又はプラズマ促進化学気相堆積（ＰＥＣＶＤ）装置内で行える。これらの装置のそれぞれは、半導体デバイスの作製に用いられ、それらの動作は当業者に知られており、選択した装置がプラズマが生成されているチャンバ中に注入された窒素を受けるのに、容易に適応できることを認識するであろう。そのような装置の１つに、ノベラス（Ｎｏｖｅｌｌｕｓ）社製のＩＲＩＤＩＡＬ−ＤＬマイクロ波装置が含まれる。
【００２４】
誘電体材料（２４）中に形状（３１）及び（３２）がエッチング形成され、その後の作製工程のためにデバイスが清浄化された後、デバイスはマイクロ波反応室内の圧盤に、固定される。ＩＲＩＤＩＡ−ＤＬマイクロ波を用いる時、純粋な窒素（Ｎ２）又はアンモニア（ＮＨ３）の形の窒素は、ＩＲＩＤＩＡマイクロ波に対し約５００ｓｃｃｍの割合で、チャンバを通して清浄化される。チャンバの温度は約２７０℃に、約１２０秒間、約６００ｍｔｏｒｒの圧力で上げられ、マイクロ波パワーは約１７００ワットにセットされる。
【００２５】
マイクロ波反応室を通して窒素が清浄化される時、プラズマは窒素イオン又はフリーラジカルの一方又は両方を発生し、誘電体表面中のシリコンと衝突し、反応して、Ｓｉ３Ｎ４薄膜を形成する。第１の薄膜は実際に誘電体表面に約５０Åの深さに浸透し、約１００Åまでの深さで、シリコンと反応する。典型的な場合、シリコン窒化薄膜（２９）の深さは、誘電体材料（２４）内で約１５Åないし約５０Åの範囲になるであろう。窒素はエッチ停止層（２５Ａ−Ｃ）、デバイス障壁（３５）又は形状（３１）及び（３２）内の第１の薄膜（２９）の複数の薄膜部分を形成する導電性金属の露出された表面とは反応しない。
【００２６】
誘電体表面上にシリコン窒化物薄膜が形成された後、第２の薄膜（３０）を形状（３１）又は（３２）中に堆積させる。第２の薄膜（３０）（やはり耐熱金属薄膜と呼ばれる）は、耐熱金属又は耐熱金属合金から成る。障壁層を形成するために用いられる一般的な金属には、タンタル（Ｔａ）又はタンタル窒化物が含まれるが、他の耐熱性金属も許容でき、それらにはタングステン、タングステン窒化物、チタン又はチタン窒化物が含まれる。耐熱金属薄膜はスパッタ堆積又は化学気相堆積のような周知の堆積プロセスを用いて形成され、それによって金属薄膜（３０）は形状（３１）及び（３２）の側壁の形に適合し、シリコン窒化物薄膜（２９）を被覆する。図４及び５に示されるように、耐熱性金属薄膜はビア（３１）の形に適合し、導電性ライン（２６）を被覆する。シリコン窒化物薄膜（２９）の形成の結果、耐熱性金属薄膜（３０）の厚さはかなり減少でき、薄膜（３０）及びライン（２６）間の接触抵抗は減少する。耐熱性金属薄膜（３０）の厚さは、約１５０Åないし約５００Åである。薄膜（３０）は典型的な厚さの約半分に減少できる。
【００２７】
次に、導電性金属層が形状（３１）及び（３２）の側壁（３６）に固着するように、シード層（３３）を耐熱性薄膜（３０）上に堆積させる。次に、銅又は導電性金属（２７）をビア及びトレンチ形状（３１）及び（３２）中に堆積させ、デバイスを平坦化する。完成した相互接続構造が図５に示されており、金属を満したビア（３１）により相互接続された上部金属層（２３）及び下部金属層（２２）中のライン（２７）を含む。トレンチ形状（３２）及びビア（３１）のそれぞれは、形状（３１）及び（３２）内の誘電体材料（２４）の表面に沿って配置された第１の薄膜又はシリコン窒化物薄膜（２９）とシリコン窒化物薄膜（２９）上に堆積させた耐熱性金属薄膜（３０）を含む新しい障壁層と、線で仕切られる。
【００２８】
本発明の好ましい実施例について、本明細書で示し述べてきたが、そのような実施例は例としてのみ示したもので、限定するためでないことは、明らかであろう。本発明から離れることなく、当業者には多くの変形、修正及び置き代えができるであろう。たとえば、本発明の指針から同等の利点が得られるから、本発明はここで示した最善の例に限定されない。従って、本発明は特許請求の範囲の精神及び視野によってのみ、限定される。
【符号の説明】
【００２９】
１１ 相互接続構造
１２ 上部メタライゼーション、導電性金属層、金属層
１３ 下部メタライゼーション
１４ 誘電体層
１５ 金属ライン、導電性ライン、ライン
１６ 誘電体材料
１７ ビア
１８ 障壁層
１９ シード層
２１ 相互接続構造
２２ 下部金属層
２３ 上部金属層
２４ 誘電体材料
２５Ａ，２５Ｂ，２５Ｃ エッチ停止層
２６ ライン
２７ 金属
２８ 障壁層
２９ 薄膜、シリコン窒化物薄膜
３０ 薄膜、金属薄膜
３１ ビア、デバイス形状、トレンチ形状、形状、トレンチ
３２ デバイス形状、トレンチ
３３ シード層
３４ 絶縁層、誘電体材料
３５ デバイス基板、デバイス障壁、デバイス障壁層
３６ 側壁
３７，３８ 表面
３９ 半導体基板
【特許請求の範囲】
【請求項１】
（ａ） エッチ停止層をその上に配置する第１の誘電体材料、及び、前記エッチ停止層及び第２の誘電体材料及び前記エッチ停止層を貫通し前記第１の誘電体材料へ延伸する溝上に配置された前記第２の誘電体材料であって、前記溝は前記第１及び第２の誘電体材料及び前記エッチ停止層の側縁を露出し、
（ｂ）シリコンを含む前記誘電体材料が窒素含有材料に露出され、前記溝に隣接する前記誘電体材料の少なくとも一部の化学組成がシリコン窒化物（Ｓｉ３Ｎ４）変えるプロセスから形成されるシリコン窒化物（Ｓｉ３Ｎ４）膜であって、前記Ｓｉ３Ｎ４膜は前記第１及び第２の誘電層の前記露出した側縁に沿って配置されるが、前記エッチ停止層の前記露出した側縁に沿っては配置されず、
（ｃ）前記シリコン窒化物（Ｓｉ３Ｎ４）膜及び前記エッチ停止層の表面にわたって配置される耐火性金属膜であって、前記耐火性金属膜はタングステン、窒化タングステン、タンタル又は窒化タンタルを含み、及び
（ｄ）前記耐火金属膜上に配置された銅シード層を含む半導体デバイス。
【請求項２】
前記誘電体材料はあらかじめ決められた温度及び圧力で、一定の時間、窒素含有材料に露出される請求項１記載の半導体デバイス。
【請求項３】
前記溝は前記第１の誘電体材料中に形成されたビア及びトレンチを含む請求項１記載の半導体デバイス。
【請求項４】
前記第１及び第２の誘電体材料の少なくとも１つは低ｋ誘電体材料から成るものである請求項１記載の半導体デバイス。
【請求項１】
（ａ） エッチ停止層をその上に配置する第１の誘電体材料、及び、前記エッチ停止層及び第２の誘電体材料及び前記エッチ停止層を貫通し前記第１の誘電体材料へ延伸する溝上に配置された前記第２の誘電体材料であって、前記溝は前記第１及び第２の誘電体材料及び前記エッチ停止層の側縁を露出し、
（ｂ）シリコンを含む前記誘電体材料が窒素含有材料に露出され、前記溝に隣接する前記誘電体材料の少なくとも一部の化学組成がシリコン窒化物（Ｓｉ３Ｎ４）変えるプロセスから形成されるシリコン窒化物（Ｓｉ３Ｎ４）膜であって、前記Ｓｉ３Ｎ４膜は前記第１及び第２の誘電層の前記露出した側縁に沿って配置されるが、前記エッチ停止層の前記露出した側縁に沿っては配置されず、
（ｃ）前記シリコン窒化物（Ｓｉ３Ｎ４）膜及び前記エッチ停止層の表面にわたって配置される耐火性金属膜であって、前記耐火性金属膜はタングステン、窒化タングステン、タンタル又は窒化タンタルを含み、及び
（ｄ）前記耐火金属膜上に配置された銅シード層を含む半導体デバイス。
【請求項２】
前記誘電体材料はあらかじめ決められた温度及び圧力で、一定の時間、窒素含有材料に露出される請求項１記載の半導体デバイス。
【請求項３】
前記溝は前記第１の誘電体材料中に形成されたビア及びトレンチを含む請求項１記載の半導体デバイス。
【請求項４】
前記第１及び第２の誘電体材料の少なくとも１つは低ｋ誘電体材料から成るものである請求項１記載の半導体デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−２０５１５５（Ｐ２０１１−２０５１５５Ａ）
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願番号】特願２０１１−１６０５４６（Ｐ２０１１−１６０５４６）
【出願日】平成２３年７月２２日（２０１１．７．２２）
【分割の表示】特願２００３−１４２７８０（Ｐ２００３−１４２７８０）の分割
【原出願日】平成１５年５月２１日（２００３．５．２１）
【出願人】（５００５８７０６７）アギア システムズ インコーポレーテッド (302)
【Ｆターム（参考）】
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願日】平成２３年７月２２日（２０１１．７．２２）
【分割の表示】特願２００３−１４２７８０（Ｐ２００３−１４２７８０）の分割
【原出願日】平成１５年５月２１日（２００３．５．２１）
【出願人】（５００５８７０６７）アギア システムズ インコーポレーテッド (302)
【Ｆターム（参考）】
[ Back to top ]