半導体デバイス
【課題】ストレスによる半導体回路の特性変動・劣化を抑制した半導体デバイスを提供する。
【解決手段】縦導体３は、半導体回路に隣接して半導体層１の厚み方向に設けられ、少なくとも一つは、半導体層１と対面する領域に、等軸晶領域を有するか、または、凝固点と融解点との温度差が５０℃以上である。
【解決手段】縦導体３は、半導体回路に隣接して半導体層１の厚み方向に設けられ、少なくとも一つは、半導体層１と対面する領域に、等軸晶領域を有するか、または、凝固点と融解点との温度差が５０℃以上である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関する。
【背景技術】
【０００２】
半導体デバイスにおいては、これまで、基板上に半導体チップを平面的に配置し、その間を配線で接続する方法がとられてきた。しかし、この方法では、実装面積が半導体チップの数とともに増加するとともに、配線長も増加してしまうので、半導体デバイスの小型大容量化、高性能化及び低消費電力化を実現することが困難である。微細化技術が極限まで進んだ現状では、半導体チップの微細化、小型化をとおして、大容量化、高性能化及び低消費電力化を実現することは、限界に来ている。
【０００３】
そこで、半導体チップを積層し、チップ間を貫通電極で接続するいわゆるＴＳＶ（Through Silicon Via）方式に係る三次元配置の半導体デバイスの開発が進められている。ＴＳＶ技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の重要な電気経路が劇的に短く出来るために、処理の高速化が導かれる。即ち、ＴＳＶ技術は、三次元半導体デバイスの実現に不可欠の要素技術である。
【０００４】
ＴＳＶ方式に係る三次元配置の半導体デバイスを実現する代表的な技術は、めっき技術を適用して貫通電極を形成するめっき方法、及び、例えば、特許文献１に開示されているように、微細孔３０を持つシリコン基板を、真空圧に減圧した真空チャンバー内で溶融金属槽に挿入し、シリコン基板が溶融金属とほぼ同じ温度に達した後、真空チャンバー内を例えば大気圧以上に加圧して、溶融金属を微細孔３０に充填し、硬化させて、溶融凝固導体でなる貫通導体を形成する溶融金属充填方法である。
【０００５】
ところで、ＴＳＶ技術を採用して、既に半導体回路の形成された半導体層に貫通電極を形成する（ビア・ラストと称される）際、既に、半導体層に形成された半導体回路の特性に悪影響を与えるようことがあってはならない。
【０００６】
ところが、上述した従来技術の何れも、アスペクト比の高い貫通孔の内部で貫通電極を形成してゆくことになるので、貫通電極及び半導体層に、貫通電極の結晶成長などに伴う応力、熱膨張・収縮に伴う熱応力などが発生する。これらの応力に伴うストレスが、半導体層を通して半導体回路に伝達され、半導体回路の特性を劣化させる。
【０００７】
特に、ＴＳＶ技術は、微細化、小型化をとおして、大容量化、高性能化及び低消費電力化を実現しようとするものであり、貫通電極と半導体回路との間のマージン（間隔）も、ますます微小化される方向にあり、上述したストレスによる半導体回路の特性変動・劣化をどう回避してゆくかが、大きな課題となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−１５８１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の課題は、縦導体と半導体層との間で発生する応力に起因するストレスによる半導体回路の特性変動・劣化を抑制し得る半導体デバイスを提供することである。
【課題を解決するための手段】
【００１０】
上述した課題を解決するため、本発明は、２つの態様に係る半導体デバイスを開示する。第１の態様に係る半導体デバイスは、半導体層と、縦導体とを含む。前記半導体層は、半導体回路を構成しており、前記縦導体は、前記半導体回路に隣接して前記半導体層の厚み方向に設けられ、少なくとも一つは、前記半導体層と対面する領域に等軸晶領域を有する。
【００１１】
上述したように、本発明では、縦導体の少なくとも一つは、半導体回路を構成する半導体層と対面する領域に、等軸晶領域を有するから、等軸晶組織の有する等方性により、縦導体と半導体層との間で発生する応力が小さくなる。このため、半導体層に形成された半導体回路に加わるストレスが小さくなり、その特性変動・劣化が抑制される。
【００１２】
第２の態様に係る半導体デバイスは、半導体層と、縦導体とを含む。 前記半導体層は、半導体回路を構成しており、前記縦導体は、前記半導体回路に隣接して前記半導体層の厚み方向に設けられ、少なくとも一つは、凝固点と融解点との温度差が５０℃以上である。即ち、凝固点と融解点とは、凝固点＜融解点の関係にあり、その差が５０℃以上である。
【００１３】
このような関係にあれば、融解点よりも５０℃以上も低い温度で、凝固させることができるから、縦導体の熱膨張・収縮に伴って、縦導体と半導体層との間で発生する熱応力が小さくなる。このため、半導体回路に加わるストレスが小さくなり、その特性変動・劣化が抑制される。しかも、融解点が凝固点よりも５０℃以上も高くなるから、縦導体の耐熱性が高くなる。
【００１４】
上記いずれの態様に係る半導体デバイスにおいても、縦導体は、金属又は合金によって構成される。また、半導体層は、その一部が、縦導体から微小距離をおいて半導体回路を構成するものであってもよいし、半導体層が全体として半導体回路を構成するものであってもよい。
【００１５】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る半導体デバイスの一例を概略的に示す断面図である。
【図２】ナノコンポジット結晶構造を模式的に示す図である。
【図３】別のナノコンポジット結晶構造を模式的に示す図である。
【図４】本発明に係る半導体デバイスの他の一例を概略的に示す断面図である。
【図５】本発明に係る半導体デバイスのSEM像である。
【図６】比較例たる半導体デバイスのSEM像である。
【図７】本発明に係る半導体デバイスの更に別の例を概略的に示す図である。
【図８】本発明に係る半導体デバイスの更に別の例を概略的に示す図である。
【図９】本発明に係る半導体デバイスの更に別の例を概略的に示す図である。
【発明を実施するための形態】
【００１７】
図１を参照すると、縦導体３は半導体層１の一面からその厚み方向に延びる微細孔３０の内部に充填されている。半導体層１は、Ｓｉ、ＳｉＣ又はＳＯＩ等で構成され、その内部に、半導体層１の半導体特性を利用した半導体回路２が形成されている。半導体回路２は、縦導体３の側方に、例えばμm単位の微小間隔をおいて隣接して備えられている。半導体回路２は、一つの縦導体３に対して一つという関係にある必要はない。一つの半導体回路２に対して、複数の縦導体３が備えられていてもよいし、複数の半導体回路２に対して、それより多い個数又は少ない個数の縦導体３を備えるような形態であってもよい。半導体回路２は、例えば、ＤＲＡＭ、ＳＲＡＭなどのメモリ、各種ロジックＬＳＩである。
【００１８】
半導体層１に設けられた微細孔３０の内側面の全面に、絶縁膜５が付着されており、縦導体３は、絶縁膜５によって囲まれた微細孔３０の内側に配置されている。絶縁膜５は、微細孔３０の内壁面を酸化又は窒化して得られた絶縁膜であってもよいし、無機絶縁材料、例えばガラスを主成分とし、必要に応じてセラミック成分を含有させたものによって形成してもよい。
【００１９】
図１には、簡単な構成の半導体層が示されているのみであるが、実際には、半導体デバイスの種類に応じた機能、及び、構造を満たすべく、より複雑な構造がとられる。半導体層１は、ウエハであってもよいし、ウエハから切り出されたチップであってもよい。更に、単板であってよいし、複数枚を積層した積層体であってもよい。
【００２０】
縦導体３は、μｍ単位の間隔をおいて、例えばマトリクス状などに多数設けられる。縦導体３は、金属／合金からなる。縦導体３によって満たされた微細孔３０は、一般には、貫通孔、非貫通孔（盲孔）又はビア・ホールと称される。この微細孔３０は、限定するものではないが、例えば、孔径６０μm以下である。
【００２１】
縦導体３は、溶融加工金属で構成された溶融凝固導体であり、図２に拡大して示すように、半導体層１と対面する領域に、等軸晶３１の領域を有する。等軸晶３１の領域は、縦導体３の全体に分布していてもよいし、半導体層１と対面する縦導体３の外周領域に部分的または全面的に分布していてもよい。等軸晶３１の領域を有する縦導体３によれば、等軸晶３１の本来有する等方性により、縦導体３及び半導体層に発生する応力が小さくなる。このため、半導体層１（ウエハ）を通して半導体回路２に加わるストレスが小さくなり、特性変動・劣化が抑制される。
【００２２】
微細孔３０内の縦導体３の材質特性を決定づける重要な因子として、柱状晶帯と等軸晶領域とがある。図３に図示するように、縦導体３に、等軸晶領域が存在せず、柱状晶３２及びチル層３３だけの場合は、柱状晶３２の組織がぶつかりあう領域に集まって、著しい偏析を生じる。しかも、柱状晶３２は、もともと、大きく粒成長するものである。このため、限定された孔３０の内部で、縦導体３及び半導体層１に応力が発生し、半導体層１から半導体回路２に伝播し、それがストレスとなって、半導体回路２の特性を変動させてしまうのである。
【００２３】
さらにいえば、微細孔３０内に充填され縦導体３が、製造工程における熱履歴を経ている場合、金属一般が持つ正の体積変化率により、一般には、半導体層１を膨張させる方向に働き、その後、熱収縮する。この熱膨張・収縮に伴い、縦導体３及び半導体層１に応力が発生し、その応力が、半導体層１を通して、半導体回路２にストレスを与える。
これに対して、等軸晶組織は、粒成長が等方的で粒径自体も小さいから、縦導体３及び半導体層１に発生する応力も小さくなる。本発明では、縦導体３は、少なくとも半導体層１と対面する領域に、等軸晶３１の領域を有するから、等軸晶組織による等方性が得られる。このため、半導体層１を通して半導体回路２に伝達されるストレスが小さくなり、半導体回路２の特性変動を招きにくくなるのである。
【００２４】
等軸晶組織を発達させるためには、柱状晶の成長を抑制する必要があり、これは、等軸晶を核生成するのに都合のよい条件を助長することによって達成することができる。その必要条件は、柱状晶が成長するのを妨げる障害物として、溶融金属中に結晶の網目構造を作ることである。その手段として、次の２つの方法が知られている。
（ａ）加工条件を制御し、接種剤を用いる。
（ｂ）機械的振動または超音波振動を与えて、動的な結晶微細化を誘発する。
【００２５】
本発明では、上記方法（ａ）、（ｂ）の何れかを適用してもよいし、両者を併用してもよい。方法（ａ）を選択した場合、接種剤としては、負の体積変化率を持つガリウム（Ｇａ）またはビスマス（Ｂｉ）を用いることにより、熱膨張収縮作用に伴う熱応力を軽減し、半導体回路２に加わるストレスを低減することができる。ビスマス（Ｂｉ）のほか、インジウム（Ｉｎ）を用いることもできる。縦導体３を構成する金属元素としては、例えばＳｎ、Ｃｕ、Ａｇ、Ａｌ又はＡｕ等を用いることができる。これらの金属と接種剤との組成比の好ましい値は、選択された金属の種類及び加工プロセスにおける温度、圧力等によって変動するので、経験的、実験的に定めることが好ましい。もっとも、等軸晶は、必ずしも溶融加工プロセスによって形成しなければならないものではない。利用できる他の手段があれば、それを利用することができる。
【００２６】
第２の態様に係る半導体デバイスでは、縦導体３の少なくとも一つは、凝固点と融解点との温度差が５０℃以上である。即ち、通常は、凝固点≒融解点となるのを、凝固点＜融解点の関係とし、その差が５０℃以上となるようにするのである。この場合、縦導体３の内部に共晶相が生じないようにすることが好ましい。
【００２７】
このような関係にあれば、融解点よりも５０℃以上も低い温度で、凝固させることができる。具体的一例として、融解点を、例えば、３００℃とした場合は、凝固点は２５０℃以下になるのである。したがって、縦導体３と半導体層１との間で発生する熱応力が小さくなり、半導体層１に形成された半導体回路２に加わる熱的ストレスが小さくなり、その特性変動・劣化が抑制される。しかも、融解点が、凝固点よりも５０℃以上も高くなるから、縦導体３の耐熱性が高くなる。
【００２８】
凝固点及び融解点に、上述したような温度差を持たせる手段としては、高融点金属成分（例えば、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｒ、Ａｌ、Ｎｉなど）と、低融点金属成分（例えば、Ｓｎ、Ｉｎ、Ｂｉなど）とを組み合わせる手法、または、ナノ化（１００nm以下）された金属粒子の奏するナノサイズ効果を利用して凝固点を下げる一方、ナノ化された金属粒子と組み合わされる金属粒子の高融点を利用して融解点を上げる手法などがある。上述した金属成分を用いる場合でも、縦導体３の内部に共晶相が生じないようにすることが好ましい。
【００２９】
図４は、本発明に係る回路基板の別の実施形態を示す図である。図において、図１に現れた構成部分と対応する構成部分については、同一の参照符号を付し、重複説明は省略する。この実施形態の特徴は、縦導体３が、下地層３５と充填層３６とによって構成されていることである。下地層３５は、微細空間３０の内壁面に備えられた絶縁層５の内部において、充填層３６の外周面のほぼ全面に接合していることである。下地層３５は、スパッタなどの薄膜形成技術によって形成される。
【００３０】
図４に示した実施形態では、縦導体３は、充填層３６の少なくとも下地層３５と対面する外周領域に、等軸晶領域を有するか、又は、凝固点と融解点との温度差が５０℃以上である。従って、半導体回路２がストレスを受けて特性が変動し、又は、劣化するという問題を回避することができる。
【００３１】
図５は、本発明に係る回路基板のSEM像、図６は本発明を適用しない比較例たる半導体デバイスのＳＥＭ像であり、何れも、半導体層１に穿孔された微細空間３０の内部に、縦導体３が充填されている。図５及び図６において、縦導体３は、その主成分が同じである。
【００３２】
図５を、図６と対比してみると明らかなように、図６の回路基板では、縦導体３が柱状晶を示す長い結晶を多く有しているのに対し、図５の本発明に係る回路基板では、縦導体３は、等軸晶を示す微細な結晶を有している。図５の有する等軸晶組織によれば、図６の柱状晶組織で問題となる半導体回路２の特性変動・劣化が抑制される。
【００３３】
次に、図７を参照すると、任意数の半導体デバイスＡ１〜Ａ６を、順次に積層した三次元配置半導体デバイスが図示されている。半導体デバイスＡ１〜Ａ６のそれぞれは、積層面において接合されている。図では、縦導体３は、半導体デバイスＡ１〜Ａ６の間において、全て連なっているが、回路構成によっては連ならない場合もあり得る。最外側の半導体層Ａ１、Ａ６には、バンプ（取出電極）６０〜６９が設けられる。この多層積層構造は、ＴＳＶ技術を適用した三次元半導体デバイスの一種である。
【００３４】
更に、図８は、例えばＣＰＵなどを構成する集積回ＬＳＩ１、ＬＳＩ２と、本発明に係る半導体デバイスＡ１〜Ａ６とを組み合せた三次元半導体デバイスを示している。集積回ＬＳＩ１、ＬＳＩ２は、例えば、ＣＰＵなどを構成し、半導体デバイスＡ１〜Ａ６はＤＲＡＭなどを構成する。本発明において、集積回路ＬＳＩと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路ＶＬＳＩ、ＵＬＳＩ等の全てを含む。
【００３５】
図８を参照すると、第１集積回路ＬＳＩ１と、第２集積回路ＬＳＩ２との間に、本発明に係る半導体デバイスＡ１〜Ａ６が実装されている。この実施の形態では、半導体デバイスＡ１〜Ａ６のうち、半導体デバイスＡ１はインターポーザとして用いられている。
【００３６】
本発明において、半導体層は、その全体が半導体回路２を構成するものであってもよい。その一例は、発光ダイオード、又は、太陽電池などである。図９は、発光ダイオードの一例を示している。図を参照すると、半導体層１は、支持層１０の一面上に、ｎ型半導体層１０１、活性層１０２、ｐ型半導体層１０３及びトップ層１０４を、この順序で積層した構造を持ち、発光ダイオード回路（半導体回路）を構成する。図示とは異なって、ｐ型半導体層１０３とｎ型半導体層１０１の積層位置を入れ替えた構造であってよい。トップ層１０４は、光学的に透明な光学層であればよく、透明電極である必要はない。
【００３７】
ｐ型半導体層１０３のためのｐ側電極３（縦導体）は、支持層１０、ｎ型半導体層１０１及び活性層１０２を貫通し、ｐ型半導体層１０３に到達する微細孔３０５内に充填した導体によって構成されている。支持層１０の側に位置するｎ型半導体層１０１のためのｎ側電極は、薄膜電極１０６によって構成されている。薄膜電極１０６には光反射膜としての役割をも担わせることができる。ｐ側電極３の周りは、必要に応じて、絶縁膜５によって覆う。
【００３８】
ｐ側電極３のための微細孔３０５は、その孔径がμｍオーダであり、ピッチ間隔もそのようなオーダでよい。これにより、微細孔３０５の内部に充填されたｐ側電極３を、従来の透明電極層に代わる電極として機能させ、半導体層１に対する電流面拡散を促進し、均一な面発光を実現し得る。ｐ側電極３は、その先端部をトップ層１０４に接触させてもよい。
【００３９】
引出電極７１、７２のうち、引出電極７１は、ｎ側薄膜電極３の引出電極となるものであり、引出電極７２は、ヒート・シンクである。
【００４０】
このような構造においても、本発明の適用により、縦導体３からｎ型半導体層１０１、活性層１０２、及び、ｐ型半導体層１０３に加わるストレスが低減され、これらの層２１〜２３の特性変動・劣化が抑制される。
【００４１】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形形態及び説明されない他の適用技術分野を想到しえることは自明である。
【符号の説明】
【００４２】
１ 半導体層
２ 半導体回路
３ 縦導体
【技術分野】
【０００１】
本発明は、半導体デバイスに関する。
【背景技術】
【０００２】
半導体デバイスにおいては、これまで、基板上に半導体チップを平面的に配置し、その間を配線で接続する方法がとられてきた。しかし、この方法では、実装面積が半導体チップの数とともに増加するとともに、配線長も増加してしまうので、半導体デバイスの小型大容量化、高性能化及び低消費電力化を実現することが困難である。微細化技術が極限まで進んだ現状では、半導体チップの微細化、小型化をとおして、大容量化、高性能化及び低消費電力化を実現することは、限界に来ている。
【０００３】
そこで、半導体チップを積層し、チップ間を貫通電極で接続するいわゆるＴＳＶ（Through Silicon Via）方式に係る三次元配置の半導体デバイスの開発が進められている。ＴＳＶ技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の重要な電気経路が劇的に短く出来るために、処理の高速化が導かれる。即ち、ＴＳＶ技術は、三次元半導体デバイスの実現に不可欠の要素技術である。
【０００４】
ＴＳＶ方式に係る三次元配置の半導体デバイスを実現する代表的な技術は、めっき技術を適用して貫通電極を形成するめっき方法、及び、例えば、特許文献１に開示されているように、微細孔３０を持つシリコン基板を、真空圧に減圧した真空チャンバー内で溶融金属槽に挿入し、シリコン基板が溶融金属とほぼ同じ温度に達した後、真空チャンバー内を例えば大気圧以上に加圧して、溶融金属を微細孔３０に充填し、硬化させて、溶融凝固導体でなる貫通導体を形成する溶融金属充填方法である。
【０００５】
ところで、ＴＳＶ技術を採用して、既に半導体回路の形成された半導体層に貫通電極を形成する（ビア・ラストと称される）際、既に、半導体層に形成された半導体回路の特性に悪影響を与えるようことがあってはならない。
【０００６】
ところが、上述した従来技術の何れも、アスペクト比の高い貫通孔の内部で貫通電極を形成してゆくことになるので、貫通電極及び半導体層に、貫通電極の結晶成長などに伴う応力、熱膨張・収縮に伴う熱応力などが発生する。これらの応力に伴うストレスが、半導体層を通して半導体回路に伝達され、半導体回路の特性を劣化させる。
【０００７】
特に、ＴＳＶ技術は、微細化、小型化をとおして、大容量化、高性能化及び低消費電力化を実現しようとするものであり、貫通電極と半導体回路との間のマージン（間隔）も、ますます微小化される方向にあり、上述したストレスによる半導体回路の特性変動・劣化をどう回避してゆくかが、大きな課題となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−１５８１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の課題は、縦導体と半導体層との間で発生する応力に起因するストレスによる半導体回路の特性変動・劣化を抑制し得る半導体デバイスを提供することである。
【課題を解決するための手段】
【００１０】
上述した課題を解決するため、本発明は、２つの態様に係る半導体デバイスを開示する。第１の態様に係る半導体デバイスは、半導体層と、縦導体とを含む。前記半導体層は、半導体回路を構成しており、前記縦導体は、前記半導体回路に隣接して前記半導体層の厚み方向に設けられ、少なくとも一つは、前記半導体層と対面する領域に等軸晶領域を有する。
【００１１】
上述したように、本発明では、縦導体の少なくとも一つは、半導体回路を構成する半導体層と対面する領域に、等軸晶領域を有するから、等軸晶組織の有する等方性により、縦導体と半導体層との間で発生する応力が小さくなる。このため、半導体層に形成された半導体回路に加わるストレスが小さくなり、その特性変動・劣化が抑制される。
【００１２】
第２の態様に係る半導体デバイスは、半導体層と、縦導体とを含む。 前記半導体層は、半導体回路を構成しており、前記縦導体は、前記半導体回路に隣接して前記半導体層の厚み方向に設けられ、少なくとも一つは、凝固点と融解点との温度差が５０℃以上である。即ち、凝固点と融解点とは、凝固点＜融解点の関係にあり、その差が５０℃以上である。
【００１３】
このような関係にあれば、融解点よりも５０℃以上も低い温度で、凝固させることができるから、縦導体の熱膨張・収縮に伴って、縦導体と半導体層との間で発生する熱応力が小さくなる。このため、半導体回路に加わるストレスが小さくなり、その特性変動・劣化が抑制される。しかも、融解点が凝固点よりも５０℃以上も高くなるから、縦導体の耐熱性が高くなる。
【００１４】
上記いずれの態様に係る半導体デバイスにおいても、縦導体は、金属又は合金によって構成される。また、半導体層は、その一部が、縦導体から微小距離をおいて半導体回路を構成するものであってもよいし、半導体層が全体として半導体回路を構成するものであってもよい。
【００１５】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る半導体デバイスの一例を概略的に示す断面図である。
【図２】ナノコンポジット結晶構造を模式的に示す図である。
【図３】別のナノコンポジット結晶構造を模式的に示す図である。
【図４】本発明に係る半導体デバイスの他の一例を概略的に示す断面図である。
【図５】本発明に係る半導体デバイスのSEM像である。
【図６】比較例たる半導体デバイスのSEM像である。
【図７】本発明に係る半導体デバイスの更に別の例を概略的に示す図である。
【図８】本発明に係る半導体デバイスの更に別の例を概略的に示す図である。
【図９】本発明に係る半導体デバイスの更に別の例を概略的に示す図である。
【発明を実施するための形態】
【００１７】
図１を参照すると、縦導体３は半導体層１の一面からその厚み方向に延びる微細孔３０の内部に充填されている。半導体層１は、Ｓｉ、ＳｉＣ又はＳＯＩ等で構成され、その内部に、半導体層１の半導体特性を利用した半導体回路２が形成されている。半導体回路２は、縦導体３の側方に、例えばμm単位の微小間隔をおいて隣接して備えられている。半導体回路２は、一つの縦導体３に対して一つという関係にある必要はない。一つの半導体回路２に対して、複数の縦導体３が備えられていてもよいし、複数の半導体回路２に対して、それより多い個数又は少ない個数の縦導体３を備えるような形態であってもよい。半導体回路２は、例えば、ＤＲＡＭ、ＳＲＡＭなどのメモリ、各種ロジックＬＳＩである。
【００１８】
半導体層１に設けられた微細孔３０の内側面の全面に、絶縁膜５が付着されており、縦導体３は、絶縁膜５によって囲まれた微細孔３０の内側に配置されている。絶縁膜５は、微細孔３０の内壁面を酸化又は窒化して得られた絶縁膜であってもよいし、無機絶縁材料、例えばガラスを主成分とし、必要に応じてセラミック成分を含有させたものによって形成してもよい。
【００１９】
図１には、簡単な構成の半導体層が示されているのみであるが、実際には、半導体デバイスの種類に応じた機能、及び、構造を満たすべく、より複雑な構造がとられる。半導体層１は、ウエハであってもよいし、ウエハから切り出されたチップであってもよい。更に、単板であってよいし、複数枚を積層した積層体であってもよい。
【００２０】
縦導体３は、μｍ単位の間隔をおいて、例えばマトリクス状などに多数設けられる。縦導体３は、金属／合金からなる。縦導体３によって満たされた微細孔３０は、一般には、貫通孔、非貫通孔（盲孔）又はビア・ホールと称される。この微細孔３０は、限定するものではないが、例えば、孔径６０μm以下である。
【００２１】
縦導体３は、溶融加工金属で構成された溶融凝固導体であり、図２に拡大して示すように、半導体層１と対面する領域に、等軸晶３１の領域を有する。等軸晶３１の領域は、縦導体３の全体に分布していてもよいし、半導体層１と対面する縦導体３の外周領域に部分的または全面的に分布していてもよい。等軸晶３１の領域を有する縦導体３によれば、等軸晶３１の本来有する等方性により、縦導体３及び半導体層に発生する応力が小さくなる。このため、半導体層１（ウエハ）を通して半導体回路２に加わるストレスが小さくなり、特性変動・劣化が抑制される。
【００２２】
微細孔３０内の縦導体３の材質特性を決定づける重要な因子として、柱状晶帯と等軸晶領域とがある。図３に図示するように、縦導体３に、等軸晶領域が存在せず、柱状晶３２及びチル層３３だけの場合は、柱状晶３２の組織がぶつかりあう領域に集まって、著しい偏析を生じる。しかも、柱状晶３２は、もともと、大きく粒成長するものである。このため、限定された孔３０の内部で、縦導体３及び半導体層１に応力が発生し、半導体層１から半導体回路２に伝播し、それがストレスとなって、半導体回路２の特性を変動させてしまうのである。
【００２３】
さらにいえば、微細孔３０内に充填され縦導体３が、製造工程における熱履歴を経ている場合、金属一般が持つ正の体積変化率により、一般には、半導体層１を膨張させる方向に働き、その後、熱収縮する。この熱膨張・収縮に伴い、縦導体３及び半導体層１に応力が発生し、その応力が、半導体層１を通して、半導体回路２にストレスを与える。
これに対して、等軸晶組織は、粒成長が等方的で粒径自体も小さいから、縦導体３及び半導体層１に発生する応力も小さくなる。本発明では、縦導体３は、少なくとも半導体層１と対面する領域に、等軸晶３１の領域を有するから、等軸晶組織による等方性が得られる。このため、半導体層１を通して半導体回路２に伝達されるストレスが小さくなり、半導体回路２の特性変動を招きにくくなるのである。
【００２４】
等軸晶組織を発達させるためには、柱状晶の成長を抑制する必要があり、これは、等軸晶を核生成するのに都合のよい条件を助長することによって達成することができる。その必要条件は、柱状晶が成長するのを妨げる障害物として、溶融金属中に結晶の網目構造を作ることである。その手段として、次の２つの方法が知られている。
（ａ）加工条件を制御し、接種剤を用いる。
（ｂ）機械的振動または超音波振動を与えて、動的な結晶微細化を誘発する。
【００２５】
本発明では、上記方法（ａ）、（ｂ）の何れかを適用してもよいし、両者を併用してもよい。方法（ａ）を選択した場合、接種剤としては、負の体積変化率を持つガリウム（Ｇａ）またはビスマス（Ｂｉ）を用いることにより、熱膨張収縮作用に伴う熱応力を軽減し、半導体回路２に加わるストレスを低減することができる。ビスマス（Ｂｉ）のほか、インジウム（Ｉｎ）を用いることもできる。縦導体３を構成する金属元素としては、例えばＳｎ、Ｃｕ、Ａｇ、Ａｌ又はＡｕ等を用いることができる。これらの金属と接種剤との組成比の好ましい値は、選択された金属の種類及び加工プロセスにおける温度、圧力等によって変動するので、経験的、実験的に定めることが好ましい。もっとも、等軸晶は、必ずしも溶融加工プロセスによって形成しなければならないものではない。利用できる他の手段があれば、それを利用することができる。
【００２６】
第２の態様に係る半導体デバイスでは、縦導体３の少なくとも一つは、凝固点と融解点との温度差が５０℃以上である。即ち、通常は、凝固点≒融解点となるのを、凝固点＜融解点の関係とし、その差が５０℃以上となるようにするのである。この場合、縦導体３の内部に共晶相が生じないようにすることが好ましい。
【００２７】
このような関係にあれば、融解点よりも５０℃以上も低い温度で、凝固させることができる。具体的一例として、融解点を、例えば、３００℃とした場合は、凝固点は２５０℃以下になるのである。したがって、縦導体３と半導体層１との間で発生する熱応力が小さくなり、半導体層１に形成された半導体回路２に加わる熱的ストレスが小さくなり、その特性変動・劣化が抑制される。しかも、融解点が、凝固点よりも５０℃以上も高くなるから、縦導体３の耐熱性が高くなる。
【００２８】
凝固点及び融解点に、上述したような温度差を持たせる手段としては、高融点金属成分（例えば、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｒ、Ａｌ、Ｎｉなど）と、低融点金属成分（例えば、Ｓｎ、Ｉｎ、Ｂｉなど）とを組み合わせる手法、または、ナノ化（１００nm以下）された金属粒子の奏するナノサイズ効果を利用して凝固点を下げる一方、ナノ化された金属粒子と組み合わされる金属粒子の高融点を利用して融解点を上げる手法などがある。上述した金属成分を用いる場合でも、縦導体３の内部に共晶相が生じないようにすることが好ましい。
【００２９】
図４は、本発明に係る回路基板の別の実施形態を示す図である。図において、図１に現れた構成部分と対応する構成部分については、同一の参照符号を付し、重複説明は省略する。この実施形態の特徴は、縦導体３が、下地層３５と充填層３６とによって構成されていることである。下地層３５は、微細空間３０の内壁面に備えられた絶縁層５の内部において、充填層３６の外周面のほぼ全面に接合していることである。下地層３５は、スパッタなどの薄膜形成技術によって形成される。
【００３０】
図４に示した実施形態では、縦導体３は、充填層３６の少なくとも下地層３５と対面する外周領域に、等軸晶領域を有するか、又は、凝固点と融解点との温度差が５０℃以上である。従って、半導体回路２がストレスを受けて特性が変動し、又は、劣化するという問題を回避することができる。
【００３１】
図５は、本発明に係る回路基板のSEM像、図６は本発明を適用しない比較例たる半導体デバイスのＳＥＭ像であり、何れも、半導体層１に穿孔された微細空間３０の内部に、縦導体３が充填されている。図５及び図６において、縦導体３は、その主成分が同じである。
【００３２】
図５を、図６と対比してみると明らかなように、図６の回路基板では、縦導体３が柱状晶を示す長い結晶を多く有しているのに対し、図５の本発明に係る回路基板では、縦導体３は、等軸晶を示す微細な結晶を有している。図５の有する等軸晶組織によれば、図６の柱状晶組織で問題となる半導体回路２の特性変動・劣化が抑制される。
【００３３】
次に、図７を参照すると、任意数の半導体デバイスＡ１〜Ａ６を、順次に積層した三次元配置半導体デバイスが図示されている。半導体デバイスＡ１〜Ａ６のそれぞれは、積層面において接合されている。図では、縦導体３は、半導体デバイスＡ１〜Ａ６の間において、全て連なっているが、回路構成によっては連ならない場合もあり得る。最外側の半導体層Ａ１、Ａ６には、バンプ（取出電極）６０〜６９が設けられる。この多層積層構造は、ＴＳＶ技術を適用した三次元半導体デバイスの一種である。
【００３４】
更に、図８は、例えばＣＰＵなどを構成する集積回ＬＳＩ１、ＬＳＩ２と、本発明に係る半導体デバイスＡ１〜Ａ６とを組み合せた三次元半導体デバイスを示している。集積回ＬＳＩ１、ＬＳＩ２は、例えば、ＣＰＵなどを構成し、半導体デバイスＡ１〜Ａ６はＤＲＡＭなどを構成する。本発明において、集積回路ＬＳＩと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路ＶＬＳＩ、ＵＬＳＩ等の全てを含む。
【００３５】
図８を参照すると、第１集積回路ＬＳＩ１と、第２集積回路ＬＳＩ２との間に、本発明に係る半導体デバイスＡ１〜Ａ６が実装されている。この実施の形態では、半導体デバイスＡ１〜Ａ６のうち、半導体デバイスＡ１はインターポーザとして用いられている。
【００３６】
本発明において、半導体層は、その全体が半導体回路２を構成するものであってもよい。その一例は、発光ダイオード、又は、太陽電池などである。図９は、発光ダイオードの一例を示している。図を参照すると、半導体層１は、支持層１０の一面上に、ｎ型半導体層１０１、活性層１０２、ｐ型半導体層１０３及びトップ層１０４を、この順序で積層した構造を持ち、発光ダイオード回路（半導体回路）を構成する。図示とは異なって、ｐ型半導体層１０３とｎ型半導体層１０１の積層位置を入れ替えた構造であってよい。トップ層１０４は、光学的に透明な光学層であればよく、透明電極である必要はない。
【００３７】
ｐ型半導体層１０３のためのｐ側電極３（縦導体）は、支持層１０、ｎ型半導体層１０１及び活性層１０２を貫通し、ｐ型半導体層１０３に到達する微細孔３０５内に充填した導体によって構成されている。支持層１０の側に位置するｎ型半導体層１０１のためのｎ側電極は、薄膜電極１０６によって構成されている。薄膜電極１０６には光反射膜としての役割をも担わせることができる。ｐ側電極３の周りは、必要に応じて、絶縁膜５によって覆う。
【００３８】
ｐ側電極３のための微細孔３０５は、その孔径がμｍオーダであり、ピッチ間隔もそのようなオーダでよい。これにより、微細孔３０５の内部に充填されたｐ側電極３を、従来の透明電極層に代わる電極として機能させ、半導体層１に対する電流面拡散を促進し、均一な面発光を実現し得る。ｐ側電極３は、その先端部をトップ層１０４に接触させてもよい。
【００３９】
引出電極７１、７２のうち、引出電極７１は、ｎ側薄膜電極３の引出電極となるものであり、引出電極７２は、ヒート・シンクである。
【００４０】
このような構造においても、本発明の適用により、縦導体３からｎ型半導体層１０１、活性層１０２、及び、ｐ型半導体層１０３に加わるストレスが低減され、これらの層２１〜２３の特性変動・劣化が抑制される。
【００４１】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形形態及び説明されない他の適用技術分野を想到しえることは自明である。
【符号の説明】
【００４２】
１ 半導体層
２ 半導体回路
３ 縦導体
【特許請求の範囲】
【請求項１】
半導体層と、縦導体とを含む半導体デバイスであって、
前記半導体層は、半導体回路を構成しており、
前記縦導体は、前記半導体回路に隣接して前記半導体層の厚み方向に設けられ、少なくとも、前記半導体層と対面する領域に、等軸晶領域を有する、
半導体デバイス。
【請求項２】
半導体層と、縦導体とを含む半導体デバイスであって、
前記半導体層は、半導体回路を構成しており、
前記縦導体は、前記半導体回路に隣接して前記半導体層の厚み方向に設けられ、凝固点と融解点との温度差が５０℃以上である、
半導体デバイス。
【請求項１】
半導体層と、縦導体とを含む半導体デバイスであって、
前記半導体層は、半導体回路を構成しており、
前記縦導体は、前記半導体回路に隣接して前記半導体層の厚み方向に設けられ、少なくとも、前記半導体層と対面する領域に、等軸晶領域を有する、
半導体デバイス。
【請求項２】
半導体層と、縦導体とを含む半導体デバイスであって、
前記半導体層は、半導体回路を構成しており、
前記縦導体は、前記半導体回路に隣接して前記半導体層の厚み方向に設けられ、凝固点と融解点との温度差が５０℃以上である、
半導体デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−４４０９２（Ｐ２０１２−４４０９２Ａ）
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願番号】特願２０１０−１８６０７３（Ｐ２０１０−１８６０７３）
【出願日】平成２２年８月２３日（２０１０．８．２３）
【出願人】（５０４０３４５８５）有限会社 ナプラ (55)
【Ｆターム（参考）】
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願日】平成２２年８月２３日（２０１０．８．２３）
【出願人】（５０４０３４５８５）有限会社 ナプラ (55)
【Ｆターム（参考）】
[ Back to top ]