【課題】配線間絶縁膜からビア間絶縁膜への水分の移動を抑制し、配線間の実効誘電率に与える影響の少ない絶縁膜を有する半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置１は、表面に半導体素子を有する半導体基板と、前記半導体基板上に形成された配線２ｂと、前記配線２ｂと同じ層に形成された配線間絶縁膜４ｂと、前記配線２ｂの下面に接続された第１のビア７ａと、前記第１のビア７ａと同じ層に形成された第１のビア間絶縁膜８ａと、前記配線２ｂの上面に接続された第２のビア７ｂと、前記第２のビア７ｂと同じ層に形成された第２のビア間絶縁膜８ｂと、前記配線間絶縁膜４ｂと前記第１のビア間絶縁膜８ａとの間、および前記配線間絶縁膜４ｂと前記第２のビア間絶縁膜８ｂとの間の少なくともいずれか一方に形成されたＣｕＳｉＮ膜９と、を有する。 （もっと読む）

【要 約】
【課題】ガラス基板から剥離しないゲート電極を形成する。
【解決手段】本発明では、酸素を含有する銅又は銅を主成分とした薄膜である第一の層３２をガラス基板１１の表面に形成し、第一の層３２の表面に、酸素を含有しない銅又は銅を主成分とした薄膜をから成る第二の層３３を形成し、第一の層３２と第二の層３３の二層構造の銅を主成分とする配線膜１３を形成しており、銅を主成分とする配線膜１３を窒素プラズマで処理した後、その表面に窒化ケイ素薄膜（例えばゲート絶縁膜１４）を形成している。窒化ケイ素薄膜を形成する際のシランガスの影響が、ガラス基板１１の界面に及ばないので、銅を主成分とする配線膜１３から成るゲート電極１５や蓄積容量電極１２がガラス基板１１から剥離しない。 （もっと読む）

【課題】ＤＲＡＭの１情報保持性及び信頼性に優れた半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上にゲート絶縁膜及びゲート電極を順次形成し、前記ゲート絶縁膜及び前記ゲート電極の側部を少なくとも覆うシリコン窒化膜を形成する工程を備えた半導体装置の製造方法であって、減圧ＣＶＤ法により所定の厚みのシリコン窒化物層を形成する工程と、減圧雰囲気下で前記シリコン窒化物層を窒素に暴露させる工程とを繰り返し行って、前記シリコン窒化物層を複数積層することにより、前記シリコン窒化膜を形成することを特徴とする半導体装置の製造方法を採用する。 （もっと読む）

【課題】銅配線上に形成された導電層と銅配線との短絡や、ショートマージンの低下を防ぐ。
【解決手段】半導体装置１００は、半導体基板１０２上に形成された絶縁膜１０４中に埋め込まれ、表面に複数のヒロック１０８が形成された下層銅配線１０６と、絶縁膜１０４および下層銅配線１０６上に形成された第１の層間絶縁膜１１２と、第１の層間絶縁膜１１２上に形成された第２の層間絶縁膜１１６と、第２の層間絶縁膜１１６上に形成された容量素子１２０とを含む。複数のヒロック１０８のうちの高さが最も高い少なくとも一つの上面が、第２の層間絶縁膜１１６の下面と接している。 （もっと読む）

【課題】絶縁層への吸湿や絶縁層を通過する水分の配線層やビアへの悪影響を抑制でき、その結果、誘電率の上昇、配線金属の腐食、配線金属の絶縁膜中への滲みだし、リーク電流の増大等の問題のいずれかまたは全てを抑制できる半導体装置を提供する。
【解決手段】本半導体装置は、絶縁性組成物上の溝、穴または溝と穴の両方に、当該絶縁性組成物を窒化してなる窒素含有組成物とフッ素含有組成物と導体とがこの順に積層されてなる構造体を含む。 （もっと読む）

【課題】 ２層金属キャップを有する相互接続構造体を製造するための構造及び方法を提供する。
【解決手段】 １つの実施形態において、本方法は、誘電体材料層内に相互接続構造部を形成するステップ、及び、相互接続構造部の上面に２層金属キャップを形成するステップを含む。本方法は、誘電体材料層の露出面及び２層金属キャップの表面を覆う、誘電体キャップ層のブランケット層を堆積するステップを更に含む。２層金属キャップは、相互接続構造部の導電面上に形成された金属キャップ層、及び金属キャップ層の頂部に形成された金属窒化物を含む。また、誘電体層内に形成された相互接続構造部、相互接続構造部の頂部に形成された２層金属キャップ、及び、２層金属キャップを覆って形成された誘電体キャップ層を有する相互接続構造体を含む。 （もっと読む）

【課題】コンタクト不良を防止して半導体装置の歩留まりを向上させることが可能な半導体装置の製造方法、半導体装置、及び半導体ウエハ構造を提供すること。
【解決手段】シリコン基板１０の上方に第１絶縁膜２５を形成する工程と、第１絶縁膜２５のうち、膜厚が基準値ΔT₁よりも厚い肉厚部２５ｘを選択的に薄くする工程と、薄くされた部分の第１絶縁膜２５にコンタクトホール３８ｃ、３８ｄを形成する工程と、コンタクトホール３８ｃ、３８ｄ内に導電性プラグ４０ｃ、４０ｄを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】タングステンを埋め込むときのバリア層を形成する際に，チタン膜を形成し，そのチタン膜をすべて窒化して単一の窒化チタン膜をバリア層として形成することで，チタン層の変質によるタングステン膜の剥離を防止しつつ，従来よりもバリア層を薄くして，生産性を向上させる。
【解決手段】層間絶縁膜５２０上およびコンタクトホール５３０底部のシリコン含有表面５１２上にチタン膜を形成するチタン膜形成工程と，このチタン膜をすべて窒化し，単一の窒化チタン膜５５０を形成する窒化工程と，窒化チタン膜上にタングステン膜５６０を形成するタングステン膜形成工程とを有する。 （もっと読む）

【課題】配線溝とスルーホール形成時の洗浄でキャップ金属が溶解して初期不良率の低下、エレクトロマイグレーション耐性の低下を防止することを目的とする。
【解決手段】上層配線開口部１１２の底部となる下部銅配線上に密着性を向上させるために形成されるキャップ金属の少なくとも上部のプラグと接続する部分を、科学的に安定するように変性された変性膜にすることにより、配線溝１１３形成後の洗浄工程においてキャップ金属の溶解を防止でき、初期不良率の低減及びエレクトロマイグレーション耐性の向上を実現することができる。 （もっと読む）

【課題】銅含有金属膜の表面にＳｉを導入し、その部分を窒化してＣｕＳｉＮバリアを形成する技術を採用する際に、層間絶縁膜へのダメージおよび大気開放による水分吸着の生じ難い半導体装置の製造方法を提供すること。
【解決手段】表面に銅含有金属膜が露出した状態の半導体基板を準備する工程と、銅含有金属膜の表面をラジカルまたは熱化学的手法により清浄化処理する工程と、銅含有金属膜の表面にＳｉを導入する工程と、銅含有金属膜のＳｉが導入された部分をラジカルにより窒化する工程とによって半導体装置を製造する際に、清浄化処理工程、Ｓｉ導入工程、および窒化工程を真空を破ることなく連続的に行う。 （もっと読む）

【課題】メモリを有するＲＦＩＤにおいて、プロセスもしくは回路面積を増大させることなくアンテナの配置を行うことを課題とする。
【解決手段】メモリを中央に配置し、メモリ共通電極を囲むようにアンテナの配線を行う。さらに、メモリ共通電極とアンテナの距離は５００μｍ以上、好ましくは１０００μｍ以上離して配置する。このような構成により、メモリ共通電極とアンテナとを共通の絶縁層上に形成することが可能となり、余剰プロセスを防ぐことができる。 （もっと読む）

【課題】集積回路素子の電気的接続構造物の形成方法を提供する。
【解決手段】半導体基板１００上に第１絶縁層２００を形成し、第１絶縁層に開口を形成する。開口の側壁を不均一の窒素濃度を有する窒化第１金属層３１２でライニングする。開口の内部に導電パターン４１０が形成される。導電パターンと窒化第１金属層との間に第２金属窒化膜３２０が形成される。 （もっと読む）

【課題】Ｃｕ配線のＣｕ拡散防止性能を向上する。
【解決手段】酸化シリコン膜３９の上面、配線溝４２の側壁部の酸化シリコン膜３９の表面、配線溝４２の底部の酸化シリコン膜３１ｂの上面およびスルーホール３４の側壁部の酸化シリコン膜３１ｂの表面に、アンモニアプラズマ処理を施す。これにより、例えば厚さ１０ｎｍ未満の薄い窒化シリコン膜が形成される。この結果、酸化シリコン膜３９の上面、配線溝４２の側壁部の酸化シリコン膜３９の表面、配線溝４２の底部の酸化シリコン膜３１ｂの上面およびスルーホール３４の側壁部の酸化シリコン膜３１ｂの表面部分の膜質、清浄度、電気的な安定性を向上でき、Ｃｕの拡散防止性能を向上させることが可能となる。 （もっと読む）

【課題】ＭｏあるいはＭｏ合金から成る導電層上に塗布型絶縁膜を塗布したときに、導電層の表面に生じるＭｏ酸化物層により発生するコンタクト不良や、膜はがれを防止する。
【解決手段】第１の基板を有し、前記第１の基板は、ＭｏあるいはＭｏ合金層で構成される第１導電層と、前記第１導電層よりも上層に形成される塗布型絶縁膜とを有する表示装置（例えば、液晶表示装置）であって、前記第１導電層上に形成され、ＡｌあるいはＡｌ合金層（または、ＴｉあるいはＴｉ合金層）で構成される第２導電層を有し、前記塗布型絶縁膜は、前記第２導電層上に形成される。 （もっと読む）

【課題】Ａｌ膜の埋め込み性を向上させた半導体装置の製造方法、及び半導体装置の製造装置に関するものである。
【解決手段】制御部が、ビアホールＶＨを有したシリコン基板の表面に金属膜ＢＭ１（Ｔｉ膜）と金属窒化膜ＢＭ２（ＴｉＮ膜）を被覆させ、金属窒化膜ＢＭ２に被覆されたビアホールＶＨの内部にＣＶＤ法を用いてＡｌ−ＣＶＤ膜Ｐ１を形成させた。そして、制御部が、成膜条件データに対応する成膜条件の下で金属窒化膜ＢＭ２を被覆させ、ビアホールＶＨの底部に位置する金属窒化膜ＢＭ２の膜厚を基準膜厚よりも薄く形成し、かつ、ビアホールＶＨの上部に位置する金属窒化膜ＢＭ２の膜厚を基準膜厚よりも厚く形成させた。 （もっと読む）

半導体素子（１０，２０）を形成する方法は、第１の主要表面と第２の主要表面とを有する半導体基板（１２）上に第１の能動回路（１４）を形成する工程を含む。第１の能動回路（１４）は第１の主要表面上に形成される。第１の半導体基板内には、第１の能動回路から第１の半導体基板の第２の主要表面まで延びるビア（１６，１８）が形成される。第２の主要表面上には第１のビアに隣接して誘電体層（２４）が形成される。誘電体層（２４）は窒素とシリコンを含んでよく、低圧プラズマ、低温プラズマ、または両方のプラズマプロセスにより形成され得る。
（もっと読む）

【課題】バリアメタル層を省略しても優れたＴＦＴ特性を発揮し得、ソース−ドレイン配線をＴＦＴの半導体層に直接かつ確実に接続することができる技術を提供する。
【解決手段】薄膜トランジスタの半導体層３３と、ソース−ドレイン電極２８，２９とを有する薄膜トランジスタ基板において、ソース−ドレイン電極２８，２９は、窒素を含有する窒素含有層、または窒素及び酸素を含有する酸素窒素含有層２８ａ、２９ａと、純Ｃｕ又はＣｕ合金の薄膜２８ｂ、２９ｂとからなっている。窒素含有層を構成する窒素の一部若しくは全部、または、酸素窒素含有層を構成する窒素または酸素の一部若しくは全部は、薄膜トランジスタの半導体層３３のＳｉと結合している。また、純ＣｕまたはＣｕ合金の薄膜２８ｂ、２９ｂは、窒素含有層または酸素窒素含有層２８ａ、２９ａを介して薄膜トランジスタの半導体層３３と接続している。 （もっと読む）

【課題】絶縁膜に開口された接続孔の内部に、チタン膜上に窒化チタン膜が形成された積層構造のバリアメタル膜を介して金属膜を埋め込んだ接続部における不具合を回避する。
【解決手段】接続孔２０の底部にＴｉＣｌ_４ガスを用いた熱反応により熱反応Ｔｉ膜２１ａを形成し、ＴｉＣｌ_４ガスを用いたプラズマ反応によりプラズマ反応Ｔｉ膜２１ｂを形成した後、Ｈ_２ガスを用いたプラズマ処理及びＮＨ_３ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの表面に窒素リッチＴｉＮ膜２１ｃを形成する。続いてＷＦ_６ガスを用いたＣＶＤ法による成膜とＳｉＨ_４ガスまたはＢ_２Ｈ_６ガスを用いた還元とを複数回繰り返して、窒素リッチＴｉＮ膜２１ｃ上に多層構造のタングステン核膜２２ａを形成した後、ＷＦ_６ガス及びＨ_２ガスを用いたＣＶＤ法により４００℃以下の温度でタングステン核膜２２ａ上にブランケット・タングステン膜２２ｂを形成する。 （もっと読む）

【課題】タングステンを含み、小さな線幅を有する配線パターンを形成する。
【解決手段】シリコン基板１１の上部に、タングステン層１８を表面に有する配線層を形成するステップと、配線層上に、ハードマスク１９を形成するステップと、ハードマスク１９から露出する配線層の表面上に、窒化タングステン層２１を形成するステップと、ハードマスク１９を残したまま、窒化タングステン層２１をエッチングするステップと、ハードマスク１９をマスクとして配線層をエッチングし、配線パターンを形成するステップとを有する。 （もっと読む）

【課題】 半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供すること。
【解決手段】 本発明の実施形態は、半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供する。この方法は、誘電体材料層内に少なくとも１つのコンタクト開口部を作成するステップと、化学気相堆積プロセスによって第１のＴｉＮ膜を形成するステップであって、第１のＴｉＮ膜はコンタクト開口部をライニングする（内側を覆う）ステップと、物理的気相堆積プロセスによって第２のＴｉＮ膜を形成するステップであって、第２のＴｉＮ膜は第１のＴｉＮ膜をライニングするステップとを含む。本発明の実施形態によって製造されるコンタクト構造体も提供される。 （もっと読む）