半導体装置及びその製造方法
【課題】ボイドやシームが発生しにくい構造体とする。
【解決手段】本発明の半導体装置は、半導体基板１０１に形成された層間絶縁膜１０３と、層間絶縁膜１０３に形成されたコンタクト孔１０４と、コンタクト孔１０４を埋め込むＣｕ膜１０７と、コンタクト孔１０４の内部の側壁に形成され、Ｃｕ膜１０７の下地となる金属含有下地膜１３と、を備える。コンタクト孔１０４の開口に接続している側壁の一部を含む第一の領域１１において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属窒化層１０６を有する。第一の領域１１よりも半導体基板１０１側の側壁を含む第二の領域１２において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属層１０５を有する。金属層１０５の表面におけるＣｕ膜１０７の成膜速度は、金属窒化層１０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。
【解決手段】本発明の半導体装置は、半導体基板１０１に形成された層間絶縁膜１０３と、層間絶縁膜１０３に形成されたコンタクト孔１０４と、コンタクト孔１０４を埋め込むＣｕ膜１０７と、コンタクト孔１０４の内部の側壁に形成され、Ｃｕ膜１０７の下地となる金属含有下地膜１３と、を備える。コンタクト孔１０４の開口に接続している側壁の一部を含む第一の領域１１において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属窒化層１０６を有する。第一の領域１１よりも半導体基板１０１側の側壁を含む第二の領域１２において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属層１０５を有する。金属層１０５の表面におけるＣｕ膜１０７の成膜速度は、金属窒化層１０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、配線の微細化により、半導体基板と配線とを電気的に接続するコンタクト孔の微細化が進んでいる。そのため、半導体装置の動作速度に対するコンタクト抵抗の影響が無視できなくなっている。
【０００３】
特許文献１には、コンタクトホールの内側側壁に金属窒化膜を堆積させて、コンタクトホール底面を洗浄する技術が記載されている。特許文献１では、こうした技術により、エッチング薬液によって層間絶縁膜が過剰にエッチングされるということがなくなり、コンタクトホールの孔幅を所望の範囲内に維持して、コンタクト形状の微細化と抵抗バラツキの抑制とを両立できるとされている。
【０００４】
特許文献２には、微細Ｃｕコンタクトプラグの形成プロセスにおいて、ＡＬＤ法により窒化タンタルからなる薄膜のバリア膜を形成することが記載されている。特許文献２では、こうした技術により、０．１μｍ径のコンタクトホールに銅を埋め込むことができるとされている。
【０００５】
特許文献３には、絶縁膜上で金属薄膜の少なくとも表面を窒化し、コンタクトホール底部に金属薄膜を主成分とした金属シリサイド膜を形成することが記載されている。特許文献３では、こうした技術により、コンタクトホールの寸法に依存しないで均一な膜厚の金属シリサイド膜を形成し、コンタクト抵抗の増大を防ぐことができるとされている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１３０９３１号公報
【特許文献２】特開２００９−１００３７号公報
【特許文献３】特開平６−１１２１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、さらなる配線の微細化により、上記文献の技術を用いてコンタクトプラグを形成すると、ボイドやシームを発生してしまうことが明らかとなった。これは、コンタクト孔のアスペクト比が高くなることで、コンタクト孔の開口付近における原料ガスの供給量と底面付近における原料ガスの供給量との差が、顕著になるためと考えられた。そのため、上記文献の技術では、原料ガスの供給量の高い開口付近の側壁における成膜速度が相対的に加速され、コンタクト孔の下部を埋め込む前にコンタクト孔が閉鎖し、ボイドやシームが発生してしまうと考えられた。
【０００８】
また、コンタクト孔は、配線孔より孔径が小さいため、コンタクト孔の埋め込みに、配線の成膜技術を流用することも困難であった。
【課題を解決するための手段】
【０００９】
本発明によれば、
基板に形成された絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔を埋め込む金属膜と、
前記接続孔の内部の側壁に形成され、前記金属膜の下地となる金属含有下地膜と、
を備え、
前記接続孔の開口に接続している前記側壁の一部を含む第一の領域において、前記金属含有下地膜は、前記金属膜との界面に第一の層を有し、
前記第一の領域よりも前記基板側の前記側壁を含む第二の領域において、前記金属含有下地膜は、前記金属膜との界面に第二の層を有し、
前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面における前記金属膜の成膜速度よりも大きい、半導体装置が提供される。
【００１０】
また、本発明によれば、
基板に絶縁膜を形成する工程と、
前記絶縁膜に接続孔を形成する工程と、
前記接続孔を金属膜で埋め込む工程と、
を含み、
前記絶縁膜に接続孔を形成する前記工程の後、前記接続孔に前記金属膜を埋め込む前記工程の前に、前記接続孔の内部の側壁に前記金属膜の下地となる金属含有下地膜を形成する工程を含み、
前記金属含有下地膜は、前記接続孔の開口に接続している前記側壁の一部を含む第一の領域に第一の層を有し、かつ、前記第一の領域よりも前記基板側の前記側壁を含む前記第二の領域に第二の層を有し、
前記接続孔を金属膜で埋め込む前記工程において、前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面の成膜速度よりも大きい速度で前記金属含有下地膜に前記金属膜を成膜する、半導体装置の製造方法が提供される。
【００１１】
この発明によれば、コンタクト孔の開口に接続している側壁では、第一の層を下地として金属膜が成膜し、かつ、基板側のコンタクト孔の側壁では、第二の層を下地として金属膜が成膜される。第二の層の表面における金属膜の成膜速度は、第一の層の表面における金属膜の成膜速度よりも大きい。したがって、コンタクト孔の側壁のうち、基板側の側壁から金属膜を埋め込むことができ、ボイドやシードの発生しにくい構造体が実現可能になる。
【発明の効果】
【００１２】
本発明によれば、ボイドやシームが発生しにくい構造体であるため、基板と配線とを良好に電気接続することができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態の半導体装置を模式的に示す断面図である。
【図２】第１の実施形態の半導体装置の製造方法を説明するフローチャートである。
【図３】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図４】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図５】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図６】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図７】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図８】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図９】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１０】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１１】第２の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１２】第２の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１３】第２の実施形態の半導体装置の製造方法を説明するフローチャートである。
【図１４】第３の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１５】第３の実施形態の半導体装置の製造方法を説明するフローチャートである。
【図１６】第４の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１７】第４の実施形態の半導体装置の製造方法を説明するフローチャートである。
【図１８】実施の形態に関連する半導体装置の構造を説明する模式的な断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
（第１の実施形態）
図１は、本実施の形態の半導体装置を模式的に示す断面図である。本実施の形態の半導体装置は、半導体基板１０１に形成された層間絶縁膜１０３と、層間絶縁膜１０３に形成されたコンタクト孔１０４（接続孔）と、コンタクト孔１０４を埋め込むＣｕ膜１０７（金属膜）と、コンタクト孔１０４の内部の側壁に形成され、Ｃｕ膜１０７の下地となる金属含有下地膜１３と、を備える。コンタクト孔１０４の開口に接続している側壁の一部を含む第一の領域１１において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属窒化層１０６（第一の層）を有する。第一の領域１１よりも半導体基板１０１側の側壁を含む第二の領域１２において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属層１０５（第二の層）を有する。金属層１０５の表面におけるＣｕ膜１０７の成膜速度は、金属窒化層１０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。なお、本実施の形態において、Ｃｕ膜１０７の成膜速度は、ＣＶＤ法（化学気相成長法）による成膜速度である。
【００１６】
以下、本実施の形態の半導体装置について、詳細に説明する。半導体基板１０１には、トランジスタ素子が形成されている。このトランジスタ素子は、例えば、図示するように、低濃度拡散層１１０と、ゲート絶縁膜１１２と、ゲート電極１１３と、シリサイド層１１４と、サイドウォール絶縁膜１１５とが形成されている。また、高濃度拡散層１１１上にシリサイド層１０２が形成されている。本実施の形態では、金属層１０５がコンタクト孔１０４の底面に形成され、シリサイド層１０２と金属層１０５とが接している。素子分離領域１０８により素子間が電気的に分離されている。半導体基板１０１と層間絶縁膜１０３との密着性をよくするため、トランジスタ素子と層間絶縁膜１０３との間には、ＳｉＮ等の絶縁膜１０９が形成されている。層間絶縁膜１０３上には、配線構造２が形成されている。
【００１７】
コンタクト孔１０４は、Ｃｕ膜１０７が埋め込まれることで、コンタクトプラグ１を構成する。コンタクトプラグ１は、トランジスタ素子のソースドレイン領域又はゲート電極１１３と配線構造２に形成されたＣｕ配線１１８とを接続している。コンタクト孔１０４のアスペクト比は、３〜１０であることが好ましい。ここでいうアスペクト比とは、コンタクト孔の開口径に対するコンタクト孔の深さである。具体的には、コンタクト孔１０４は、開口径を３０〜９０ｎｍとし、深さは、２００ｎｍ〜６００ｎｍとすることが好ましい。また、コンタクトプラグ１に電気的に接続しているＣｕ配線１１８は、開口径３０〜３０００ｎｍ、深さ９０ｎｍ〜２００ｎｍの配線溝に銅膜を埋め込んで構成されている。
【００１８】
金属層１０５は、Ｃｕ膜１０７のＣｕが層間絶縁膜１０３に拡散するのを防止するバリアメタル膜とすることができる。また、金属層１０５は、面心立方格子構造（ｆｃｃ構造）又は六方最密充填構造（ｈｃｐ構造）のような結晶構造を有することが好ましい。こうすることで、金属層１０５を下地としてＣＶＤ法によるＣｕ膜１０７の成膜速度を大きくすることができる。具体的には、金属層１０５は、例えば、コバルト（Ｃｏ）やチタン（Ｔｉ）を主要な構成元素とすることができる。金属層１０５におけるＣｏやＴｉの含量は、９０重量％以上とすると好ましい。こうすることにより、Ｃｕ膜１０７からのＣｕ拡散を抑制するｈｃｐ構造の金属層１０５とすることができる。金属層１０５の結晶構造は、Ｘ線回折法やＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の電子回折像で分析することができる。金属層１０５がＣｕ拡散を防止できない場合は、例えば窒化タンタル（ＴａＮ）の様なＣｕ拡散を防止できる金属膜を金属層１０５に積層させても良い。
【００１９】
Ｃｕ膜１０７は、Ｃｕを主成分とする金属膜であることが好ましく、具体的には、９０重量％以上のＣｕを含むことが好ましい。
【００２０】
つづいて、本実施の形態の半導体装置の製造方法の一例について、図１〜１０を用いて説明する。図２は、本実施の形態の半導体装置の製造方法を説明するフローチャートである。図３〜１０は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。まず、半導体基板１０１上に公知のフォトリソグラフィー技術、ドライエッチング技術、イオン注入技術及びＣＶＤ技術等を用いてトランジスタ等の素子（図示せず）を形成する（Ｓ１０１）。半導体基板１０１上の高濃度拡散層領域１１１上には、シリサイド層１０２が形成されている。ついで、半導体基板１０１上に、層間絶縁膜１０３をＣＶＤ法により形成し（Ｓ１０２）、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により平坦化を行う。層間絶縁膜１０３は、例えば、シリコン酸化膜等からなる誘電率４以下の低誘電率膜とする。半導体基板１０１上にエッチングストッパ（図示しない）を形成しこのエッチングストッパ上に層間絶縁膜１０３を形成してもよい。その後、層間絶縁膜１０３上に所定のレジストパターンで形成されたレジスト膜５０１を形成する（図３）。
【００２１】
ついで、公知のフォトリソグラフィー技術及びエッチング技術を用いて、層間絶縁膜１０３の所定の領域に、例えば、開口径５０ｎｍ、深さ３００ｎｍのコンタクト孔１０４を形成する（図４、Ｓ１０３）。
【００２２】
その後、アッシング法によりレジスト膜５０１を除去し（図５）、コンタクト孔１０４の側壁及び底面に金属層１０５を成膜する（図６、Ｓ１０４）。金属層１０５は、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ法又はＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法によりＣｏやＴｉ等の金属を堆積させて形成することができる。金属層１０５の膜厚は、例えば、１０ｎｍとすることができる。また、金属層１０５は、結晶構造がｈｃｐ構造又はｆｃｃ構造となるように成長させることが好ましい。本実施の形態では、第二の領域１２における金属層１０５がＣｕ膜１０７の成長面となる第二の層を構成する。
【００２３】
次に、アンモニアガス（ＮＨ３）、又は、窒素ガス（Ｎ２）を反応ガスとして窒素元素を含むプラズマを発生させ、層間絶縁膜１０３上の金属層１０５、及び、コンタクト孔１０４の開口付近の側壁をプラズマ処理する（図７）。こうすることで、層間絶縁膜１０３の上面、及び、コンタクト孔１０４の開口付近の側壁に金属窒化層１０６（第一の層）が形成される（図８、Ｓ１０５）。一方、コンタクト孔１０４の底面及び底面付近の側壁には、金属窒化層１０６は形成されない。
【００２４】
その後、ＣＶＤ法でコンタクト孔１０４の内部にＣｕ膜１０７を充填する（Ｓ１０６）。金属窒化層１０６の表面では、Ｃｕ膜１０７の成膜が抑制されるため、図９に示すように、金属窒化層１０６上にはＣｕ膜１０７は、ほとんど成長せず、コンタクト孔１０４の底面からＣｕを埋め込むことができる。金属層１０５の結晶構造が、ｆｃｃ構造又はｈｃｐ構造である場合、第二の領域１２では、Ｃｕ膜１０７の成膜が促進されるため、より確実にコンタクト孔１０４の底面からＣｕを埋め込むことができる。
【００２５】
ついで、図１０に示すように、コンタクト孔１０４内部以外に形成されたＣｕ膜１０７、金属窒化層１０６及び金属層１０５をＣＭＰ法により除去する（Ｓ１０７）。これにより、コンタクトプラグ１が形成される。
【００２６】
さらに、公知の多層配線形成技術を用いて、多層配線構造を作製する（Ｓ１０８）。図１では、簡略化のため、１層からなる配線構造２が示されているが、同様な層が積層されることで、多層配線構造が形成される。具体的には、コンタクト孔１０４の内部を埋め込むＣｕ膜１０７の表面を覆うように、拡散防止膜１１６を形成し、拡散防止膜１１６上に層間絶縁膜１１７を成膜する。公知のリソグラフィー技術及びエッチング技術を用いて、層間絶縁膜１１７に配線溝を形成し、バリアメタル膜１１９で配線溝の内部表面を覆った後、Ｃｕ膜で配線溝を充填し、Ｃｕ配線１１８を形成する。このように、層間絶縁膜形成工程と、配線溝形成工程と、Ｃｕ配線形成工程とを繰り返して、多層配線構造を形成する。
【００２７】
つづいて、本実施の形態の作用効果について、説明する。本実施の形態によれば、コンタクト孔１０４の開口に接続している側壁では、金属窒化層１０６を下地としてＣｕ膜１０７が成膜し、かつ、半導体基板１０１側のコンタクト孔１０４の側壁では、金属層１０５を下地としてＣｕ膜１０７が成膜される。金属層１０５の表面におけるＣｕ膜１０７の成膜速度は、金属窒化層１０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。したがって、コンタクト孔１０４の側壁のうち、半導体基板１０１側の側壁からＣｕ膜１０７を埋め込むことができ、ボイドやシードの発生しにくい構造体が実現可能になる。
【００２８】
図１８は、図７に示す金属層１０５のプラズマ処理を行わずに、ＣＶＤ法によりコンタクト孔１０４をＣｕ膜９０７で埋め込んだ結果を示している。すなわち、図１８では、Ｃｕ膜９０７の下地が金属層１０５であり、特許文献１〜３と同様に、コンタクト孔１０４の開口付近の側壁と底面付近の側壁とでＣｕ膜９０７の下地が同じ材料から構成されている。図１８に示すように、Ｃｕ膜９０７の成長は、露出している金属層１０５の表面で一様に生じ、層間絶縁膜１０３上の金属層１０５、次いでコンタクト孔１０４の開口付近の金属層１０５上に厚くＣｕが成長する。その結果、コンタクト孔内あるいはコンタクト孔の開口部でピンチオフし、コンタクト孔１０４の内部にボイドＶやシームＳが残ることになる。
【００２９】
一方、図７に示すプラズマ処理を行い、コンタクト孔１０４の開口付近および層間絶縁膜１０３上の金属層１０５表面をプラズマ窒化することにより、コンタクト孔１０４の開口付近および層間絶縁膜１０３上におけるＣｕ膜１０７の成膜を抑制することできる。また、ｆｃｃ構造又はｈｃｐ構造の金属層１０５を成膜することで、金属層１０５表面におけるＣｕ膜１０７の成膜速度を高めることができる。したがって、コンタクト孔１０４の下部で優先的にＣｕを成膜することができ、図９に示すように、コンタクト孔１０４の下部からのボトムアップ成膜が可能になり、図１８に示すようなシームＳやボイドＶの発生を抑制することができる。
【００３０】
（第２の実施形態）
図１１、１２は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、第一の領域１１において、金属含有下地膜２３は、金属層２０５ａ、金属窒化層２０６の二層構造からなり、Ｃｕ膜１０７との界面に金属窒化層２０６（第一の層）を有する。また、第二の領域１２において、金属含有下地膜２３は、金属層２０５ａ、金属窒化層２０６及び金属層２０５ｂの三層構造からなり、Ｃｕ膜１０７との界面に金属層２０５ｂ（第二の層）を有する。金属層２０５ｂの表面におけるＣｕ膜１０７の成膜速度は、金属窒化層２０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。また、本実施の形態では、コンタクト孔１０４の底面に金属含有下地膜２３が形成されておらず、シリサイド層１０２に接するようにＣｕ膜１０７が形成されている。他の構成は、第一の実施の形態と同様である。
【００３１】
本実施の形態の半導体装置の製造方法について、第１の実施の形態と異なる点のみを図１１〜１３を用いて説明する。図１３は、本実施の形態の製造方法の一部を説明するフローチャートである。まず、図３〜６を用いて説明したように、コンタクト孔１０４の側壁及び底面に金属層２０５ａを形成する（Ｓ１０１〜Ｓ１０４）。
【００３２】
ついで、図７で説明したように、窒素ガス又はアンモニアガスを原料ガスとして、金属層２０５ａの表面をプラズマ処理する。ただし、本実施の形態では、第二の領域１２におけるコンタクト孔１０４の側壁及びコンタクト孔１０４の底面に形成された金属層２０５ａもプラズマ処理する（Ｓ２０１）。こうすることで、金属層２０５ａ表面全体に金属窒化層２０６が形成される（図１２）。
【００３３】
その後、アルゴン等を用いたスパッタリングにより、コンタクト孔１０４の底面から金属窒化層２０６を除去し、その金属窒化層２０６を第二の領域１２の金属窒化層２０６にリスパッタ成膜する（Ｓ２０２）。
【００３４】
つづいて、露出した金属層２０５ａに対し、アルゴン等を用いたスパッタリングを行って、コンタクト孔１０４の底面から金属層２０５ａを除去してシリサイド層１０２を露出させる。このとき、Ｓ２０２においてリスパッタ成膜された金属窒化層２０６に金属層２０５ｂがリスパッタ成膜される（Ｓ２０３）。
【００３５】
図２のＳ１０６にうつり、ＣＶＤ法でＣｕ膜１０７を成膜し、ＣＭＰ法によりコンタクト孔１０４の内部以外に形成されたＣｕ膜１０７、金属窒化層２０６及び金属層２０５ａを除去して、図１２に示すようなコンタクト構造を形成する。
【００３６】
本実施の形態においても、第一の領域１１では、金属窒化層２０６を下地としてＣｕ膜１０７が形成されており、かつ、第二の領域１２では、金属層２０５ｂを下地としてＣｕ１０７膜が形成されている。ＣＶＤ法による金属層２０５ｂにおけるＣｕ膜１０７の成膜速度は、金属窒化層２０６におけるＣｕ膜１０７の成膜速度よりも大きい。したがって、コンタクト孔１０４の側壁のうち、半導体基板１０１側の側壁からＣｕ膜１０７を埋め込むことができ、ボイドやシードの発生させにくい構造体が実現可能になる。
【００３７】
（第３の実施形態）
図１４は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、図１４で示すように、金属含有下地膜３３は、第一の領域１１において、Ｃｕ層３０５（第二の層）と窒化銅層３０６（第一の層）との二層構造からなる。また、第二の領域１２において、金属含有下地膜３３は、Ｃｕ層３０５からなり、Ｃｕ膜１０７との界面において、Ｃｕの再成長界面Ｂを有する。Ｃｕ層３０５の表面におけるＣｕ膜１０７の成膜速度は、窒化銅層３０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。コンタクト孔１０４の内部には、Ｃｕが層間絶縁膜１０３に拡散しないようにバリアメタル膜３０１が設けられている。シリサイド層１０２は、バリアメタル膜３０１に接しており、Ｃｕ層３０５とは、接していない。他の構成は、第一の実施の形態と同様である。
【００３８】
本実施の形態の半導体装置の製造方法について、第１の実施の形態と異なる点のみを図１４、１５を用いて説明する。図１５は、本実施の形態の製造方法の一部を説明するフローチャートである。まず、図３〜５を用いて説明したように、層間絶縁膜１０３の所定の領域にコンタクト孔１０４を形成する（Ｓ１０１〜Ｓ１０３）。
【００３９】
ついで、コンタクト孔１０４の側壁及び底面に対して、ＰＶＤ法、ＣＶＤ法もしくはＡＬＤ法にてバリアメタル膜３０１を形成する（Ｓ３０１）。バリアメタル膜３０１は、例えば、ＴｉＮとする。ついで、ＣＶＤ法により、バリアメタル膜３０１の表面にＣｕ層３０５を薄く形成する（Ｓ３０２）。Ｃｕ層３０５の厚みは、例えば、５ｎｍとする。
【００４０】
その後、層間絶縁膜１０３上に形成されたＣｕ層３０５及びコンタクト孔１０４の開口付近の側壁に形成されたＣｕ層３０５の表面をＮＨ３あるいはＮ２を反応ガスとしてプラズマ窒化処理する。こうすることで、層間絶縁膜１０３の上面、及び、コンタクト孔１０４の開口付近の側壁に窒化銅層３０６が形成される。一方、コンタクト孔１０４の底面及び底面付近の側壁には、窒化銅層３０６は形成されない。（Ｓ３０３）。
【００４１】
Ｓ１０６に移り、ＣＶＤ法によりＣｕ膜１０７を成膜し、ＣＭＰ法によりコンタクト孔１０４の内部以外に形成されたＣｕ膜１０７、窒化銅層３０６及びＣｕ層３０５をそれぞれ除去して、図１４に示すようなコンタクト構造を形成する。
【００４２】
窒化されたＣｕ膜（窒化銅層３０６）は、窒化する前のＣｕに比べてＣＶＤ法による成膜速度が低くなる。したがって、コンタクト１０４の底面付近で優先的にＣｕ膜を成膜して、図１８に示される様なシームＳやボイドＶの発生を抑制することができる。
【００４３】
（第４の実施形態）
図１６は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、金属含有下地膜４３は、ｈｃｐ構造又はｆｃｃ構造を有する第一の金属層４０５ａ、４０５ｂと、面心立方格子構造及び六方最密充填構造のいずれの結晶構造も有しない第二の金属層４０６とを含む積層構造を有する。第一の金属層４０５ｂが第二の層であり、第二の金属層４０６が第一の層である。第一の金属層４０５ｂの表面におけるＣｕ膜１０７の成膜速度が第二の金属層４０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。第一の金属層４０５ａ、４０５ｂは、例えば、ＣｏやＴｉを含む膜とすることができ、好ましくは、Ｃｏ又はＴｉを９０重量％含む膜とする。第一の金属層４０５ａは、単層であってもよいし、多層構造でもよい。第一の金属層４０５ａ上には、第二の金属層４０６が形成されている。第二の金属層４０６の結晶構造は、ｈｃｐ構造及びｆｃｃ構造のいずれでもなく、例えば、体心立方構造（ｂｃｃ構造）とすることができる。第二の金属層４０６は、例えば、ＴａやＷを含む膜とすることができ、好ましくは、Ｔａを７０重量％以上含む膜とする。第一の領域１１において、金属含有下地膜４３は、第一の金属層４０５ａ上に第二の金属層４０６が形成された二層構造を有し、第二の領域１２において、第一の金属層４０５ａと第二の金属層４０６と第一の金属層４０５ｂとが積層された三層構造を有する。また、本実施の形態では、コンタクト孔１０４の底面に金属含有下地膜４３が形成されておらず、シリサイド層１０２に接するようにＣｕ膜１０７が形成されている。他の構成は、第一の実施の形態と同様である。
【００４４】
本実施の形態の半導体装置の製造方法について、第１の実施の形態と異なる点のみを図１６、１７を用いて説明する。図１７は、本実施の形態の製造方法の一部を説明するフローチャートである。まず、図３〜５を用いて説明したように、半導体基板１０１上の所定の領域にコンタクト孔１０４を形成する（Ｓ１０１〜Ｓ１０３）。ついで、コンタクト孔１０４の側壁及び底面にＰＶＤ法、ＣＶＤ法又はＡＬＤ法によりＣｏやＴｉ等の金属を堆積させて、ｈｃｐ構造又はｆｃｃ構造からなる第一の金属層４０５ａを形成する。第一の金属層４０５ａの膜厚は、例えば、１０ｎｍとすることができる（Ｓ４０１）。
【００４５】
ついで、第一の金属層４０５ａの全面に、ＰＶＤ法、ＣＶＤ法又はＡＬＤ法により、Ｃｏを堆積し、第二の金属層４０６を形成する（Ｓ４０２）。第二の金属層４０６の結晶構造は、ｂｃｃ構造とし、ｈｃｐ構造及びｆｃｃ構造が形成されないように成膜条件を制御する。第二の金属層４０６の厚みは、例えば、１ｎｍ〜３ｎｍとする。
【００４６】
その後、アルゴン等を用いたスパッタリングにより、コンタクト孔１０４の底面から第二の金属層４０６を除去し、その第二の金属層４０６を第二の領域１２の第二の金属層４０６にリスパッタ成膜する（Ｓ４０３）。
【００４７】
つづいて、露出した第一の金属層４０５ａに対し、アルゴン等を用いたスパッタリングを行って、コンタクト孔１０４の底面から第一の金属層４０５ａを除去してシリサイド層１０２を露出させる。このとき、Ｓ４０３においてリスパッタ成膜された第二の金属層４０６に第一の金属膜４０５ｂがリスパッタ成膜される（Ｓ４０４）。
【００４８】
その後、ＣＶＤ法でＣｕ膜１０７を成膜し、ＣＭＰ法によりコンタクト孔１０４の内部以外に形成されたＣｕ膜１０７、第二の金属層４０６及び第一の金属層４０５ａ、４０５ｂをそれぞれ除去して、図１６に示すようなコンタクト構造を形成することができる。
【００４９】
本実施の形態では、コンタクト孔１０４の開口付近の側壁（第一の領域１１）において、第二の金属層４０６を下地としてＣｕ膜１０７が形成されており、かつ、第一の領域１１よりも半導体基板１０１側のコンタクト孔１０４の側壁（第二の領域１２）において、第一の金属層４０５ｂを下地としてＣｕ膜１０７が形成されている。また、第一の金属層４０５ａ、４０５ｂの結晶構造は、ｈｃｐ構造又はｆｃｃ構造からなる一方、第二の金属層４０６は、ｈｃｐ構造及びｆｃｃ構造のいずれの結晶構造も有しない。したがって、第一の金属層４０５ｂを下地としたときのＣＶＤ法によるＣｕ膜１０７の成膜速度は、第二の金属層４０６を下地としたときのＣＶＤ法によるＣｕ膜１０７の成膜速度よりも大きくなるよう構成されている。したがって、コンタクト孔１０４の側壁のうち、半導体基板１０１側からＣｕ膜１０７を埋め込むことができ、ボイドやシードの発生させにくい構造体が実現可能になる。
【００５０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、実施の形態では、第一の金属層の表面を窒化して、金属窒化膜を形成する例を挙げて説明した。しかしながら、第一の金属層の表面を酸素ガス（Ｏ２）又はオゾンガス（Ｏ３）を反応ガスとして酸素元素を含むプラズマを発生させ、第一の金属層をプラズマ酸化して、第二の金属層として金属酸化膜を形成してもよい。
【００５１】
また、実施の形態では、トランジスタ素子と配線とを接続するコンタクト孔を金属膜で埋め込む例を挙げて説明した。しかしながら、本発明は、配線間を接続するビア孔を金属膜で埋め込む技術にも適用することが可能である。
【００５２】
また、実施の形態ではトランジスタ素子と配線との接続を１つのコンタクトプラグで行っているが、コンタクトプラグを積層してトランジスタ素子と配線を接続しても良い。この場合、コンタクト孔に充填する金属は、少なくとも最も高いアスペクト比であるコンタクトプラグに対してはＣｕ膜を用いるが、他のコンタクトは他の金属、例えばＷ（タングステン）膜を用いても良い。
【００５３】
また、実施の形態では、コンタクト孔を始めとする接続孔をＣｕ膜で埋め込む例を挙げて説明した。しかしながら、本発明は、Ｗ、Ｃｏ、Ａｌ（アルミニウム）あるいはＮｉ（ニッケル）等のＣｕ以外の金属で接続孔を埋め込む技術にも適用することが可能である。
【００５４】
また、実施の形態では、Ｃｕ膜は、Ｃｕを主成分とする金属膜であることを例に挙げて説明した。しかしながら、Ｃｕ膜は、Ｃｕのみから構成されていてもよいし、不純物としてＡｌ等を含有してもよい。
【符号の説明】
【００５５】
１ コンタクトプラグ
２ 配線構造
１１ 第一の領域
１２ 第二の領域
１３ 金属含有下地膜
２３ 金属含有下地膜
３３ 金属含有下地膜
４３ 金属含有下地膜
１０１ 半導体基板
１０２ シリサイド層
１０３ 層間絶縁膜
１０４ コンタクト孔
１０５ 金属層
１０６ 金属窒化層
１０７ Ｃｕ膜
１０８ 素子分離領域
１０９ 絶縁膜
１１０ 低濃度拡散層
１１１ 高濃度拡散層
１１２ ゲート絶縁膜
１１３ ゲート電極
１１４ シリサイド層
１１５ サイドウォール絶縁膜
１１６ 拡散防止膜
１１７ 層間絶縁膜
１１８ Ｃｕ配線
１１９ バリアメタル膜
２０５ａ 金属層
２０５ｂ 金属層
２０６ 金属窒化層
３０１ バリアメタル膜
３０５ Ｃｕ層
３０６ 窒化銅層
４０５ａ 第一の金属層
４０５ｂ 第一の金属層
４０６ 第二の金属層
５０１ レジスト膜
９０７ Ｃｕ膜
Ｓ シーム
Ｖ ボイド
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、配線の微細化により、半導体基板と配線とを電気的に接続するコンタクト孔の微細化が進んでいる。そのため、半導体装置の動作速度に対するコンタクト抵抗の影響が無視できなくなっている。
【０００３】
特許文献１には、コンタクトホールの内側側壁に金属窒化膜を堆積させて、コンタクトホール底面を洗浄する技術が記載されている。特許文献１では、こうした技術により、エッチング薬液によって層間絶縁膜が過剰にエッチングされるということがなくなり、コンタクトホールの孔幅を所望の範囲内に維持して、コンタクト形状の微細化と抵抗バラツキの抑制とを両立できるとされている。
【０００４】
特許文献２には、微細Ｃｕコンタクトプラグの形成プロセスにおいて、ＡＬＤ法により窒化タンタルからなる薄膜のバリア膜を形成することが記載されている。特許文献２では、こうした技術により、０．１μｍ径のコンタクトホールに銅を埋め込むことができるとされている。
【０００５】
特許文献３には、絶縁膜上で金属薄膜の少なくとも表面を窒化し、コンタクトホール底部に金属薄膜を主成分とした金属シリサイド膜を形成することが記載されている。特許文献３では、こうした技術により、コンタクトホールの寸法に依存しないで均一な膜厚の金属シリサイド膜を形成し、コンタクト抵抗の増大を防ぐことができるとされている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１３０９３１号公報
【特許文献２】特開２００９−１００３７号公報
【特許文献３】特開平６−１１２１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、さらなる配線の微細化により、上記文献の技術を用いてコンタクトプラグを形成すると、ボイドやシームを発生してしまうことが明らかとなった。これは、コンタクト孔のアスペクト比が高くなることで、コンタクト孔の開口付近における原料ガスの供給量と底面付近における原料ガスの供給量との差が、顕著になるためと考えられた。そのため、上記文献の技術では、原料ガスの供給量の高い開口付近の側壁における成膜速度が相対的に加速され、コンタクト孔の下部を埋め込む前にコンタクト孔が閉鎖し、ボイドやシームが発生してしまうと考えられた。
【０００８】
また、コンタクト孔は、配線孔より孔径が小さいため、コンタクト孔の埋め込みに、配線の成膜技術を流用することも困難であった。
【課題を解決するための手段】
【０００９】
本発明によれば、
基板に形成された絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔を埋め込む金属膜と、
前記接続孔の内部の側壁に形成され、前記金属膜の下地となる金属含有下地膜と、
を備え、
前記接続孔の開口に接続している前記側壁の一部を含む第一の領域において、前記金属含有下地膜は、前記金属膜との界面に第一の層を有し、
前記第一の領域よりも前記基板側の前記側壁を含む第二の領域において、前記金属含有下地膜は、前記金属膜との界面に第二の層を有し、
前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面における前記金属膜の成膜速度よりも大きい、半導体装置が提供される。
【００１０】
また、本発明によれば、
基板に絶縁膜を形成する工程と、
前記絶縁膜に接続孔を形成する工程と、
前記接続孔を金属膜で埋め込む工程と、
を含み、
前記絶縁膜に接続孔を形成する前記工程の後、前記接続孔に前記金属膜を埋め込む前記工程の前に、前記接続孔の内部の側壁に前記金属膜の下地となる金属含有下地膜を形成する工程を含み、
前記金属含有下地膜は、前記接続孔の開口に接続している前記側壁の一部を含む第一の領域に第一の層を有し、かつ、前記第一の領域よりも前記基板側の前記側壁を含む前記第二の領域に第二の層を有し、
前記接続孔を金属膜で埋め込む前記工程において、前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面の成膜速度よりも大きい速度で前記金属含有下地膜に前記金属膜を成膜する、半導体装置の製造方法が提供される。
【００１１】
この発明によれば、コンタクト孔の開口に接続している側壁では、第一の層を下地として金属膜が成膜し、かつ、基板側のコンタクト孔の側壁では、第二の層を下地として金属膜が成膜される。第二の層の表面における金属膜の成膜速度は、第一の層の表面における金属膜の成膜速度よりも大きい。したがって、コンタクト孔の側壁のうち、基板側の側壁から金属膜を埋め込むことができ、ボイドやシードの発生しにくい構造体が実現可能になる。
【発明の効果】
【００１２】
本発明によれば、ボイドやシームが発生しにくい構造体であるため、基板と配線とを良好に電気接続することができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態の半導体装置を模式的に示す断面図である。
【図２】第１の実施形態の半導体装置の製造方法を説明するフローチャートである。
【図３】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図４】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図５】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図６】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図７】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図８】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図９】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１０】第１の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１１】第２の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１２】第２の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１３】第２の実施形態の半導体装置の製造方法を説明するフローチャートである。
【図１４】第３の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１５】第３の実施形態の半導体装置の製造方法を説明するフローチャートである。
【図１６】第４の実施形態の半導体装置の製造方法を説明する模式的な断面図である。
【図１７】第４の実施形態の半導体装置の製造方法を説明するフローチャートである。
【図１８】実施の形態に関連する半導体装置の構造を説明する模式的な断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
（第１の実施形態）
図１は、本実施の形態の半導体装置を模式的に示す断面図である。本実施の形態の半導体装置は、半導体基板１０１に形成された層間絶縁膜１０３と、層間絶縁膜１０３に形成されたコンタクト孔１０４（接続孔）と、コンタクト孔１０４を埋め込むＣｕ膜１０７（金属膜）と、コンタクト孔１０４の内部の側壁に形成され、Ｃｕ膜１０７の下地となる金属含有下地膜１３と、を備える。コンタクト孔１０４の開口に接続している側壁の一部を含む第一の領域１１において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属窒化層１０６（第一の層）を有する。第一の領域１１よりも半導体基板１０１側の側壁を含む第二の領域１２において、金属含有下地膜１３は、Ｃｕ膜１０７との界面に金属層１０５（第二の層）を有する。金属層１０５の表面におけるＣｕ膜１０７の成膜速度は、金属窒化層１０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。なお、本実施の形態において、Ｃｕ膜１０７の成膜速度は、ＣＶＤ法（化学気相成長法）による成膜速度である。
【００１６】
以下、本実施の形態の半導体装置について、詳細に説明する。半導体基板１０１には、トランジスタ素子が形成されている。このトランジスタ素子は、例えば、図示するように、低濃度拡散層１１０と、ゲート絶縁膜１１２と、ゲート電極１１３と、シリサイド層１１４と、サイドウォール絶縁膜１１５とが形成されている。また、高濃度拡散層１１１上にシリサイド層１０２が形成されている。本実施の形態では、金属層１０５がコンタクト孔１０４の底面に形成され、シリサイド層１０２と金属層１０５とが接している。素子分離領域１０８により素子間が電気的に分離されている。半導体基板１０１と層間絶縁膜１０３との密着性をよくするため、トランジスタ素子と層間絶縁膜１０３との間には、ＳｉＮ等の絶縁膜１０９が形成されている。層間絶縁膜１０３上には、配線構造２が形成されている。
【００１７】
コンタクト孔１０４は、Ｃｕ膜１０７が埋め込まれることで、コンタクトプラグ１を構成する。コンタクトプラグ１は、トランジスタ素子のソースドレイン領域又はゲート電極１１３と配線構造２に形成されたＣｕ配線１１８とを接続している。コンタクト孔１０４のアスペクト比は、３〜１０であることが好ましい。ここでいうアスペクト比とは、コンタクト孔の開口径に対するコンタクト孔の深さである。具体的には、コンタクト孔１０４は、開口径を３０〜９０ｎｍとし、深さは、２００ｎｍ〜６００ｎｍとすることが好ましい。また、コンタクトプラグ１に電気的に接続しているＣｕ配線１１８は、開口径３０〜３０００ｎｍ、深さ９０ｎｍ〜２００ｎｍの配線溝に銅膜を埋め込んで構成されている。
【００１８】
金属層１０５は、Ｃｕ膜１０７のＣｕが層間絶縁膜１０３に拡散するのを防止するバリアメタル膜とすることができる。また、金属層１０５は、面心立方格子構造（ｆｃｃ構造）又は六方最密充填構造（ｈｃｐ構造）のような結晶構造を有することが好ましい。こうすることで、金属層１０５を下地としてＣＶＤ法によるＣｕ膜１０７の成膜速度を大きくすることができる。具体的には、金属層１０５は、例えば、コバルト（Ｃｏ）やチタン（Ｔｉ）を主要な構成元素とすることができる。金属層１０５におけるＣｏやＴｉの含量は、９０重量％以上とすると好ましい。こうすることにより、Ｃｕ膜１０７からのＣｕ拡散を抑制するｈｃｐ構造の金属層１０５とすることができる。金属層１０５の結晶構造は、Ｘ線回折法やＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の電子回折像で分析することができる。金属層１０５がＣｕ拡散を防止できない場合は、例えば窒化タンタル（ＴａＮ）の様なＣｕ拡散を防止できる金属膜を金属層１０５に積層させても良い。
【００１９】
Ｃｕ膜１０７は、Ｃｕを主成分とする金属膜であることが好ましく、具体的には、９０重量％以上のＣｕを含むことが好ましい。
【００２０】
つづいて、本実施の形態の半導体装置の製造方法の一例について、図１〜１０を用いて説明する。図２は、本実施の形態の半導体装置の製造方法を説明するフローチャートである。図３〜１０は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。まず、半導体基板１０１上に公知のフォトリソグラフィー技術、ドライエッチング技術、イオン注入技術及びＣＶＤ技術等を用いてトランジスタ等の素子（図示せず）を形成する（Ｓ１０１）。半導体基板１０１上の高濃度拡散層領域１１１上には、シリサイド層１０２が形成されている。ついで、半導体基板１０１上に、層間絶縁膜１０３をＣＶＤ法により形成し（Ｓ１０２）、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により平坦化を行う。層間絶縁膜１０３は、例えば、シリコン酸化膜等からなる誘電率４以下の低誘電率膜とする。半導体基板１０１上にエッチングストッパ（図示しない）を形成しこのエッチングストッパ上に層間絶縁膜１０３を形成してもよい。その後、層間絶縁膜１０３上に所定のレジストパターンで形成されたレジスト膜５０１を形成する（図３）。
【００２１】
ついで、公知のフォトリソグラフィー技術及びエッチング技術を用いて、層間絶縁膜１０３の所定の領域に、例えば、開口径５０ｎｍ、深さ３００ｎｍのコンタクト孔１０４を形成する（図４、Ｓ１０３）。
【００２２】
その後、アッシング法によりレジスト膜５０１を除去し（図５）、コンタクト孔１０４の側壁及び底面に金属層１０５を成膜する（図６、Ｓ１０４）。金属層１０５は、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ法又はＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法によりＣｏやＴｉ等の金属を堆積させて形成することができる。金属層１０５の膜厚は、例えば、１０ｎｍとすることができる。また、金属層１０５は、結晶構造がｈｃｐ構造又はｆｃｃ構造となるように成長させることが好ましい。本実施の形態では、第二の領域１２における金属層１０５がＣｕ膜１０７の成長面となる第二の層を構成する。
【００２３】
次に、アンモニアガス（ＮＨ３）、又は、窒素ガス（Ｎ２）を反応ガスとして窒素元素を含むプラズマを発生させ、層間絶縁膜１０３上の金属層１０５、及び、コンタクト孔１０４の開口付近の側壁をプラズマ処理する（図７）。こうすることで、層間絶縁膜１０３の上面、及び、コンタクト孔１０４の開口付近の側壁に金属窒化層１０６（第一の層）が形成される（図８、Ｓ１０５）。一方、コンタクト孔１０４の底面及び底面付近の側壁には、金属窒化層１０６は形成されない。
【００２４】
その後、ＣＶＤ法でコンタクト孔１０４の内部にＣｕ膜１０７を充填する（Ｓ１０６）。金属窒化層１０６の表面では、Ｃｕ膜１０７の成膜が抑制されるため、図９に示すように、金属窒化層１０６上にはＣｕ膜１０７は、ほとんど成長せず、コンタクト孔１０４の底面からＣｕを埋め込むことができる。金属層１０５の結晶構造が、ｆｃｃ構造又はｈｃｐ構造である場合、第二の領域１２では、Ｃｕ膜１０７の成膜が促進されるため、より確実にコンタクト孔１０４の底面からＣｕを埋め込むことができる。
【００２５】
ついで、図１０に示すように、コンタクト孔１０４内部以外に形成されたＣｕ膜１０７、金属窒化層１０６及び金属層１０５をＣＭＰ法により除去する（Ｓ１０７）。これにより、コンタクトプラグ１が形成される。
【００２６】
さらに、公知の多層配線形成技術を用いて、多層配線構造を作製する（Ｓ１０８）。図１では、簡略化のため、１層からなる配線構造２が示されているが、同様な層が積層されることで、多層配線構造が形成される。具体的には、コンタクト孔１０４の内部を埋め込むＣｕ膜１０７の表面を覆うように、拡散防止膜１１６を形成し、拡散防止膜１１６上に層間絶縁膜１１７を成膜する。公知のリソグラフィー技術及びエッチング技術を用いて、層間絶縁膜１１７に配線溝を形成し、バリアメタル膜１１９で配線溝の内部表面を覆った後、Ｃｕ膜で配線溝を充填し、Ｃｕ配線１１８を形成する。このように、層間絶縁膜形成工程と、配線溝形成工程と、Ｃｕ配線形成工程とを繰り返して、多層配線構造を形成する。
【００２７】
つづいて、本実施の形態の作用効果について、説明する。本実施の形態によれば、コンタクト孔１０４の開口に接続している側壁では、金属窒化層１０６を下地としてＣｕ膜１０７が成膜し、かつ、半導体基板１０１側のコンタクト孔１０４の側壁では、金属層１０５を下地としてＣｕ膜１０７が成膜される。金属層１０５の表面におけるＣｕ膜１０７の成膜速度は、金属窒化層１０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。したがって、コンタクト孔１０４の側壁のうち、半導体基板１０１側の側壁からＣｕ膜１０７を埋め込むことができ、ボイドやシードの発生しにくい構造体が実現可能になる。
【００２８】
図１８は、図７に示す金属層１０５のプラズマ処理を行わずに、ＣＶＤ法によりコンタクト孔１０４をＣｕ膜９０７で埋め込んだ結果を示している。すなわち、図１８では、Ｃｕ膜９０７の下地が金属層１０５であり、特許文献１〜３と同様に、コンタクト孔１０４の開口付近の側壁と底面付近の側壁とでＣｕ膜９０７の下地が同じ材料から構成されている。図１８に示すように、Ｃｕ膜９０７の成長は、露出している金属層１０５の表面で一様に生じ、層間絶縁膜１０３上の金属層１０５、次いでコンタクト孔１０４の開口付近の金属層１０５上に厚くＣｕが成長する。その結果、コンタクト孔内あるいはコンタクト孔の開口部でピンチオフし、コンタクト孔１０４の内部にボイドＶやシームＳが残ることになる。
【００２９】
一方、図７に示すプラズマ処理を行い、コンタクト孔１０４の開口付近および層間絶縁膜１０３上の金属層１０５表面をプラズマ窒化することにより、コンタクト孔１０４の開口付近および層間絶縁膜１０３上におけるＣｕ膜１０７の成膜を抑制することできる。また、ｆｃｃ構造又はｈｃｐ構造の金属層１０５を成膜することで、金属層１０５表面におけるＣｕ膜１０７の成膜速度を高めることができる。したがって、コンタクト孔１０４の下部で優先的にＣｕを成膜することができ、図９に示すように、コンタクト孔１０４の下部からのボトムアップ成膜が可能になり、図１８に示すようなシームＳやボイドＶの発生を抑制することができる。
【００３０】
（第２の実施形態）
図１１、１２は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、第一の領域１１において、金属含有下地膜２３は、金属層２０５ａ、金属窒化層２０６の二層構造からなり、Ｃｕ膜１０７との界面に金属窒化層２０６（第一の層）を有する。また、第二の領域１２において、金属含有下地膜２３は、金属層２０５ａ、金属窒化層２０６及び金属層２０５ｂの三層構造からなり、Ｃｕ膜１０７との界面に金属層２０５ｂ（第二の層）を有する。金属層２０５ｂの表面におけるＣｕ膜１０７の成膜速度は、金属窒化層２０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。また、本実施の形態では、コンタクト孔１０４の底面に金属含有下地膜２３が形成されておらず、シリサイド層１０２に接するようにＣｕ膜１０７が形成されている。他の構成は、第一の実施の形態と同様である。
【００３１】
本実施の形態の半導体装置の製造方法について、第１の実施の形態と異なる点のみを図１１〜１３を用いて説明する。図１３は、本実施の形態の製造方法の一部を説明するフローチャートである。まず、図３〜６を用いて説明したように、コンタクト孔１０４の側壁及び底面に金属層２０５ａを形成する（Ｓ１０１〜Ｓ１０４）。
【００３２】
ついで、図７で説明したように、窒素ガス又はアンモニアガスを原料ガスとして、金属層２０５ａの表面をプラズマ処理する。ただし、本実施の形態では、第二の領域１２におけるコンタクト孔１０４の側壁及びコンタクト孔１０４の底面に形成された金属層２０５ａもプラズマ処理する（Ｓ２０１）。こうすることで、金属層２０５ａ表面全体に金属窒化層２０６が形成される（図１２）。
【００３３】
その後、アルゴン等を用いたスパッタリングにより、コンタクト孔１０４の底面から金属窒化層２０６を除去し、その金属窒化層２０６を第二の領域１２の金属窒化層２０６にリスパッタ成膜する（Ｓ２０２）。
【００３４】
つづいて、露出した金属層２０５ａに対し、アルゴン等を用いたスパッタリングを行って、コンタクト孔１０４の底面から金属層２０５ａを除去してシリサイド層１０２を露出させる。このとき、Ｓ２０２においてリスパッタ成膜された金属窒化層２０６に金属層２０５ｂがリスパッタ成膜される（Ｓ２０３）。
【００３５】
図２のＳ１０６にうつり、ＣＶＤ法でＣｕ膜１０７を成膜し、ＣＭＰ法によりコンタクト孔１０４の内部以外に形成されたＣｕ膜１０７、金属窒化層２０６及び金属層２０５ａを除去して、図１２に示すようなコンタクト構造を形成する。
【００３６】
本実施の形態においても、第一の領域１１では、金属窒化層２０６を下地としてＣｕ膜１０７が形成されており、かつ、第二の領域１２では、金属層２０５ｂを下地としてＣｕ１０７膜が形成されている。ＣＶＤ法による金属層２０５ｂにおけるＣｕ膜１０７の成膜速度は、金属窒化層２０６におけるＣｕ膜１０７の成膜速度よりも大きい。したがって、コンタクト孔１０４の側壁のうち、半導体基板１０１側の側壁からＣｕ膜１０７を埋め込むことができ、ボイドやシードの発生させにくい構造体が実現可能になる。
【００３７】
（第３の実施形態）
図１４は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、図１４で示すように、金属含有下地膜３３は、第一の領域１１において、Ｃｕ層３０５（第二の層）と窒化銅層３０６（第一の層）との二層構造からなる。また、第二の領域１２において、金属含有下地膜３３は、Ｃｕ層３０５からなり、Ｃｕ膜１０７との界面において、Ｃｕの再成長界面Ｂを有する。Ｃｕ層３０５の表面におけるＣｕ膜１０７の成膜速度は、窒化銅層３０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。コンタクト孔１０４の内部には、Ｃｕが層間絶縁膜１０３に拡散しないようにバリアメタル膜３０１が設けられている。シリサイド層１０２は、バリアメタル膜３０１に接しており、Ｃｕ層３０５とは、接していない。他の構成は、第一の実施の形態と同様である。
【００３８】
本実施の形態の半導体装置の製造方法について、第１の実施の形態と異なる点のみを図１４、１５を用いて説明する。図１５は、本実施の形態の製造方法の一部を説明するフローチャートである。まず、図３〜５を用いて説明したように、層間絶縁膜１０３の所定の領域にコンタクト孔１０４を形成する（Ｓ１０１〜Ｓ１０３）。
【００３９】
ついで、コンタクト孔１０４の側壁及び底面に対して、ＰＶＤ法、ＣＶＤ法もしくはＡＬＤ法にてバリアメタル膜３０１を形成する（Ｓ３０１）。バリアメタル膜３０１は、例えば、ＴｉＮとする。ついで、ＣＶＤ法により、バリアメタル膜３０１の表面にＣｕ層３０５を薄く形成する（Ｓ３０２）。Ｃｕ層３０５の厚みは、例えば、５ｎｍとする。
【００４０】
その後、層間絶縁膜１０３上に形成されたＣｕ層３０５及びコンタクト孔１０４の開口付近の側壁に形成されたＣｕ層３０５の表面をＮＨ３あるいはＮ２を反応ガスとしてプラズマ窒化処理する。こうすることで、層間絶縁膜１０３の上面、及び、コンタクト孔１０４の開口付近の側壁に窒化銅層３０６が形成される。一方、コンタクト孔１０４の底面及び底面付近の側壁には、窒化銅層３０６は形成されない。（Ｓ３０３）。
【００４１】
Ｓ１０６に移り、ＣＶＤ法によりＣｕ膜１０７を成膜し、ＣＭＰ法によりコンタクト孔１０４の内部以外に形成されたＣｕ膜１０７、窒化銅層３０６及びＣｕ層３０５をそれぞれ除去して、図１４に示すようなコンタクト構造を形成する。
【００４２】
窒化されたＣｕ膜（窒化銅層３０６）は、窒化する前のＣｕに比べてＣＶＤ法による成膜速度が低くなる。したがって、コンタクト１０４の底面付近で優先的にＣｕ膜を成膜して、図１８に示される様なシームＳやボイドＶの発生を抑制することができる。
【００４３】
（第４の実施形態）
図１６は、本実施の形態の半導体装置の製造方法を説明する模式的な断面図である。本実施の形態で製造される半導体装置は、金属含有下地膜４３は、ｈｃｐ構造又はｆｃｃ構造を有する第一の金属層４０５ａ、４０５ｂと、面心立方格子構造及び六方最密充填構造のいずれの結晶構造も有しない第二の金属層４０６とを含む積層構造を有する。第一の金属層４０５ｂが第二の層であり、第二の金属層４０６が第一の層である。第一の金属層４０５ｂの表面におけるＣｕ膜１０７の成膜速度が第二の金属層４０６の表面におけるＣｕ膜１０７の成膜速度よりも大きい。第一の金属層４０５ａ、４０５ｂは、例えば、ＣｏやＴｉを含む膜とすることができ、好ましくは、Ｃｏ又はＴｉを９０重量％含む膜とする。第一の金属層４０５ａは、単層であってもよいし、多層構造でもよい。第一の金属層４０５ａ上には、第二の金属層４０６が形成されている。第二の金属層４０６の結晶構造は、ｈｃｐ構造及びｆｃｃ構造のいずれでもなく、例えば、体心立方構造（ｂｃｃ構造）とすることができる。第二の金属層４０６は、例えば、ＴａやＷを含む膜とすることができ、好ましくは、Ｔａを７０重量％以上含む膜とする。第一の領域１１において、金属含有下地膜４３は、第一の金属層４０５ａ上に第二の金属層４０６が形成された二層構造を有し、第二の領域１２において、第一の金属層４０５ａと第二の金属層４０６と第一の金属層４０５ｂとが積層された三層構造を有する。また、本実施の形態では、コンタクト孔１０４の底面に金属含有下地膜４３が形成されておらず、シリサイド層１０２に接するようにＣｕ膜１０７が形成されている。他の構成は、第一の実施の形態と同様である。
【００４４】
本実施の形態の半導体装置の製造方法について、第１の実施の形態と異なる点のみを図１６、１７を用いて説明する。図１７は、本実施の形態の製造方法の一部を説明するフローチャートである。まず、図３〜５を用いて説明したように、半導体基板１０１上の所定の領域にコンタクト孔１０４を形成する（Ｓ１０１〜Ｓ１０３）。ついで、コンタクト孔１０４の側壁及び底面にＰＶＤ法、ＣＶＤ法又はＡＬＤ法によりＣｏやＴｉ等の金属を堆積させて、ｈｃｐ構造又はｆｃｃ構造からなる第一の金属層４０５ａを形成する。第一の金属層４０５ａの膜厚は、例えば、１０ｎｍとすることができる（Ｓ４０１）。
【００４５】
ついで、第一の金属層４０５ａの全面に、ＰＶＤ法、ＣＶＤ法又はＡＬＤ法により、Ｃｏを堆積し、第二の金属層４０６を形成する（Ｓ４０２）。第二の金属層４０６の結晶構造は、ｂｃｃ構造とし、ｈｃｐ構造及びｆｃｃ構造が形成されないように成膜条件を制御する。第二の金属層４０６の厚みは、例えば、１ｎｍ〜３ｎｍとする。
【００４６】
その後、アルゴン等を用いたスパッタリングにより、コンタクト孔１０４の底面から第二の金属層４０６を除去し、その第二の金属層４０６を第二の領域１２の第二の金属層４０６にリスパッタ成膜する（Ｓ４０３）。
【００４７】
つづいて、露出した第一の金属層４０５ａに対し、アルゴン等を用いたスパッタリングを行って、コンタクト孔１０４の底面から第一の金属層４０５ａを除去してシリサイド層１０２を露出させる。このとき、Ｓ４０３においてリスパッタ成膜された第二の金属層４０６に第一の金属膜４０５ｂがリスパッタ成膜される（Ｓ４０４）。
【００４８】
その後、ＣＶＤ法でＣｕ膜１０７を成膜し、ＣＭＰ法によりコンタクト孔１０４の内部以外に形成されたＣｕ膜１０７、第二の金属層４０６及び第一の金属層４０５ａ、４０５ｂをそれぞれ除去して、図１６に示すようなコンタクト構造を形成することができる。
【００４９】
本実施の形態では、コンタクト孔１０４の開口付近の側壁（第一の領域１１）において、第二の金属層４０６を下地としてＣｕ膜１０７が形成されており、かつ、第一の領域１１よりも半導体基板１０１側のコンタクト孔１０４の側壁（第二の領域１２）において、第一の金属層４０５ｂを下地としてＣｕ膜１０７が形成されている。また、第一の金属層４０５ａ、４０５ｂの結晶構造は、ｈｃｐ構造又はｆｃｃ構造からなる一方、第二の金属層４０６は、ｈｃｐ構造及びｆｃｃ構造のいずれの結晶構造も有しない。したがって、第一の金属層４０５ｂを下地としたときのＣＶＤ法によるＣｕ膜１０７の成膜速度は、第二の金属層４０６を下地としたときのＣＶＤ法によるＣｕ膜１０７の成膜速度よりも大きくなるよう構成されている。したがって、コンタクト孔１０４の側壁のうち、半導体基板１０１側からＣｕ膜１０７を埋め込むことができ、ボイドやシードの発生させにくい構造体が実現可能になる。
【００５０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、実施の形態では、第一の金属層の表面を窒化して、金属窒化膜を形成する例を挙げて説明した。しかしながら、第一の金属層の表面を酸素ガス（Ｏ２）又はオゾンガス（Ｏ３）を反応ガスとして酸素元素を含むプラズマを発生させ、第一の金属層をプラズマ酸化して、第二の金属層として金属酸化膜を形成してもよい。
【００５１】
また、実施の形態では、トランジスタ素子と配線とを接続するコンタクト孔を金属膜で埋め込む例を挙げて説明した。しかしながら、本発明は、配線間を接続するビア孔を金属膜で埋め込む技術にも適用することが可能である。
【００５２】
また、実施の形態ではトランジスタ素子と配線との接続を１つのコンタクトプラグで行っているが、コンタクトプラグを積層してトランジスタ素子と配線を接続しても良い。この場合、コンタクト孔に充填する金属は、少なくとも最も高いアスペクト比であるコンタクトプラグに対してはＣｕ膜を用いるが、他のコンタクトは他の金属、例えばＷ（タングステン）膜を用いても良い。
【００５３】
また、実施の形態では、コンタクト孔を始めとする接続孔をＣｕ膜で埋め込む例を挙げて説明した。しかしながら、本発明は、Ｗ、Ｃｏ、Ａｌ（アルミニウム）あるいはＮｉ（ニッケル）等のＣｕ以外の金属で接続孔を埋め込む技術にも適用することが可能である。
【００５４】
また、実施の形態では、Ｃｕ膜は、Ｃｕを主成分とする金属膜であることを例に挙げて説明した。しかしながら、Ｃｕ膜は、Ｃｕのみから構成されていてもよいし、不純物としてＡｌ等を含有してもよい。
【符号の説明】
【００５５】
１ コンタクトプラグ
２ 配線構造
１１ 第一の領域
１２ 第二の領域
１３ 金属含有下地膜
２３ 金属含有下地膜
３３ 金属含有下地膜
４３ 金属含有下地膜
１０１ 半導体基板
１０２ シリサイド層
１０３ 層間絶縁膜
１０４ コンタクト孔
１０５ 金属層
１０６ 金属窒化層
１０７ Ｃｕ膜
１０８ 素子分離領域
１０９ 絶縁膜
１１０ 低濃度拡散層
１１１ 高濃度拡散層
１１２ ゲート絶縁膜
１１３ ゲート電極
１１４ シリサイド層
１１５ サイドウォール絶縁膜
１１６ 拡散防止膜
１１７ 層間絶縁膜
１１８ Ｃｕ配線
１１９ バリアメタル膜
２０５ａ 金属層
２０５ｂ 金属層
２０６ 金属窒化層
３０１ バリアメタル膜
３０５ Ｃｕ層
３０６ 窒化銅層
４０５ａ 第一の金属層
４０５ｂ 第一の金属層
４０６ 第二の金属層
５０１ レジスト膜
９０７ Ｃｕ膜
Ｓ シーム
Ｖ ボイド
【特許請求の範囲】
【請求項１】
基板に形成された絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔を埋め込む金属膜と、
前記接続孔の内部の側壁に形成され、前記金属膜の下地となる金属含有下地膜と、
を備え、
前記接続孔の開口に接続している前記側壁の一部を含む第一の領域において、前記金属含有下地膜は、前記金属膜との界面に第一の層を有し、
前記第一の領域よりも前記基板側の前記側壁を含む第二の領域において、前記金属含有下地膜は、前記金属膜との界面に第二の層を有し、
前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面における前記金属膜の成膜速度よりも大きい、半導体装置。
【請求項２】
前記金属膜が銅（Ｃｕ）を含み、
前記金属膜の前記成膜速度が化学気相成長法による銅膜の成膜速度である、請求項１に記載の半導体装置。
【請求項３】
前記第二の層の結晶構造が面心立方格子構造又は六方最密充填構造である、請求項１又は２に記載の半導体装置。
【請求項４】
前記金属含有下地膜、及び、前記金属膜がいずれも銅（Ｃｕ）を含む、請求項１又は２に記載の半導体装置。
【請求項５】
前記金属含有下地膜がコバルト（Ｃｏ）又はチタン（Ｔｉ）を含み、前記金属膜が銅（Ｃｕ）を含む、請求項１乃至３いずれか１項に記載の半導体装置。
【請求項６】
前記第一の層は、前記金属含有下地膜が窒化された金属窒化膜、又は、前記金属含有下地膜が酸化された金属酸化膜である、請求項１乃至５いずれか１項に記載の半導体装置。
【請求項７】
前記接続孔の底面に前記金属含有下地膜が形成されている、請求項１乃至６いずれか１項に記載の半導体装置。
【請求項８】
前記接続孔の底面に前記金属含有下地膜が形成されていない、請求項１乃至６いずれか１項に記載の半導体装置。
【請求項９】
前記金属含有下地膜は、面心立方格子構造又は六方最密充填構造からなる結晶構造を有する第一の金属層と、面心立方格子構造及び六方最密充填構造のいずれの結晶構造も有しない第二の金属層とを含む積層構造を有し、
前記第一の金属層の組成が前記第二の層と同一であり、
前記第二の金属層が前記第一の層をなし、
前記接続孔の底面に前記金属含有下地膜が形成されていない、請求項１乃至５いずれか１項に記載の半導体装置。
【請求項１０】
基板に絶縁膜を形成する工程と、
前記絶縁膜に接続孔を形成する工程と、
前記接続孔を金属膜で埋め込む工程と、
を含み、
前記絶縁膜に接続孔を形成する前記工程の後、前記接続孔に前記金属膜を埋め込む前記工程の前に、前記接続孔の内部の側壁に前記金属膜の下地となる金属含有下地膜を形成する工程を含み、
前記金属含有下地膜は、前記接続孔の開口に接続している前記側壁の一部を含む第一の領域に第一の層を有し、かつ、前記第一の領域よりも前記基板側の前記側壁を含む第二の領域に第二の層を有し、
前記接続孔を金属膜で埋め込む前記工程において、前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面の成膜速度よりも大きい速度で前記金属含有下地膜に前記金属膜を成膜する、半導体装置の製造方法。
【請求項１１】
前記金属膜が銅（Ｃｕ）を含み、
前記金属膜の前記成膜速度が化学気相成長法による銅膜の成膜速度であり、
前記接続孔を前記金属膜で埋め込む前記工程において、化学気相成長法により前記金属膜を成膜する、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記金属含有下地膜を形成する工程において、
少なくとも前記第一の領域の前記金属含有下地膜の表面を窒素元素又は酸素元素を含むプラズマで処理して、金属窒化膜、又は、金属酸化膜からなる前記第一の層を形成する、請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
前記金属含有下地膜を形成する工程において、面心立方格子構造又は六方最密充填構造の結晶構造を有する前記第二の層を形成する、請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記金属含有下地膜を形成する工程において、前記絶縁膜上にコバルト（Ｃｏ）又はチタン（Ｔｉ）を堆積させて前記第二の層を形成し、
前記金属膜で埋め込む前記工程において、前記第一の層及び第二の層の表面に銅を堆積させる、請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１５】
前記金属含有下地膜を形成する工程において、前記接続孔の側面及び底面に前記金属含有下地膜を形成し、
前記第一の領域の前記金属含有下地膜の表面を前記プラズマで処理するとき、前記第二の領域の前記金属含有下地膜の表面を前記プラズマで処理し、
前記接続孔の前記底面に形成された前記金属含有下地膜をスパッタリングにより除去して、前記プラズマで処理された前記金属含有下地膜に、前記第二の層を形成する、請求項１２乃至１４いずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記金属含有下地膜を形成する工程は、
前記接続孔の側壁及び底面にバリアメタル膜を形成する工程と、
前記バリアメタル膜に銅層を形成する工程と、
を含み、
前記第一の領域における前記銅層を前記プラズマで処理して窒化銅又は酸化銅からなる前記第一の層を形成する、請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１７】
前記金属含有下地膜を形成する工程は、
面心立方格子構造又は六方最密充填構造の結晶構造を有する第一の金属層を前記接続孔の側壁及び底面に形成する工程と、
前記第一の金属層に面心立方格子構造及び六方最密充填構造のいずれの結晶構造を有しない第二の金属層を形成する工程と、
前記接続孔の前記底面に形成された前記第一の金属層をスパッタリングにより除去して、前記第二の金属層上に前記第二の層を形成する工程と、
を含み、前記第二の金属層を形成する工程において、前記第一の領域に形成された前記第二の金属層が前記第一の層をなす、請求項１０乃至１２いずれか１項に記載の半導体装置の製造方法。
【請求項１】
基板に形成された絶縁膜と、
前記絶縁膜に形成された接続孔と、
前記接続孔を埋め込む金属膜と、
前記接続孔の内部の側壁に形成され、前記金属膜の下地となる金属含有下地膜と、
を備え、
前記接続孔の開口に接続している前記側壁の一部を含む第一の領域において、前記金属含有下地膜は、前記金属膜との界面に第一の層を有し、
前記第一の領域よりも前記基板側の前記側壁を含む第二の領域において、前記金属含有下地膜は、前記金属膜との界面に第二の層を有し、
前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面における前記金属膜の成膜速度よりも大きい、半導体装置。
【請求項２】
前記金属膜が銅（Ｃｕ）を含み、
前記金属膜の前記成膜速度が化学気相成長法による銅膜の成膜速度である、請求項１に記載の半導体装置。
【請求項３】
前記第二の層の結晶構造が面心立方格子構造又は六方最密充填構造である、請求項１又は２に記載の半導体装置。
【請求項４】
前記金属含有下地膜、及び、前記金属膜がいずれも銅（Ｃｕ）を含む、請求項１又は２に記載の半導体装置。
【請求項５】
前記金属含有下地膜がコバルト（Ｃｏ）又はチタン（Ｔｉ）を含み、前記金属膜が銅（Ｃｕ）を含む、請求項１乃至３いずれか１項に記載の半導体装置。
【請求項６】
前記第一の層は、前記金属含有下地膜が窒化された金属窒化膜、又は、前記金属含有下地膜が酸化された金属酸化膜である、請求項１乃至５いずれか１項に記載の半導体装置。
【請求項７】
前記接続孔の底面に前記金属含有下地膜が形成されている、請求項１乃至６いずれか１項に記載の半導体装置。
【請求項８】
前記接続孔の底面に前記金属含有下地膜が形成されていない、請求項１乃至６いずれか１項に記載の半導体装置。
【請求項９】
前記金属含有下地膜は、面心立方格子構造又は六方最密充填構造からなる結晶構造を有する第一の金属層と、面心立方格子構造及び六方最密充填構造のいずれの結晶構造も有しない第二の金属層とを含む積層構造を有し、
前記第一の金属層の組成が前記第二の層と同一であり、
前記第二の金属層が前記第一の層をなし、
前記接続孔の底面に前記金属含有下地膜が形成されていない、請求項１乃至５いずれか１項に記載の半導体装置。
【請求項１０】
基板に絶縁膜を形成する工程と、
前記絶縁膜に接続孔を形成する工程と、
前記接続孔を金属膜で埋め込む工程と、
を含み、
前記絶縁膜に接続孔を形成する前記工程の後、前記接続孔に前記金属膜を埋め込む前記工程の前に、前記接続孔の内部の側壁に前記金属膜の下地となる金属含有下地膜を形成する工程を含み、
前記金属含有下地膜は、前記接続孔の開口に接続している前記側壁の一部を含む第一の領域に第一の層を有し、かつ、前記第一の領域よりも前記基板側の前記側壁を含む第二の領域に第二の層を有し、
前記接続孔を金属膜で埋め込む前記工程において、前記第二の層の表面における前記金属膜の成膜速度が前記第一の層の表面の成膜速度よりも大きい速度で前記金属含有下地膜に前記金属膜を成膜する、半導体装置の製造方法。
【請求項１１】
前記金属膜が銅（Ｃｕ）を含み、
前記金属膜の前記成膜速度が化学気相成長法による銅膜の成膜速度であり、
前記接続孔を前記金属膜で埋め込む前記工程において、化学気相成長法により前記金属膜を成膜する、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記金属含有下地膜を形成する工程において、
少なくとも前記第一の領域の前記金属含有下地膜の表面を窒素元素又は酸素元素を含むプラズマで処理して、金属窒化膜、又は、金属酸化膜からなる前記第一の層を形成する、請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
前記金属含有下地膜を形成する工程において、面心立方格子構造又は六方最密充填構造の結晶構造を有する前記第二の層を形成する、請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記金属含有下地膜を形成する工程において、前記絶縁膜上にコバルト（Ｃｏ）又はチタン（Ｔｉ）を堆積させて前記第二の層を形成し、
前記金属膜で埋め込む前記工程において、前記第一の層及び第二の層の表面に銅を堆積させる、請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１５】
前記金属含有下地膜を形成する工程において、前記接続孔の側面及び底面に前記金属含有下地膜を形成し、
前記第一の領域の前記金属含有下地膜の表面を前記プラズマで処理するとき、前記第二の領域の前記金属含有下地膜の表面を前記プラズマで処理し、
前記接続孔の前記底面に形成された前記金属含有下地膜をスパッタリングにより除去して、前記プラズマで処理された前記金属含有下地膜に、前記第二の層を形成する、請求項１２乃至１４いずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記金属含有下地膜を形成する工程は、
前記接続孔の側壁及び底面にバリアメタル膜を形成する工程と、
前記バリアメタル膜に銅層を形成する工程と、
を含み、
前記第一の領域における前記銅層を前記プラズマで処理して窒化銅又は酸化銅からなる前記第一の層を形成する、請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１７】
前記金属含有下地膜を形成する工程は、
面心立方格子構造又は六方最密充填構造の結晶構造を有する第一の金属層を前記接続孔の側壁及び底面に形成する工程と、
前記第一の金属層に面心立方格子構造及び六方最密充填構造のいずれの結晶構造を有しない第二の金属層を形成する工程と、
前記接続孔の前記底面に形成された前記第一の金属層をスパッタリングにより除去して、前記第二の金属層上に前記第二の層を形成する工程と、
を含み、前記第二の金属層を形成する工程において、前記第一の領域に形成された前記第二の金属層が前記第一の層をなす、請求項１０乃至１２いずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１１−１９９０２１（Ｐ２０１１−１９９０２１Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１０−６４４１３（Ｐ２０１０−６４４１３）
【出願日】平成２２年３月１９日（２０１０．３．１９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２２年３月１９日（２０１０．３．１９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]