【課題】キャパシタ構造への水分・水素の浸入を可及的に防止するも、面内膜厚分布が極めて低く極めて優れた表面平坦性を有する層間絶縁膜を形成し、誘電体特性への影響やコンタクト抵抗のバラツキ等を抑えた信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】極低水分含有量のシリコン酸化膜である第１の絶縁膜３と、第１の絶縁膜３よりも水分含有量の多い、従って面内膜厚分布率の小さいシリコン酸化膜である第２の絶縁膜４との積層膜を形成し、これをＣＭＰにより研磨する。強誘電体キャパシタ構造２の直上には第２の絶縁膜４が残らず除去され、第１の絶縁膜３の表面がある程度露出するまで研磨する。このとき、第１の絶縁膜３における第１の部分の上面から第２の絶縁膜４の上面にかけて表面平坦化されてなり、第１の絶縁膜３と、第１の絶縁膜３の第２の部分上に残る第２の絶縁膜４とからなる層間絶縁膜１０が形成される。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】チューブを絶縁層の開口形成領域上に絶縁層に接して配置し、そのチューブを通して処理剤（エッチングガス又はエッチング液）を絶縁層に吐出する。吐出（された処理剤（エッチングガス又はエッチング液）によって、絶縁層を選択的に除去し、絶縁層に開口を形成する。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 （もっと読む）

【課題】パワー・トランジスタに流れる電流ルートを明確にすると共に、パワー・トランジスタに流れる電流の最適化を図ることにより、パワー・トランジスタへのダメージ又はストレスを低減し、信頼性に優れた半導体集積回路を提供する。
【解決手段】半導体集積回路は、半導体基板上(100)に形成されたパワー・トランジスタ(100A)と、パワー・トランジスタ(100A)の直上に形成され、パワー・トランジスタの第１の電極及び第２の電極として機能する複数の第１の金属パターン及び複数の第２の金属パターンと、複数の第１の金属パターンのうち対応する第１の金属パターンと電気的に接続する複数の第１のバス(140〜142)と、複数の第２の金属パターンのうち対応する第２の金属パターンと電気的に接続する複数の第２のバス(150〜152)と、複数の第１のバス(140〜142)及び複数の第２のバス(150〜152)の各々には、１つのコンタクト・パッド(304)が設けられている。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】導電層上にマスクを設け、マスクを設けた導電層上に絶縁膜を成膜し、マスクを除去することで開口を有する絶縁層を形成する。露出した導電層と接するように開口に導電膜を形成することによって、導電層及び導電膜は絶縁層を介して電気的に接続することができる。開口の形状はマスク形状を反映し、柱状（角柱、円柱、三角柱など）、針状などを用いることができる。 （もっと読む）

【課題】 垂直型ウェハ間相互接続を設けるための金属充填貫通ビア構造体を提供する。
【解決手段】 垂直型ウェハ間相互接続構造体を設けるのに有用な貫通ビア接続を作成する方法、並びに、この方法によって形成される垂直型相互接続構造体が提供される。本発明の方法は、垂直型接続のために金属スタッドのみを使用し、それゆえに、金属スタッドによってアルファ線は発生されない。本発明の方法は挿入ステップ、加熱ステップ、薄層化ステップ及び裏面加工を含む。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】光吸収層を形成し、光吸収層上に絶縁層を形成し、光吸収層及び絶縁層に選択的にレーザ光を照射し、絶縁層の照射領域を除去し絶縁層に開口を形成し、開口に光吸収層と接するように導電膜を形成する。露出した光吸収層と接するように開口に導電膜を形成することによって、光吸収層及び導電膜は絶縁層を介して電気的に接続することができる。 （もっと読む）

【課題】ＭＩＭキャパシタ・デバイスおよびＭＩＭキャパシタ・デバイスの製造方法を提供すること。
【解決手段】このデバイスは、１つまたは複数の導電層を含み、上面、下面および側壁を有する上プレートと、１つまたは複数の導電層を含み、上面、下面および側壁を有するスプレッダ・プレートと、１つまたは複数の誘電層を含み、上面、下面および側壁を有する誘電ブロックとを含み、誘電ブロックの上面は上プレートの下面と物理的に接触し、誘電ブロックの下面はスプレッダ・プレートの上面の上にあり、上プレートと誘電ブロックの側壁は本質的に共面である。 （もっと読む）

【課題】 デバイス性能を向上させ、チップの留まりを改善するために、ＣＭＯＳ構造体内に機械的応力を与える構造体及び方法を提供すること。
【解決手段】 第１のトランジスタの上に配置された第１の応力層及び第２のトランジスタの上に配置された第２の応力層が、当接するが、重ならない、ＣＭＯＳ構造体及びＣＭＯＳ構造体を製造する方法が提供される。こうした重ならない当接により、第１のトランジスタ及び第２のトランジスタの一方の中のソース／ドレイン領域の上に、シリサイド層へのコンタクトを形成するとき、製造の柔軟性が向上する。 （もっと読む）

【課題】本発明は、ゲート絶縁膜の膜厚が増加することを抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０上に絶縁膜２０を形成するステップと、絶縁膜上に第１の金属膜３０を形成するステップと、第１の金属膜の上方に、酸素分子１モルあたりの金属酸化物を生成する際の生成エネルギーが負であって、かつ生成エネルギーの絶対値が第１の金属膜より大きい第２の金属膜５０を形成するステップと、第１及び第２の金属膜にパターニングを行うステップと、所定の熱処理を行うステップとを備える。 （もっと読む）

【課題】 従来技術のＭＯＬメタラジを用いてその欠点を回避する新しいＭＯＬメタラジとその製造方法を提供すること。
【解決手段】 酸素ゲッター層と金属含有導電性材料との間に配置されたＣｏ含有ライナを含む半導体構造が提供される。Ｃｏ含有ライナ、酸素ゲッター層及び金属含有導電性材料は、Ｃｏ含有ライナが従来のＴｉＮライナと取って代わるＭＯＬメタラジを形成する。「Ｃｏ含有」とは、ライナが、元素状Ｃｏのみを含むか、又は元素状ＣｏとＰ又はＢの少なくとも１つを含むことを意味する。高アスペクト比のコンタクト開口部内により良好な段差被覆性の本発明のＣｏ含有ライナを提供するために、Ｃｏ含有ライナが、無電解蒸着プロセスによって形成される。 （もっと読む）

【課題】チップ面積及び製造コストの増大を抑制しつつ、レーザ照射用の冗長回路を備えた半導体装置及びその製造方法を提供する。
【解決手段】基板上に第１の能動層として、本来の機能を有する回路を形成する工程と、前記第１の能動層に絶縁層を形成する工程と、前記絶縁層上に、微細孔を形成する工程と、前記微細孔が形成された絶縁層上に半導体層を形成する工程と、前記半導体層に対してレーザ照射による熱処理を行うことで、前記微細孔を起点として略単結晶化された結晶粒を形成する工程と、前記略単結晶化された結晶粒を用いて第２の能動層としてのレーザリペア用の冗長回路を形成する工程とを有する。 （もっと読む）

【課題】本発明は、エッチング工程における、高アスペクト比用途の異方性フィーチャの形成方法を提供する。
【解決手段】開示された方法は、側壁パッシベーション管理技法を通して、高アスペクト比のフィーチャのプロファイルと寸法の制御を有利に促進する。一実施形態において、側壁パッシベーションは酸化パッシベーション層をエッチング層の側壁及び／又は底部に選択的に形成することによって管理される。他の実施形態において、側壁のパッシベーションは余分な再堆積層を定期的に除去して平坦で均一なパッシベーション層をその上に維持することによって管理される。平坦で均一なパッシベーション層により、欠陥及び／又は下層のオーバーエッチングを起こすことなく、高アスペクト比のフィーチャを、基板上の高及び低フィーチャ密度領域の双方に所望の深さ及び垂直プロファイルの限界寸法に適した形で徐々にエッチングすることが可能となる。 （もっと読む）

【課題】 二重露光を用いて微細化を図れる半導体装置の製造方法を提供すること。
【解決手段】 第１のパターンを含むメモリセル領域と、第２のパターンを含む周辺回路領域を備えた半導体装置を製造する際に、メモリセル領域と周辺回路領域を含む基板の領域上にレジスト膜を形成し、メモリセル領域上のレジスト膜中に第１のパターンに対応した潜像を形成するための第１の露光と、周辺回路領域上のレジスト膜中に第２のパターンに対応した潜像を形成するための第２の露光を含む多重露光により、レジスト膜を露光する際に、レジスト膜上における第１の露光と第２の露光の境界領域１２を、ガードリング５，７間の素子分離領域１０’上に設定し、レジスト膜を現像してレジストパターンを形成し、レジストパターンをマスクにして被加工基板をエッチングする。 （もっと読む）

【課題】制御された二軸応力を有する超低誘電率層と、該低誘電率層を形成するための方法を提供する。
【解決手段】ＰＥＣＶＤとスピン・コーティングとの一方によってＳｉ、Ｃ、ＯおよびＨを含む層を形成する工程と、それぞれ１０ｐｐｍ未満の非常に低い濃度の酸素および水を含む環境中で膜を硬化する工程とを組み込んだ、制御された二軸応力を有する超低誘電率層を形成するための方法を含む。この方法を用いて形成された２．８以下の誘電率を有する材料も含む。本発明は、４６ＭＰａ未満の低い二軸応力を有する膜を形成するための問題を克服する。 （もっと読む）

【課題】ＦＵＳＩ化されたゲート電極を有する半導体装置においても、ストレッサ膜を有効に形成できるようにして、半導体装置の電気的特性を向上できるようにする。
【解決手段】半導体装置は、半導体基板１の上に形成され、ニッケルによりフルシリサイド化されたフルシリサイドゲート電極２４Ａを有するｎ型ＭＩＳトランジスタ１００Ａと、ニッケルによりフルシリサイド化されたフルシリサイドゲート電極２４Ｂを有するｐ型ＭＩＳトランジスタ１００Ｂとを有している。半導体基板１上には、該半導体基板１におけるフルシリサイドゲート電極２４Ａの下側部分のチャネル領域に応力歪みを生じさせるストレッサ膜である第２の下地絶縁膜１７が、少なくともフルシリサイドゲート電極２４Ａを覆うように形成されている。 （もっと読む）

【課題】工程数を増やすことなく、段切れ不良、及びコンタクト不良を防ぐ方法を提供し、それにより動作性能および信頼性の高い集積回路を作製することを課題とする。
【解決手段】配線の乗り越え部分において、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを配線形成用のフォトリソグラフィ工程に適用し、２層構造の下層配線となる導電層を形成し、下層配線が下層配線１層目と、１層目の幅より短い２層目の幅を有するようにレジストパターンを形成し、急峻な段差を緩和することを目的とした下層配線を形成する。 （もっと読む）

【課題】ＦＵＳＩゲート電極に達するコンタクト部と、ソース・ドレイン層に達するコンタクト部とで深さが異なることに起因する不具合を解消した半導体装置およびその製造方法を提供する。
【解決手段】層間絶縁膜４を厚さ方向に貫通して２つのソース・ドレイン層３４上層部のシリサイド層３５およびＦＵＳＩゲート電極３２にそれぞれ達する２つのＦＵＳＩコンタクト部４１が設けられている。ＦＵＳＩコンタクト部４１は、層間絶縁膜４を貫通するコンタクト開口部ＣＨ１内に、完全にシリサイド化されたＦＵＳＩコンタクト層４１１を充填して構成されており、ＦＵＳＩゲート電極３２と同じ高さを有している。 （もっと読む）

デバイスは、細孔シーリングライナーを有するダマシン層を使用し、半導体ボディを含んでいる。金属相互接続（３０２）からなる金属相互接続層が、半導体ボディ上に形成される。誘電層（３０８）が、金属相互接続層上に形成される。導電性トレンチフィーチャ（３１６）及び導電性バイアフィーチャ（３１４）が、誘電層内に形成される。細孔シーリングライナー（３１８）が、導電性バイアフィーチャの側壁に沿ってのみ、及び導電性トレンチフィーチャの側壁及び底面に沿って形成される。細孔シーリングライナーは、導電性バイアフィーチャの底面に沿っては実質的に存在しない。
（もっと読む）

銅相互接続線（１４）上にキャッピング層を形成する方法。その方法は、相互接続線（１４）およびそれが埋め込まれた誘電体層を覆うアルミニウム層（２０）を供給する工程からなる。これは、堆積および化学的暴露によって達成され得る。ついで構造は、アニーリング、あるいは、例えば窒素原子を含む雰囲気下での、さらなる化学的暴露のような処理に供され、Ａｌの銅線（１４）への内部拡散および金属間化合物ＣｕＡｌＮの拡散バリヤを形成する窒化を生じさせる。
（もっと読む）

【課題】高精度なパターン形成を行なうことが可能となる半導体装置の製造方法を提供する。
【解決手段】基板１の主表面上に絶縁膜７を形成する。絶縁膜７上に導電膜８を形成し、該導電膜８上に下層レジスト膜９、中間層１０、反射防止膜１１および上層レジスト膜を形成する。この上層レジスト膜の高さを検出することで露光時の焦点位置を検出する。露光時の焦点位置を検出するに際し、焦点検出光を上層レジスト膜に照射する。焦点位置を検出した後、上層レジスト膜を露光、現像し、レジストパターン１２ａを形成する。レジストパターン１２ａをマスクとして中間層１０と反射防止膜１１をパターニングし、下層レジスト膜９を現像する。これらのパターンをマスクとして導電膜８をエッチングし、ゲート電極を形成する。 （もっと読む）