垂直型ウェハ間相互接続を設けるための金属充填貫通ビア構造体
【課題】 垂直型ウェハ間相互接続を設けるための金属充填貫通ビア構造体を提供する。
【解決手段】 垂直型ウェハ間相互接続構造体を設けるのに有用な貫通ビア接続を作成する方法、並びに、この方法によって形成される垂直型相互接続構造体が提供される。本発明の方法は、垂直型接続のために金属スタッドのみを使用し、それゆえに、金属スタッドによってアルファ線は発生されない。本発明の方法は挿入ステップ、加熱ステップ、薄層化ステップ及び裏面加工を含む。
【解決手段】 垂直型ウェハ間相互接続構造体を設けるのに有用な貫通ビア接続を作成する方法、並びに、この方法によって形成される垂直型相互接続構造体が提供される。本発明の方法は、垂直型接続のために金属スタッドのみを使用し、それゆえに、金属スタッドによってアルファ線は発生されない。本発明の方法は挿入ステップ、加熱ステップ、薄層化ステップ及び裏面加工を含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体構造体に関し、より具体的には、垂直型ウェハ間相互接続を設けるための信頼性のある金属充填貫通ビア構造体に関する。本発明はまた、垂直型ウェハ間相互接続を設けるためのそのような信頼性のある金属充填貫通ビア構造体を作成する方法に関する。
【背景技術】
【0002】
現在の半導体技術において、二次元(2D)チップ形式から三次元(3D)チップ形式に移行することによって半導体チップの性能を向上させる趨勢が続いている。これはウェハ間の垂直型の相互接続を必要とする。垂直型相互接続は、縮小されたはんだバンプ領域アレイの相互接続機構を用いて作成することができ、多くの場合フリップチップはんだ接続又はC4と呼ばれる。しかしながら、現在の鉛ベースのC4は、それ自体がアルファ線源であり、一般的には、放射線の無い相互接続材料のニーズに合わない。アルファ線は、半導体デバイス内にソフトエラーを生ずる可能性があるので望ましくない。全ての半導体設計がアルファ線によって影響されるわけではないことに留意されたい。
【0003】
さらに、現在考えられている新しい無鉛C4は、主にスズ(Sn)から成り、それ自体がアルファ線源となり得る。それゆえに、これらの新しいC4はアルファ線の問題の解消を保証しない。
【0004】
代替的な相互接続は、金属スタッド・パッドの手法で達成することができる。この方法は、例えば、Pogge他による特許文献1に記述されているが、T&J(移動及び結合)手法と呼ばれる。典型的なT&J相互接続は、合金形成金属(典型的にはSn)でコーティングされた金属スタッド(好ましくは銅、Cu)から成る。Snは対向する金属パッド(典型的にはやはりCu)への金属スタッドの合金形成を助ける。前述のC4技術と同様に、T&J手法はアルファ線源となり得るSnを含む。
【0005】
第2の半導体チップを第1の半導体チップに取り付ける機能に対応するには、第1チップから第2チップを通過して第2チップの下に配置される支持基板に至る電気的経路ができるような第2チップ内の垂直貫通ビアを必要とする。貫通ビアの加工は多くの半導体製造業者によって用いられている。しかしながら、効率的な貫通ビアの作成及び貫通ビアの金属充填にはなお課題が残されている。なんらかの波形の付けられた表面を有する貫通ビアではなく、滑らかな垂直貫通ビアの作成を確実にすることが問題となる。前者は、許容できない導電率の変動をもたらし得る金属充填貫通ビア内部の金属ボイドを引き起こす可能性がある。
【0006】
【特許文献1】米国特許第6,444,560号。
【発明の開示】
【発明が解決しようとする課題】
【0007】
上記を考慮すると、上述の貫通ビアの問題を克服すると同時にC4又は可能なSnベースの合金形成T&J相互接続によって発生するアルファ線源の問題を回避する、改善された金属充填貫通ビアを作成する代替的な方法を提供する必要性がある。
【課題を解決するための手段】
【0008】
本発明は、垂直型ウェハ間(さらにはチップ間)相互接続構造体を設けるのに有用な信頼性のある金属貫通ビアを作成する方法を提供する。本発明によると、貫通ビア加工に関する上述の欠点を克服した金属充填貫通ビアを作成する方法が提供される。さらに、本発明の方法は、C4又はSnベースの合金形成T&J相互接続が用いられる場合の典型的な心配事であるアルファ線源の問題を回避する。本発明の方法は、垂直接続用の金属スタッドを用いて上記のことを達成する。即ち、本発明の方法は、本質的には金属からなるスタッドを利用し、本出願の金属スタッドの存在下では、Sn又は他のアルファ線発生源は用いられない。
【0009】
本発明によると、金属スタッドは、標準的な相互接続加工法を用いて、第1半導体ウェハ(即ち、デバイス・ウェハ)の下面に電気めっきされる。次に、スタッドの各々は、第2半導体ウェハの対応するポリイミド・コーティングされた貫通ビア内に挿入されて、本発明の3D相互接続構造体を形成する。本発明によると、第2半導体ウェハは、その上に配置される半導体回路、即ちデバイスを有しても有さなくてもよい。従って、本発明によると、第2半導体ウェハは、外部源からの放射線を吸収することができるスペーサとして機能することができる。本発明のさらに別の実施形態において、第2半導体ウェハはその上に回路を有することができる。この特定の実施形態において、少なくとも1つの相互接続レベルが、典型的には、第1と第2の半導体ウェハの間に配置される。前述の考察において、第1及び第2ウェハはまた、第1及び第2半導体チップを含むように示すこともできることに留意されたい。本発明のこのような実施形態において、本発明の技術は垂直型チップ間相互接続を設けるのに用いることができる。
【0010】
上述のポリイミド・コーティングは、次の加熱ステップ中に、流動して金属スタッドを包むボンディング材料として機能する。本発明に用いられる各スタッドは、典型的には、必ずしも常にではないが、第2ウェハの最終的な貫通ビアの底面に達するように設計される。しかしながら、そのように達することは全ての状況で必要ではない。即ち、各金属スタッドの高さは、最終的な貫通ビアの深さよりわずかに短くてもよい。一旦、挿入され、次いで加熱されると、ポリイミドは流動して金属スタッドを完全に包み、金属スタッドと誘電体貫通ビア・ライナの間の歪み緩和材として機能する。第2ウェハは、一旦取り付けられた後、次に既存の平坦化プロセスにより薄層化される。
本発明の手法は、金属スタッドの合金形成の必要性を回避するが、なお第1ウェハから第2ウェハを貫通する連続的な金属経路を作成する。
【0011】
一般的に言えば、本発明の方法は、
表面上に配設された少なくとも1つの金属スタッドを有する第1ウェハと、少なくとも1つのポリイミド・コーティングされた貫通ビアを含む第2ウェハとを準備するステップと、
第1ウェハの少なくとも1つの金属スタッドを第2ウェハの少なくとも1つのポリイミド・コーティングされた貫通ビア内に挿入して連結構造体をもたらすステップと、
連結構造体を加熱して対向するポリイミド表面を結合させ、流動させて各金属スタッドを完全に包むステップと、
第2ウェハを薄層化して、少なくとも1つのポリイミド・コーティングされた貫通ビア内に配置される少なくとも1つの金属スタッドの表面を露出させるステップと、
薄層化された第2ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、少なくとも1つの金属スタッドの露出表面上に金属パッドを形成するステップと、
を含む。
【0012】
Si含有ウェハを用いるときは、例えば、ポリイミド及び金属スタッドの形成のような他の加工プロセスの前に、一般的には酸化物を用いて適切にパターン付けしてウェハを保護することに留意されたい。
【0013】
本出願の好ましい実施形態において、方法は、
表面上に配設された少なくとも1つのCuスタッドを有する第1ウェハと、少なくとも1つのポリイミド・コーティングされた貫通ビアを含む第2ウェハとを準備するステップと、
第1ウェハの少なくとも1つのCuスタッドを第2ウェハの少なくとも1つのポリイミド・コーティングされた貫通ビアに挿入して連結構造体をもたらすステップと、
連結構造体を加熱して対向するポリイミド表面を結合させ、流動させて各Cuスタッドを完全に包むステップと、
第2ウェハを薄層化して、少なくとも1つのポリイミド・コーティングされた貫通ビア内に配置された少なくとも1つのCuスタッドの表面を露出させるステップと、
薄層化された第2ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、そして少なくとも1つのCuスタッドの露出表面上にCuパッドを形成するステップと、
を含む。
【0014】
上述の本発明の方法は、金属パッドに対する金属スタッドの合金形成の必要性を回避するが、なおそれらは第1ウェハ(例えば、デバイス・ウェハ)から第2ウェハ(取付けウェハ又は第2デバイス・ウェハ)を貫通する連続的な金属経路を作成する。
【0015】
上述の方法に加えて、本発明はまた、垂直型ウェハ間相互接続構造体を提供する。具体的に言えば、本発明の垂直型ウェハ間相互接続構造体は、
第1ウェハと、第1ウェハの表面から延びる少なくとも1つの金属スタッドにより嵌合する第2ウェハとを含み、ここで、前記の少なくとも1つの金属スタッドは第1ウェハの表面から第2ウェハの対応する貫通ビア内へ延び、ポリイミド・コーティングが貫通ビア内、第1及び第2ウェハの嵌合表面上、及び、第1ウェハに嵌合しない第2ウェハの別の表面の上に存在し、そして、少なくとも1つの金属スタッドが第1ウェハから第2ウェハを貫通する連続的な金属経路をもたらす。
【発明を実施するための最良の形態】
【0016】
本出願は、金属スタッドのみを用いて垂直型ウェハ間相互接続構造体を作成する方法、並びに、その方法によって形成される構造体を説明するものであるが、以下の説明及び本出願に添付の図面を参照しながら、これから詳細に説明する。本出願の図面は例示の目的で提供されるものであり、一定の尺度では描かれていないことに留意された。
【0017】
以下の説明において、本発明の完全な理解を与えるために、例えば特定の構造体、構成要素、材料、寸法、加工ステップ及び技術など、多くの特定の詳細が説明される。しかし、当業者であれば、本発明をこれらの特定の詳細なしに実行可能な代替プロセスのオプションを用いて実施可能であることを理解するであろう。他の例において、周知の構造体又は加工ステップは、本発明を不明瞭にすることを避けるために詳細には説明しない。
【0018】
層、領域又は基板のような要素が、別の要素の「上に(on)」又は「上方に(over)」にあると言うとき、他の要素の直接上にあってもよく、又は、介在する要素が存在してもよいことを理解されたい。対照的に、要素が別の要素の「直接上に(directly on)」又は「直接上方に(directly over)」にあると言うときは、介在する要素は存在しない。要素が、別の要素の「下に(beneath)」又は「下方に(under)」にあると言うとき、他の要素の直接下又は下方にあってもよく、又は、介在する要素が存在してもよいことを理解されたい。対照的に、要素が別の要素の「直接下に(directly beneath)」又は「直接下方に(directly under)」あると言うときは、介在する要素は存在しない。
【0019】
上述のように、本発明は、金属スタッドの合金形成が回避される修正された移動及び結合プロセスを利用して、垂直型ウェハ間(又はチップ間)相互接続構造体を設けるための信頼性のある金属充填貫通ビアを作成する方法を提供する。本発明において、スタッドは、本質的にアルファ線源ではない導電性金属からなる。一般的に言えば、本発明の方法は、初めに第1ウェハ及び第2ウェハを準備するステップを含む。本発明によると、第1ウェハは、典型的には、必ずしも常にではないが、対向する半導体デバイスの表面への少なくとも1つの金属スタッド相互接続を有し、そして、第2ウェハは、少なくとも1つのポリイミド・コーティングされた貫通ビアを含む。第2ウェハは、その中に半導体回路を有しても有さなくてもよい。次に、第1ウェハの少なくとも1つの金属スタッドが、第2ウェハの少なくとも1つのポリイミド・コーティングされた貫通ビア内に挿入される。完全な挿入の後、ここで連結された第1及び第2ウェハは、対向するポリイミドの表面を結合させ、流動させて金属スタッドの各々を完全に包む温度まで加熱される。次に、第2ウェハに薄層化ステップを実施して少なくとも1つのポリイミド・コーティングされた貫通ビア内に配置された少なくとも1つの金属スタッドの表面を露出させる。次に、薄層化された第2ウェハの表面上のポリイミド・コーティング、及び少なくとも1つの金属スタッドの露出表面上の金属パッドによる裏面加工が実施される。
【0020】
上で略述した本発明の作成プロセスを、ここで図1−図4に関連して説明する。これらの図面においては、金属スタッドが貫通ビアの底面に完全に達するように示されていることに留意されたい。この特定の実施形態を示すが、本発明はまた、図5−図7に示される実施形態をも企図する。これらの図面において及び本出願のその実施形態において、金属スタッドは貫通ビアの底面に完全には達しないように設計される。さらに、本発明はまた、少なくとも1つの相互接続レベルが、典型的には両ウェハが半導体デバイスを含む第1ウェハと第2ウェハの間に配設される実施形態を企図している。
【0021】
全てのプロセスの詳細が本出願の添付図面に示されているのではないことに留意されたい。例えば、酸化物を用いた第1ウェハ及び第2ウェハの表面の絶縁は必ずしもここで図示され又は説明されるとは限らない。さらに、第1ウェハ上及び随意に第2ウェハ上のデバイスの形成は、本出願においては図示又は説明されない。さらに、本発明の種々の加工ステップを実施した後、付加的な加工(詳細には図示又は説明しない)を第2ウェハの下面上に実施することができる。例えば、コンタクト・パッドを形成する前に、普通、パターン付けされた酸化物が第2ウェハの下面上に形成される。幾つかの実施形態においては、優れた金属コンタクトを保証するように、及び基板のより大きなパッケージング・パッド取付けの必要性に対してより大きな面積を保証するように、幅広のコンタクト・パッドが金属スタッドの周りに形成される。
【0022】
ここで本発明の第1の実施形態を示す図1−図4を参照する。この実施形態において、金属スタッドは、貫通ビアの底面に完全に達するように設計される。「完全に達する」という語句は、金属スタッドが、金属スタッドの上面が貫通ビアの底壁部分と直接接触することを保証する高さを有するように設計されることを示す。底壁部分は、典型的には、誘電体材料及びポリイミドを含む貫通ビア・ライナで裏打ちされる。
【0023】
図1は、第1ウェハ(以後デバイス・ウェハ)10及び第2ウェハ(以後取付けウェハ)20を準備する本発明の第1のステップを示す。本発明のこの実施形態によると、デバイス・ウェハ10は、少なくとも1つの半導体デバイス(図示せず)が形成されるウェハであり、一方、取付けウェハ20は、例えばC4及び/又はセラミック基板などの外部源からのアルファ線を吸収するのに用いることができるスペーサである。図1に示すように、デバイス・ウェハ10は、その表面上に配置されたパターン付けされた第1誘電体材料14を有する第1半導体基板12を含む。パターン付けされた第1誘電体材料14は、その上に配置されるポリイミド・コーティング16又は他の類似のボンディング材料と同様にパターン付けされる。図示するように、デバイス・ウェハ10はまた、第1半導体基板12の表面上に配置され、パターン付けされた第1誘電体材料14及びポリイミド・コーティング16の間に配設される少なくとも1つの金属スタッド18を含む。
【0024】
取付けウェハ20は、内部に形成された少なくとも1つの貫通ビア24を有する第2半導体基板22を含む。少なくとも1つの貫通ビア24は、典型的には、本出願のこの段階では取付けウェハを完全に貫通しては延びていないことに留意されたい。取付けウェハ20はまた、少なくとも1つの貫通ビア24の露出表面(底面及び側壁を含む)、並びに、隣り合う貫通ビア間に位置する第2半導体基板22の表面を裏打ちする第2誘電体材料26を含む。ポリイミド・コーティング28は、少なくとも1つの貫通ビア24の側壁上及び貫通ビア24に隣接する第2基板22の露出表面上に存在する誘電体材料を覆うように、第2誘電体材料26の上に配設される。
【0025】
デバイス・ウェハ10は、当業者には周知の技術を用いて作成される。例えば、基板及びデバイス加工の後、第1誘電体材料14が、典型的には、半導体デバイスに対向する第1半導体基板12の表面に塗布される。第1半導体基板12は、それらに限定されないが、Si、Ge、SiGe、SiC、SiGeC、Ga、GaAs、InAs、InP及び全ての他のIII/V族又はII/VI族化合物半導体を含む任意の半導体材料を含む。第1半導体基板12はまた、有機半導体、又は、Si/SiGe、シリコン・オン・インシュレータ(SOI)又はSiGe・オン・インシュレータ(SGOI)のような層状半導体を含むことができる。本発明のいくつかの実施形態においては、第1半導体基板12はSi含有半導体材料、即ち、シリコンを含む半導体材料を含むことが好ましい。第1半導体基板12は、ドープ型、非ドープ型、或いは、内部にドープ領域及び非ドープ領域を含む型とすることができる。
【0026】
SOI基板を用いるとき、これらの基板は、埋め込み絶縁層により少なくとも一部分において分離された上部及び底部半導体、例えば、Si層を含む。埋め込み絶縁層は、例えば、結晶又は非結晶酸化物、窒化物又はそれらの任意の組合せを含む。埋め込み絶縁層は酸化物であることが好ましい。典型的には、埋め込み絶縁層は、層移動プロセスの初期段階の間に、又は、例えば、SIMOX(酸素のイオン注入による分離)のようなイオン注入及びアニール・プロセス中に形成される。
【0027】
第1半導体基板12は、単一の結晶配向を有することができ、又は代替的に、異なる結晶配向の表面領域を有する複合半導体基板を用いることもできる。複合基板は、形成される特定のデバイスの性能を向上させる特定の結晶配向の上にデバイスを作成することを可能にする。例えば、複合基板は、pFETを(110)結晶配向上に形成することができ、一方、nFETは(100)結晶配向上に形成することができる構造体を提供することを可能にする。複合基板を用いるとき、それはSOI類似の性質、バルク類似の性質、又は、SOI類似及びバルク類似性質の組合せを有する可能性がある。
【0028】
第1誘電体材料14は、酸化物、酸窒化物、窒化物又はそれらの多層を含む。本発明の一実施形態において、第1誘電体材料14は、例えば、SiO2のような酸化物を含む。第1誘電材料14は、例えば、化学気相付着(CVD)、プラズマ強化化学気相付着(PECVD)、原子層付着(ALD)、蒸着、化学溶液付着及び他の類似の付着技術のような通常の付着プロセスによって形成する。代替的に、第1誘電体材料14は、例えば、酸化、窒化又はそれらの組合せのような熱プロセスによって形成することができる。
【0029】
第1誘電体材料14の厚さは、それを形成するのに用いる技術、並びに、用いる誘電体材料の種類によって変えることができる。典型的には、第1誘電体材料14は約100nmから約2000nmまでの厚さを有し、約500nmから約1000nmまでの厚さが非常に好ましい。
【0030】
熱可塑性ポリイミド(以後単に「ポリイミド」)コーティング16は、第1誘電体材料14の上に形成する。ポリイミド・コーティング16は、例えば、CVD、PECVD、蒸着及びスピン・オン・コーティングを含む通常の付着プロセスを用いて形成する。ポリイミド・コーティング16は、デバイス・ウェハ10を取付けウェハ20に取り付けるための接着又はボンディング剤として機能する。ポリイミド・コーティング16は、典型的には、約500nmから約10,000nmまでの付着時厚さを有し、約1000nmから3000nmまでの厚さがより典型的である。
【0031】
熱可塑性ポリイミドは、展性があり、ひずみを吸収することができ、且つ、本出願において用いられる半導体基板の熱膨張率(CTE)よりも大きなCTEを有する傾向があるので、本発明において用いるのに好ましい材料である。
【0032】
第1誘電体材料14及びポリイミド・コーティング16を形成した後、パターン付けされたフォトレジスト(図示せず)を、第1誘電体材料14の露出表面上(ポリイミド・コーティングが存在しない場合)又はポリイミド・コーティング16の上(ポリイミド・コーティングが存在する場合)に付着する。パターン付けされたフォトレジストは、付着及びリソグラフィによって形成する。付着ステップは、例えば、CVD、PECVD、スピン・オン・コーティング及び蒸着を含んだ通常の付着プロセスを含む。リソグラフィ・プロセスは、塗布されたフォトレジストを放射のパターンに露光するステップと、通常のレジスト現像液を用いて露光されたレジストを現像するステップとを含む。パターン付けされたフォトレジストは、層16又は層14の上面を露出させる開口部を含む。次に、これらの開口部内の露出された材料は、エッチング・プロセスを用いて除去する。乾式エッチング(反応性イオ・ンエッチング、イオン・ビーム・エッチング、プラズマ・エッチング及びレーザ・アブレーションを含む)、湿式エッチング又はそれらの任意の組合せを用いることができる。エッチングは、第1半導体基板12に、内部に少なくとも金属スタッド18が形成される開口部を設ける。エッチングの後、パターン付けされたフォトレジストは、通常のレジスト現像液を用いて剥離する。
【0033】
次に金属スタッド18が、当業者に周知の任意の通常の電気めっきプロセスを用いて開口部内に形成される。当業者には既知のように、金属スタッド18は、デバイス・ウェハ10上に存在し得るCuパッド又はパターン付けされた保護層のいずれかと接触する。Cuパッドもパターン付けされた保護材料も本出願の図面には図示されていない。本発明によると、金属スタッド18は、アルファ線源ではない導電性金属から成る。非アルファ線源の材料である導電性金属の例は、例えば、Cu、Al、W及びAuを含む。上に列挙された種々の導電性金属のうち、幾つかの実施形態においては導電性金属がCuから成ることが好ましい。
【0034】
形成された金属スタッド18の高さは、取付け基板の貫通ビアの底壁部分に達するか、或いは、貫通ビアの底壁部分に達しないように設計することができる。本発明の前者の実施形態は、これらの図面(図1−図4)に示し、一方、図5−図7は本発明の後者の実施形態を示す。
【0035】
上述し、図1に示したように、取付けウェハ20は、少なくとも1つのポリイミド・コーティングされた貫通ビアを有する第2半導体基板22を含む。第2半導体基板22は、デバイス・ウェハ10の第1半導体基板12と同じ又は異なる半導体材料を含むことができる。典型的には、第2半導体基板22はSi含有半導体基板である。
【0036】
次に、少なくとも1つの貫通ビア24を、上記の通常のリソグラフィ及びエッチングを用いて、取付けウェハ20の第2半導体基板22内に形成する。前述のように、本発明のこの段階で形成される貫通ビア24は、典型的には、第2半導体基板22の厚さ全体を貫通しては延びない。貫通ビアの形成後、これを形成するのに用いたレジストは当業者に周知の通常のレジスト剥離プロセスを用いて剥離する。
【0037】
少なくとも1つの貫通ビア24を設けた後、次に、誘電体材料26を、貫通ビア24の全ての露出表面(側壁及び底壁)、並びに、貫通ビア24に隣接した第2基板22の露出表面の上に形成する。取付けウェハ20内の貫通ビア・ライナとして機能する誘電体材料26は、デバイス・ウェハの第1誘電体材料14と同じ又は異なる誘電体材料を含むことができる。幾つかの実施形態において、誘電体材料26は、例えば、SiO2のような酸化物から成ることが好ましい。誘電体材料26は、第1誘電体材料14に関して説明した上述の技術のうちの1つを用いて形成することができること、及び誘電体材料の26の厚さは、第1誘電体材料14に関して上に示した範囲内とすることができることに留意されたい。
【0038】
次に、熱可塑性ポリイミド(以後単に「ポリイミド」)コーティング28を、少なくとも1つの貫通ビア24内に配置された誘電体材料26の側壁面上、並びに、貫通ビア24に隣接する第2半導体基板22の部分の上に配置された誘電体材料26の上に形成する。ポリイミド・コーティング28は上述のように形成され、その厚さは同じく上に示した範囲内になる。
【0039】
上述し図1に示したように、デバイス・ウェハ10及び取付けウェハ20を準備した後、これらの2つのウェハは、少なくとも1つの金属スタッド18が少なくとも1つの貫通ビア24内に挿入されるように連結する。挿入後に形成された結果として生じる連結構造体は、例えば図2に示す。本発明のこの特定の実施形態において、金属スタッド18は、貫通ビア24の底壁部分にまで達することに注意されたい。即ち、金属スタッド18の各々の上面は、貫通ビア24内に存在する第2誘電体材料26と直接接触するようになる。挿入プロセスは、デバイス・ウェハ10又は取付けウェハ20のうちの少なくとも1つ、又はより好ましくは両方のウェハに外力を加えることにより実行する。
【0040】
図2に示した連結構造体を準備した後、対向するポリイミド表面の結合及び同時にポリイミドの流動を引き起こす温度まで加熱して金属スタッド18の各々を完全に包む。本出願のこの加熱ステップは、デバイス・ウェハ10内に存在するデバイスを損傷せずに、ポリイミドの流動及び金属スタッドの包み込みを達成することができる温度で実行する。具体的には、デバイス・ウェハ10内に存在するデバイスを損傷せずに、ポリイミドの流動及び金属スタッドの包み込みは、図2に示した構造体を約400℃より低い温度に加熱することによって達成される。より典型的には、本発明の加熱ステップは約250℃から約375℃までの温度で実行する。この加熱ステップの時間は変えることができて、用いる加熱技術の型に依存する。
【0041】
本発明によると、加熱ステップは不活性雰囲気中で、及びその後に加圧下で実行される。本発明において用いることができる不活性雰囲気の例は、He、Ar、Ne、Xe、及びそれらの混合物、例えばHeとArの混合物を含む。
【0042】
加熱ステップ中に、外力を1つ又は両方のウェハに加えて移動及び結合させることができることに留意されたい。
【0043】
加熱の後、ポリイミドのコーティングは硬化し、第2ウェハの少なくとも1つの貫通ビア内にある少なくとも1つの金属スタッドを封じ込める。
【0044】
上述の加工ステップを用いて2つのウェハを結合した後、次に、取付けウェハの裏面を通常の平坦化プロセスを用いて薄層化し、例えば、図3に示す構造体をもたらす。図3に示すように、取付けウェハ20を薄化することにより、少なくとも1つのポリイミド・コーティング28された貫通ビア24の内部に配置された少なくとも1つの金属スタッド18の表面が露出する。取付けウェハ20を薄化するのに本発明において使用できる通常の平坦化プロセスは、研削及び/又は化学機械研磨(CMP)を含む。また湿式化学エッチング・プロセスを単独で又は研削及び/又はCMPと共に用いて、取付けられたウェハ20を薄層化することもできる。
【0045】
図4は、別のポリイミド・コーティング30及び金属パッド32による裏面加工後に形成される構造体を示す。ポリイミド・コーティング30は上述のように形成される。好ましくはCu又は別の類似金属を含む金属パッド32は、種々の付着法、リソグラフィ及びエッチングによって形成される。
【0046】
裏面のポリイミド・コーティング30は、貫通ビア内のスタッドの側壁に沿ってあらゆる可能な残留ボイドを埋める補助となることに注意されたい。スタッド及び貫通ビアの特定の幾何学的形状もまた修正して、「じょうご状」ビア(図示せず)及びテーパー状金属スタッド(やはり図示せず)を作成することができる。プロセスの順序の詳細はまた、特定の必要性及び設計に応じて変更することができる。
【0047】
次に、本出願の別の実施形態を示す図5−図7を参照する。この実施形態において金属スタッド18は、貫通ビア24の底壁部分に達しない高さを有するように設計される。図5は、挿入及び結合の後の最初の2つのウェハ10及び20のそれぞれを示す。図6は、取付けウェハ20の薄化後の構造体を示す。図7は、別のポリイミド・コーティング30及び金属パッド32による裏面加工後に形成される構造体を示す。ポリイミド・コーティング30は上述のように形成される。この第2の実施形態の全ての材料及び加工の詳細は、金属スタッドの高さが図1−図4に示した実施形態に用いられるものより低く設計されることを除けば、前述のものと同じであることに留意されたい。この特定の実施形態は、本発明に用いる最初の金属スタッド18の高さは、垂直型相互接続構造体を形成するのに決定的に重要ではないことを示す。
【0048】
上の2つの実施形態において第2ウェハ20は、その上に半導体回路即ちデバイスをなにも含まない。これらの実施形態において、第2ウェハ20は、単に、第1ウェハ10とモジュール(図示せず)の間のスペーサとして機能する。スペーサ、即ち第2ウェハ20の目的は、モジュールを本発明の構造体に相互接続するのに用いられる直接接触した及び/又は近接したC4接続から発せられる可能性のある、あらゆるアルファ線を吸収することである。
【0049】
次に、本出願の別の実施形態を表す図8−図11を参照する。本発明のこの実施形態において、本発明の構造体は、両方が半導体デバイスを含む第1ウェハと第2ウェハの間に配設される少なくとも1つの相互接続レベルを含む。図8は、半導体基板12の表面上に配置されるデバイス領域50を含む第1ウェハ10を示す。デバイス領域50は、1つ又は複数の半導体デバイスを含む。第1ウェハ10はまた、金属スタッド18、第1誘電体層14及びポリイミド・コーティング16を含む。金属コンタクト52もまた、層14及び16の内部に示される。金属コンタクト52は、半導体デバイスの選択的な領域、例えば、電界効果トランジスタのソース/ドレイン領域及びゲートと接触する。図8に示す第1ウェハ10は、初めに基板12上に半導体デバイス(図示せず)を形成することによって作成する。次に、第1誘電体層14、ポリイミド・コーティング16及びコンタクト・スタッド18を上述のように形成し、その後、金属コンタクト開口部をリソグラフィ及びエッチングによって形成する。次に、Cu、Al、W又はAlCuのようなコンタクト金属を通常の付着プロセスを用いてコンタクト開口部内に形成する。コンタクト金属は、典型的には、コンタクト開口部の外側に延びる。或いは、金属コンタクト52は、金属スタッド18の前に作成することができる。
【0050】
図8はまた、その表面に配置された半導体デバイス領域54を有する第2半導体基板22を含む第2ウェハ20の存在を示す。第2ウェハ20はまた、少なくとも1つの貫通ビア24、第2誘電体材料26、ポリイミド・コーティング28、コンタクト開口部56及びコンタクト・パッド58を含む。コンタクト・パッド58は、当技術分野で周知の通常の金属、例えば、Cuを含む。図8に示す第2ウェハ20は、初めに第2基板22上に半導体デバイス領域54及び金属コンタクト・パッド58を形成し、次いで上述のように少なくとも1つのビア開口部24を形成することによって作成される。本発明の幾つかの実施形態においては、前述の加工順序を逆にすることができる。次に、層26及び28は、本明細書で前述した技術をこれらの層に用いて形成し、次に、コンタクト開口部56をリソグラフィ及びエッチングによって形成する。
【0051】
図9は、図8に示した2つのウェハを上述のように連結し加熱した後の構造体を示す。コンタクト・パッド58、金属コンタクト52、及び、第1及び第2誘電体14及び26を含む相互接続レベルが、第1ウェハと第2のウェハの間に配設されることに注意されたい。本発明のこの実施形態において、コンタクト・パッド58を金属コンタクト52に同時にボンディングすることは上述のT&J相互接続技術によって達成され、続いて金属スタッド18の包み込みが挿入される。
【0052】
図10は、第2ウェハ20が上記の加工法を用いて薄層化された後の構造体を示す。
【0053】
図11は、上記の方法を用いた、別のポリイミド・コーティング30及び金属パッド32による裏面加工の後の構造体を示す。
【0054】
本発明は、その好ましい実施形態に関して特に図示し、説明したが、当業者であれば、形態、構造体、プロセスの順序及び詳細における前述及び他の変更を、本発明の精神及び範囲から逸脱せずに施すことができることを理解するであろう。それゆえに、本発明は説明し図示した通りの形態及び詳細には限定されず、添付の特許請求の範囲内にあることが意図されている。
【産業上の利用可能性】
【0055】
本発明は、半導体構造体の製造において、より具体的には、ウェハ間又はチップ間の相互接続を付設する分野において産業上の利用可能を有する。
【図面の簡単な説明】
【0056】
【図1】本発明において用いられる第1ウェハ及び第2ウェハを示す図的記述(断面図による)である。
【図2】第1ウェハの裏面に配設された金属スタッドを第2ウェハ内に形成されたポリイミド・コーティングされた貫通ビア内に挿入した後の構造体を示す図的記述(断面図による)である。
【図3】取付け及び薄層化後の図2の構造体を示す図的記述(断面図による)である。
【図4】ポリイミド及び金属パッドによる裏面加工後の図3の構造体を示す図的記述(断面図による)である。
【図5】金属スタッドが貫通ビアの底面に完全に達するようには設計されない代替の実施形態を示す図的記述(断面図による)である。
【図6】金属スタッドが貫通ビアの底面に完全に達するようには設計されない代替の実施形態を示す図的記述(断面図による)である。
【図7】金属スタッドが貫通ビアの底面に完全に達するようには設計されない代替の実施形態を示す図的記述(断面図による)である。
【図8】相互接続レベルが第1ウェハと第2ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述(断面図による)である。
【図9】相互接続レベルが第1ウェハと第2ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述(断面図による)である。
【図10】相互接続レベルが第1ウェハと第2ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述(断面図による)である。
【図11】相互接続レベルが第1ウェハと第2ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述(断面図による)である。
【技術分野】
【0001】
本発明は、半導体構造体に関し、より具体的には、垂直型ウェハ間相互接続を設けるための信頼性のある金属充填貫通ビア構造体に関する。本発明はまた、垂直型ウェハ間相互接続を設けるためのそのような信頼性のある金属充填貫通ビア構造体を作成する方法に関する。
【背景技術】
【0002】
現在の半導体技術において、二次元(2D)チップ形式から三次元(3D)チップ形式に移行することによって半導体チップの性能を向上させる趨勢が続いている。これはウェハ間の垂直型の相互接続を必要とする。垂直型相互接続は、縮小されたはんだバンプ領域アレイの相互接続機構を用いて作成することができ、多くの場合フリップチップはんだ接続又はC4と呼ばれる。しかしながら、現在の鉛ベースのC4は、それ自体がアルファ線源であり、一般的には、放射線の無い相互接続材料のニーズに合わない。アルファ線は、半導体デバイス内にソフトエラーを生ずる可能性があるので望ましくない。全ての半導体設計がアルファ線によって影響されるわけではないことに留意されたい。
【0003】
さらに、現在考えられている新しい無鉛C4は、主にスズ(Sn)から成り、それ自体がアルファ線源となり得る。それゆえに、これらの新しいC4はアルファ線の問題の解消を保証しない。
【0004】
代替的な相互接続は、金属スタッド・パッドの手法で達成することができる。この方法は、例えば、Pogge他による特許文献1に記述されているが、T&J(移動及び結合)手法と呼ばれる。典型的なT&J相互接続は、合金形成金属(典型的にはSn)でコーティングされた金属スタッド(好ましくは銅、Cu)から成る。Snは対向する金属パッド(典型的にはやはりCu)への金属スタッドの合金形成を助ける。前述のC4技術と同様に、T&J手法はアルファ線源となり得るSnを含む。
【0005】
第2の半導体チップを第1の半導体チップに取り付ける機能に対応するには、第1チップから第2チップを通過して第2チップの下に配置される支持基板に至る電気的経路ができるような第2チップ内の垂直貫通ビアを必要とする。貫通ビアの加工は多くの半導体製造業者によって用いられている。しかしながら、効率的な貫通ビアの作成及び貫通ビアの金属充填にはなお課題が残されている。なんらかの波形の付けられた表面を有する貫通ビアではなく、滑らかな垂直貫通ビアの作成を確実にすることが問題となる。前者は、許容できない導電率の変動をもたらし得る金属充填貫通ビア内部の金属ボイドを引き起こす可能性がある。
【0006】
【特許文献1】米国特許第6,444,560号。
【発明の開示】
【発明が解決しようとする課題】
【0007】
上記を考慮すると、上述の貫通ビアの問題を克服すると同時にC4又は可能なSnベースの合金形成T&J相互接続によって発生するアルファ線源の問題を回避する、改善された金属充填貫通ビアを作成する代替的な方法を提供する必要性がある。
【課題を解決するための手段】
【0008】
本発明は、垂直型ウェハ間(さらにはチップ間)相互接続構造体を設けるのに有用な信頼性のある金属貫通ビアを作成する方法を提供する。本発明によると、貫通ビア加工に関する上述の欠点を克服した金属充填貫通ビアを作成する方法が提供される。さらに、本発明の方法は、C4又はSnベースの合金形成T&J相互接続が用いられる場合の典型的な心配事であるアルファ線源の問題を回避する。本発明の方法は、垂直接続用の金属スタッドを用いて上記のことを達成する。即ち、本発明の方法は、本質的には金属からなるスタッドを利用し、本出願の金属スタッドの存在下では、Sn又は他のアルファ線発生源は用いられない。
【0009】
本発明によると、金属スタッドは、標準的な相互接続加工法を用いて、第1半導体ウェハ(即ち、デバイス・ウェハ)の下面に電気めっきされる。次に、スタッドの各々は、第2半導体ウェハの対応するポリイミド・コーティングされた貫通ビア内に挿入されて、本発明の3D相互接続構造体を形成する。本発明によると、第2半導体ウェハは、その上に配置される半導体回路、即ちデバイスを有しても有さなくてもよい。従って、本発明によると、第2半導体ウェハは、外部源からの放射線を吸収することができるスペーサとして機能することができる。本発明のさらに別の実施形態において、第2半導体ウェハはその上に回路を有することができる。この特定の実施形態において、少なくとも1つの相互接続レベルが、典型的には、第1と第2の半導体ウェハの間に配置される。前述の考察において、第1及び第2ウェハはまた、第1及び第2半導体チップを含むように示すこともできることに留意されたい。本発明のこのような実施形態において、本発明の技術は垂直型チップ間相互接続を設けるのに用いることができる。
【0010】
上述のポリイミド・コーティングは、次の加熱ステップ中に、流動して金属スタッドを包むボンディング材料として機能する。本発明に用いられる各スタッドは、典型的には、必ずしも常にではないが、第2ウェハの最終的な貫通ビアの底面に達するように設計される。しかしながら、そのように達することは全ての状況で必要ではない。即ち、各金属スタッドの高さは、最終的な貫通ビアの深さよりわずかに短くてもよい。一旦、挿入され、次いで加熱されると、ポリイミドは流動して金属スタッドを完全に包み、金属スタッドと誘電体貫通ビア・ライナの間の歪み緩和材として機能する。第2ウェハは、一旦取り付けられた後、次に既存の平坦化プロセスにより薄層化される。
本発明の手法は、金属スタッドの合金形成の必要性を回避するが、なお第1ウェハから第2ウェハを貫通する連続的な金属経路を作成する。
【0011】
一般的に言えば、本発明の方法は、
表面上に配設された少なくとも1つの金属スタッドを有する第1ウェハと、少なくとも1つのポリイミド・コーティングされた貫通ビアを含む第2ウェハとを準備するステップと、
第1ウェハの少なくとも1つの金属スタッドを第2ウェハの少なくとも1つのポリイミド・コーティングされた貫通ビア内に挿入して連結構造体をもたらすステップと、
連結構造体を加熱して対向するポリイミド表面を結合させ、流動させて各金属スタッドを完全に包むステップと、
第2ウェハを薄層化して、少なくとも1つのポリイミド・コーティングされた貫通ビア内に配置される少なくとも1つの金属スタッドの表面を露出させるステップと、
薄層化された第2ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、少なくとも1つの金属スタッドの露出表面上に金属パッドを形成するステップと、
を含む。
【0012】
Si含有ウェハを用いるときは、例えば、ポリイミド及び金属スタッドの形成のような他の加工プロセスの前に、一般的には酸化物を用いて適切にパターン付けしてウェハを保護することに留意されたい。
【0013】
本出願の好ましい実施形態において、方法は、
表面上に配設された少なくとも1つのCuスタッドを有する第1ウェハと、少なくとも1つのポリイミド・コーティングされた貫通ビアを含む第2ウェハとを準備するステップと、
第1ウェハの少なくとも1つのCuスタッドを第2ウェハの少なくとも1つのポリイミド・コーティングされた貫通ビアに挿入して連結構造体をもたらすステップと、
連結構造体を加熱して対向するポリイミド表面を結合させ、流動させて各Cuスタッドを完全に包むステップと、
第2ウェハを薄層化して、少なくとも1つのポリイミド・コーティングされた貫通ビア内に配置された少なくとも1つのCuスタッドの表面を露出させるステップと、
薄層化された第2ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、そして少なくとも1つのCuスタッドの露出表面上にCuパッドを形成するステップと、
を含む。
【0014】
上述の本発明の方法は、金属パッドに対する金属スタッドの合金形成の必要性を回避するが、なおそれらは第1ウェハ(例えば、デバイス・ウェハ)から第2ウェハ(取付けウェハ又は第2デバイス・ウェハ)を貫通する連続的な金属経路を作成する。
【0015】
上述の方法に加えて、本発明はまた、垂直型ウェハ間相互接続構造体を提供する。具体的に言えば、本発明の垂直型ウェハ間相互接続構造体は、
第1ウェハと、第1ウェハの表面から延びる少なくとも1つの金属スタッドにより嵌合する第2ウェハとを含み、ここで、前記の少なくとも1つの金属スタッドは第1ウェハの表面から第2ウェハの対応する貫通ビア内へ延び、ポリイミド・コーティングが貫通ビア内、第1及び第2ウェハの嵌合表面上、及び、第1ウェハに嵌合しない第2ウェハの別の表面の上に存在し、そして、少なくとも1つの金属スタッドが第1ウェハから第2ウェハを貫通する連続的な金属経路をもたらす。
【発明を実施するための最良の形態】
【0016】
本出願は、金属スタッドのみを用いて垂直型ウェハ間相互接続構造体を作成する方法、並びに、その方法によって形成される構造体を説明するものであるが、以下の説明及び本出願に添付の図面を参照しながら、これから詳細に説明する。本出願の図面は例示の目的で提供されるものであり、一定の尺度では描かれていないことに留意された。
【0017】
以下の説明において、本発明の完全な理解を与えるために、例えば特定の構造体、構成要素、材料、寸法、加工ステップ及び技術など、多くの特定の詳細が説明される。しかし、当業者であれば、本発明をこれらの特定の詳細なしに実行可能な代替プロセスのオプションを用いて実施可能であることを理解するであろう。他の例において、周知の構造体又は加工ステップは、本発明を不明瞭にすることを避けるために詳細には説明しない。
【0018】
層、領域又は基板のような要素が、別の要素の「上に(on)」又は「上方に(over)」にあると言うとき、他の要素の直接上にあってもよく、又は、介在する要素が存在してもよいことを理解されたい。対照的に、要素が別の要素の「直接上に(directly on)」又は「直接上方に(directly over)」にあると言うときは、介在する要素は存在しない。要素が、別の要素の「下に(beneath)」又は「下方に(under)」にあると言うとき、他の要素の直接下又は下方にあってもよく、又は、介在する要素が存在してもよいことを理解されたい。対照的に、要素が別の要素の「直接下に(directly beneath)」又は「直接下方に(directly under)」あると言うときは、介在する要素は存在しない。
【0019】
上述のように、本発明は、金属スタッドの合金形成が回避される修正された移動及び結合プロセスを利用して、垂直型ウェハ間(又はチップ間)相互接続構造体を設けるための信頼性のある金属充填貫通ビアを作成する方法を提供する。本発明において、スタッドは、本質的にアルファ線源ではない導電性金属からなる。一般的に言えば、本発明の方法は、初めに第1ウェハ及び第2ウェハを準備するステップを含む。本発明によると、第1ウェハは、典型的には、必ずしも常にではないが、対向する半導体デバイスの表面への少なくとも1つの金属スタッド相互接続を有し、そして、第2ウェハは、少なくとも1つのポリイミド・コーティングされた貫通ビアを含む。第2ウェハは、その中に半導体回路を有しても有さなくてもよい。次に、第1ウェハの少なくとも1つの金属スタッドが、第2ウェハの少なくとも1つのポリイミド・コーティングされた貫通ビア内に挿入される。完全な挿入の後、ここで連結された第1及び第2ウェハは、対向するポリイミドの表面を結合させ、流動させて金属スタッドの各々を完全に包む温度まで加熱される。次に、第2ウェハに薄層化ステップを実施して少なくとも1つのポリイミド・コーティングされた貫通ビア内に配置された少なくとも1つの金属スタッドの表面を露出させる。次に、薄層化された第2ウェハの表面上のポリイミド・コーティング、及び少なくとも1つの金属スタッドの露出表面上の金属パッドによる裏面加工が実施される。
【0020】
上で略述した本発明の作成プロセスを、ここで図1−図4に関連して説明する。これらの図面においては、金属スタッドが貫通ビアの底面に完全に達するように示されていることに留意されたい。この特定の実施形態を示すが、本発明はまた、図5−図7に示される実施形態をも企図する。これらの図面において及び本出願のその実施形態において、金属スタッドは貫通ビアの底面に完全には達しないように設計される。さらに、本発明はまた、少なくとも1つの相互接続レベルが、典型的には両ウェハが半導体デバイスを含む第1ウェハと第2ウェハの間に配設される実施形態を企図している。
【0021】
全てのプロセスの詳細が本出願の添付図面に示されているのではないことに留意されたい。例えば、酸化物を用いた第1ウェハ及び第2ウェハの表面の絶縁は必ずしもここで図示され又は説明されるとは限らない。さらに、第1ウェハ上及び随意に第2ウェハ上のデバイスの形成は、本出願においては図示又は説明されない。さらに、本発明の種々の加工ステップを実施した後、付加的な加工(詳細には図示又は説明しない)を第2ウェハの下面上に実施することができる。例えば、コンタクト・パッドを形成する前に、普通、パターン付けされた酸化物が第2ウェハの下面上に形成される。幾つかの実施形態においては、優れた金属コンタクトを保証するように、及び基板のより大きなパッケージング・パッド取付けの必要性に対してより大きな面積を保証するように、幅広のコンタクト・パッドが金属スタッドの周りに形成される。
【0022】
ここで本発明の第1の実施形態を示す図1−図4を参照する。この実施形態において、金属スタッドは、貫通ビアの底面に完全に達するように設計される。「完全に達する」という語句は、金属スタッドが、金属スタッドの上面が貫通ビアの底壁部分と直接接触することを保証する高さを有するように設計されることを示す。底壁部分は、典型的には、誘電体材料及びポリイミドを含む貫通ビア・ライナで裏打ちされる。
【0023】
図1は、第1ウェハ(以後デバイス・ウェハ)10及び第2ウェハ(以後取付けウェハ)20を準備する本発明の第1のステップを示す。本発明のこの実施形態によると、デバイス・ウェハ10は、少なくとも1つの半導体デバイス(図示せず)が形成されるウェハであり、一方、取付けウェハ20は、例えばC4及び/又はセラミック基板などの外部源からのアルファ線を吸収するのに用いることができるスペーサである。図1に示すように、デバイス・ウェハ10は、その表面上に配置されたパターン付けされた第1誘電体材料14を有する第1半導体基板12を含む。パターン付けされた第1誘電体材料14は、その上に配置されるポリイミド・コーティング16又は他の類似のボンディング材料と同様にパターン付けされる。図示するように、デバイス・ウェハ10はまた、第1半導体基板12の表面上に配置され、パターン付けされた第1誘電体材料14及びポリイミド・コーティング16の間に配設される少なくとも1つの金属スタッド18を含む。
【0024】
取付けウェハ20は、内部に形成された少なくとも1つの貫通ビア24を有する第2半導体基板22を含む。少なくとも1つの貫通ビア24は、典型的には、本出願のこの段階では取付けウェハを完全に貫通しては延びていないことに留意されたい。取付けウェハ20はまた、少なくとも1つの貫通ビア24の露出表面(底面及び側壁を含む)、並びに、隣り合う貫通ビア間に位置する第2半導体基板22の表面を裏打ちする第2誘電体材料26を含む。ポリイミド・コーティング28は、少なくとも1つの貫通ビア24の側壁上及び貫通ビア24に隣接する第2基板22の露出表面上に存在する誘電体材料を覆うように、第2誘電体材料26の上に配設される。
【0025】
デバイス・ウェハ10は、当業者には周知の技術を用いて作成される。例えば、基板及びデバイス加工の後、第1誘電体材料14が、典型的には、半導体デバイスに対向する第1半導体基板12の表面に塗布される。第1半導体基板12は、それらに限定されないが、Si、Ge、SiGe、SiC、SiGeC、Ga、GaAs、InAs、InP及び全ての他のIII/V族又はII/VI族化合物半導体を含む任意の半導体材料を含む。第1半導体基板12はまた、有機半導体、又は、Si/SiGe、シリコン・オン・インシュレータ(SOI)又はSiGe・オン・インシュレータ(SGOI)のような層状半導体を含むことができる。本発明のいくつかの実施形態においては、第1半導体基板12はSi含有半導体材料、即ち、シリコンを含む半導体材料を含むことが好ましい。第1半導体基板12は、ドープ型、非ドープ型、或いは、内部にドープ領域及び非ドープ領域を含む型とすることができる。
【0026】
SOI基板を用いるとき、これらの基板は、埋め込み絶縁層により少なくとも一部分において分離された上部及び底部半導体、例えば、Si層を含む。埋め込み絶縁層は、例えば、結晶又は非結晶酸化物、窒化物又はそれらの任意の組合せを含む。埋め込み絶縁層は酸化物であることが好ましい。典型的には、埋め込み絶縁層は、層移動プロセスの初期段階の間に、又は、例えば、SIMOX(酸素のイオン注入による分離)のようなイオン注入及びアニール・プロセス中に形成される。
【0027】
第1半導体基板12は、単一の結晶配向を有することができ、又は代替的に、異なる結晶配向の表面領域を有する複合半導体基板を用いることもできる。複合基板は、形成される特定のデバイスの性能を向上させる特定の結晶配向の上にデバイスを作成することを可能にする。例えば、複合基板は、pFETを(110)結晶配向上に形成することができ、一方、nFETは(100)結晶配向上に形成することができる構造体を提供することを可能にする。複合基板を用いるとき、それはSOI類似の性質、バルク類似の性質、又は、SOI類似及びバルク類似性質の組合せを有する可能性がある。
【0028】
第1誘電体材料14は、酸化物、酸窒化物、窒化物又はそれらの多層を含む。本発明の一実施形態において、第1誘電体材料14は、例えば、SiO2のような酸化物を含む。第1誘電材料14は、例えば、化学気相付着(CVD)、プラズマ強化化学気相付着(PECVD)、原子層付着(ALD)、蒸着、化学溶液付着及び他の類似の付着技術のような通常の付着プロセスによって形成する。代替的に、第1誘電体材料14は、例えば、酸化、窒化又はそれらの組合せのような熱プロセスによって形成することができる。
【0029】
第1誘電体材料14の厚さは、それを形成するのに用いる技術、並びに、用いる誘電体材料の種類によって変えることができる。典型的には、第1誘電体材料14は約100nmから約2000nmまでの厚さを有し、約500nmから約1000nmまでの厚さが非常に好ましい。
【0030】
熱可塑性ポリイミド(以後単に「ポリイミド」)コーティング16は、第1誘電体材料14の上に形成する。ポリイミド・コーティング16は、例えば、CVD、PECVD、蒸着及びスピン・オン・コーティングを含む通常の付着プロセスを用いて形成する。ポリイミド・コーティング16は、デバイス・ウェハ10を取付けウェハ20に取り付けるための接着又はボンディング剤として機能する。ポリイミド・コーティング16は、典型的には、約500nmから約10,000nmまでの付着時厚さを有し、約1000nmから3000nmまでの厚さがより典型的である。
【0031】
熱可塑性ポリイミドは、展性があり、ひずみを吸収することができ、且つ、本出願において用いられる半導体基板の熱膨張率(CTE)よりも大きなCTEを有する傾向があるので、本発明において用いるのに好ましい材料である。
【0032】
第1誘電体材料14及びポリイミド・コーティング16を形成した後、パターン付けされたフォトレジスト(図示せず)を、第1誘電体材料14の露出表面上(ポリイミド・コーティングが存在しない場合)又はポリイミド・コーティング16の上(ポリイミド・コーティングが存在する場合)に付着する。パターン付けされたフォトレジストは、付着及びリソグラフィによって形成する。付着ステップは、例えば、CVD、PECVD、スピン・オン・コーティング及び蒸着を含んだ通常の付着プロセスを含む。リソグラフィ・プロセスは、塗布されたフォトレジストを放射のパターンに露光するステップと、通常のレジスト現像液を用いて露光されたレジストを現像するステップとを含む。パターン付けされたフォトレジストは、層16又は層14の上面を露出させる開口部を含む。次に、これらの開口部内の露出された材料は、エッチング・プロセスを用いて除去する。乾式エッチング(反応性イオ・ンエッチング、イオン・ビーム・エッチング、プラズマ・エッチング及びレーザ・アブレーションを含む)、湿式エッチング又はそれらの任意の組合せを用いることができる。エッチングは、第1半導体基板12に、内部に少なくとも金属スタッド18が形成される開口部を設ける。エッチングの後、パターン付けされたフォトレジストは、通常のレジスト現像液を用いて剥離する。
【0033】
次に金属スタッド18が、当業者に周知の任意の通常の電気めっきプロセスを用いて開口部内に形成される。当業者には既知のように、金属スタッド18は、デバイス・ウェハ10上に存在し得るCuパッド又はパターン付けされた保護層のいずれかと接触する。Cuパッドもパターン付けされた保護材料も本出願の図面には図示されていない。本発明によると、金属スタッド18は、アルファ線源ではない導電性金属から成る。非アルファ線源の材料である導電性金属の例は、例えば、Cu、Al、W及びAuを含む。上に列挙された種々の導電性金属のうち、幾つかの実施形態においては導電性金属がCuから成ることが好ましい。
【0034】
形成された金属スタッド18の高さは、取付け基板の貫通ビアの底壁部分に達するか、或いは、貫通ビアの底壁部分に達しないように設計することができる。本発明の前者の実施形態は、これらの図面(図1−図4)に示し、一方、図5−図7は本発明の後者の実施形態を示す。
【0035】
上述し、図1に示したように、取付けウェハ20は、少なくとも1つのポリイミド・コーティングされた貫通ビアを有する第2半導体基板22を含む。第2半導体基板22は、デバイス・ウェハ10の第1半導体基板12と同じ又は異なる半導体材料を含むことができる。典型的には、第2半導体基板22はSi含有半導体基板である。
【0036】
次に、少なくとも1つの貫通ビア24を、上記の通常のリソグラフィ及びエッチングを用いて、取付けウェハ20の第2半導体基板22内に形成する。前述のように、本発明のこの段階で形成される貫通ビア24は、典型的には、第2半導体基板22の厚さ全体を貫通しては延びない。貫通ビアの形成後、これを形成するのに用いたレジストは当業者に周知の通常のレジスト剥離プロセスを用いて剥離する。
【0037】
少なくとも1つの貫通ビア24を設けた後、次に、誘電体材料26を、貫通ビア24の全ての露出表面(側壁及び底壁)、並びに、貫通ビア24に隣接した第2基板22の露出表面の上に形成する。取付けウェハ20内の貫通ビア・ライナとして機能する誘電体材料26は、デバイス・ウェハの第1誘電体材料14と同じ又は異なる誘電体材料を含むことができる。幾つかの実施形態において、誘電体材料26は、例えば、SiO2のような酸化物から成ることが好ましい。誘電体材料26は、第1誘電体材料14に関して説明した上述の技術のうちの1つを用いて形成することができること、及び誘電体材料の26の厚さは、第1誘電体材料14に関して上に示した範囲内とすることができることに留意されたい。
【0038】
次に、熱可塑性ポリイミド(以後単に「ポリイミド」)コーティング28を、少なくとも1つの貫通ビア24内に配置された誘電体材料26の側壁面上、並びに、貫通ビア24に隣接する第2半導体基板22の部分の上に配置された誘電体材料26の上に形成する。ポリイミド・コーティング28は上述のように形成され、その厚さは同じく上に示した範囲内になる。
【0039】
上述し図1に示したように、デバイス・ウェハ10及び取付けウェハ20を準備した後、これらの2つのウェハは、少なくとも1つの金属スタッド18が少なくとも1つの貫通ビア24内に挿入されるように連結する。挿入後に形成された結果として生じる連結構造体は、例えば図2に示す。本発明のこの特定の実施形態において、金属スタッド18は、貫通ビア24の底壁部分にまで達することに注意されたい。即ち、金属スタッド18の各々の上面は、貫通ビア24内に存在する第2誘電体材料26と直接接触するようになる。挿入プロセスは、デバイス・ウェハ10又は取付けウェハ20のうちの少なくとも1つ、又はより好ましくは両方のウェハに外力を加えることにより実行する。
【0040】
図2に示した連結構造体を準備した後、対向するポリイミド表面の結合及び同時にポリイミドの流動を引き起こす温度まで加熱して金属スタッド18の各々を完全に包む。本出願のこの加熱ステップは、デバイス・ウェハ10内に存在するデバイスを損傷せずに、ポリイミドの流動及び金属スタッドの包み込みを達成することができる温度で実行する。具体的には、デバイス・ウェハ10内に存在するデバイスを損傷せずに、ポリイミドの流動及び金属スタッドの包み込みは、図2に示した構造体を約400℃より低い温度に加熱することによって達成される。より典型的には、本発明の加熱ステップは約250℃から約375℃までの温度で実行する。この加熱ステップの時間は変えることができて、用いる加熱技術の型に依存する。
【0041】
本発明によると、加熱ステップは不活性雰囲気中で、及びその後に加圧下で実行される。本発明において用いることができる不活性雰囲気の例は、He、Ar、Ne、Xe、及びそれらの混合物、例えばHeとArの混合物を含む。
【0042】
加熱ステップ中に、外力を1つ又は両方のウェハに加えて移動及び結合させることができることに留意されたい。
【0043】
加熱の後、ポリイミドのコーティングは硬化し、第2ウェハの少なくとも1つの貫通ビア内にある少なくとも1つの金属スタッドを封じ込める。
【0044】
上述の加工ステップを用いて2つのウェハを結合した後、次に、取付けウェハの裏面を通常の平坦化プロセスを用いて薄層化し、例えば、図3に示す構造体をもたらす。図3に示すように、取付けウェハ20を薄化することにより、少なくとも1つのポリイミド・コーティング28された貫通ビア24の内部に配置された少なくとも1つの金属スタッド18の表面が露出する。取付けウェハ20を薄化するのに本発明において使用できる通常の平坦化プロセスは、研削及び/又は化学機械研磨(CMP)を含む。また湿式化学エッチング・プロセスを単独で又は研削及び/又はCMPと共に用いて、取付けられたウェハ20を薄層化することもできる。
【0045】
図4は、別のポリイミド・コーティング30及び金属パッド32による裏面加工後に形成される構造体を示す。ポリイミド・コーティング30は上述のように形成される。好ましくはCu又は別の類似金属を含む金属パッド32は、種々の付着法、リソグラフィ及びエッチングによって形成される。
【0046】
裏面のポリイミド・コーティング30は、貫通ビア内のスタッドの側壁に沿ってあらゆる可能な残留ボイドを埋める補助となることに注意されたい。スタッド及び貫通ビアの特定の幾何学的形状もまた修正して、「じょうご状」ビア(図示せず)及びテーパー状金属スタッド(やはり図示せず)を作成することができる。プロセスの順序の詳細はまた、特定の必要性及び設計に応じて変更することができる。
【0047】
次に、本出願の別の実施形態を示す図5−図7を参照する。この実施形態において金属スタッド18は、貫通ビア24の底壁部分に達しない高さを有するように設計される。図5は、挿入及び結合の後の最初の2つのウェハ10及び20のそれぞれを示す。図6は、取付けウェハ20の薄化後の構造体を示す。図7は、別のポリイミド・コーティング30及び金属パッド32による裏面加工後に形成される構造体を示す。ポリイミド・コーティング30は上述のように形成される。この第2の実施形態の全ての材料及び加工の詳細は、金属スタッドの高さが図1−図4に示した実施形態に用いられるものより低く設計されることを除けば、前述のものと同じであることに留意されたい。この特定の実施形態は、本発明に用いる最初の金属スタッド18の高さは、垂直型相互接続構造体を形成するのに決定的に重要ではないことを示す。
【0048】
上の2つの実施形態において第2ウェハ20は、その上に半導体回路即ちデバイスをなにも含まない。これらの実施形態において、第2ウェハ20は、単に、第1ウェハ10とモジュール(図示せず)の間のスペーサとして機能する。スペーサ、即ち第2ウェハ20の目的は、モジュールを本発明の構造体に相互接続するのに用いられる直接接触した及び/又は近接したC4接続から発せられる可能性のある、あらゆるアルファ線を吸収することである。
【0049】
次に、本出願の別の実施形態を表す図8−図11を参照する。本発明のこの実施形態において、本発明の構造体は、両方が半導体デバイスを含む第1ウェハと第2ウェハの間に配設される少なくとも1つの相互接続レベルを含む。図8は、半導体基板12の表面上に配置されるデバイス領域50を含む第1ウェハ10を示す。デバイス領域50は、1つ又は複数の半導体デバイスを含む。第1ウェハ10はまた、金属スタッド18、第1誘電体層14及びポリイミド・コーティング16を含む。金属コンタクト52もまた、層14及び16の内部に示される。金属コンタクト52は、半導体デバイスの選択的な領域、例えば、電界効果トランジスタのソース/ドレイン領域及びゲートと接触する。図8に示す第1ウェハ10は、初めに基板12上に半導体デバイス(図示せず)を形成することによって作成する。次に、第1誘電体層14、ポリイミド・コーティング16及びコンタクト・スタッド18を上述のように形成し、その後、金属コンタクト開口部をリソグラフィ及びエッチングによって形成する。次に、Cu、Al、W又はAlCuのようなコンタクト金属を通常の付着プロセスを用いてコンタクト開口部内に形成する。コンタクト金属は、典型的には、コンタクト開口部の外側に延びる。或いは、金属コンタクト52は、金属スタッド18の前に作成することができる。
【0050】
図8はまた、その表面に配置された半導体デバイス領域54を有する第2半導体基板22を含む第2ウェハ20の存在を示す。第2ウェハ20はまた、少なくとも1つの貫通ビア24、第2誘電体材料26、ポリイミド・コーティング28、コンタクト開口部56及びコンタクト・パッド58を含む。コンタクト・パッド58は、当技術分野で周知の通常の金属、例えば、Cuを含む。図8に示す第2ウェハ20は、初めに第2基板22上に半導体デバイス領域54及び金属コンタクト・パッド58を形成し、次いで上述のように少なくとも1つのビア開口部24を形成することによって作成される。本発明の幾つかの実施形態においては、前述の加工順序を逆にすることができる。次に、層26及び28は、本明細書で前述した技術をこれらの層に用いて形成し、次に、コンタクト開口部56をリソグラフィ及びエッチングによって形成する。
【0051】
図9は、図8に示した2つのウェハを上述のように連結し加熱した後の構造体を示す。コンタクト・パッド58、金属コンタクト52、及び、第1及び第2誘電体14及び26を含む相互接続レベルが、第1ウェハと第2のウェハの間に配設されることに注意されたい。本発明のこの実施形態において、コンタクト・パッド58を金属コンタクト52に同時にボンディングすることは上述のT&J相互接続技術によって達成され、続いて金属スタッド18の包み込みが挿入される。
【0052】
図10は、第2ウェハ20が上記の加工法を用いて薄層化された後の構造体を示す。
【0053】
図11は、上記の方法を用いた、別のポリイミド・コーティング30及び金属パッド32による裏面加工の後の構造体を示す。
【0054】
本発明は、その好ましい実施形態に関して特に図示し、説明したが、当業者であれば、形態、構造体、プロセスの順序及び詳細における前述及び他の変更を、本発明の精神及び範囲から逸脱せずに施すことができることを理解するであろう。それゆえに、本発明は説明し図示した通りの形態及び詳細には限定されず、添付の特許請求の範囲内にあることが意図されている。
【産業上の利用可能性】
【0055】
本発明は、半導体構造体の製造において、より具体的には、ウェハ間又はチップ間の相互接続を付設する分野において産業上の利用可能を有する。
【図面の簡単な説明】
【0056】
【図1】本発明において用いられる第1ウェハ及び第2ウェハを示す図的記述(断面図による)である。
【図2】第1ウェハの裏面に配設された金属スタッドを第2ウェハ内に形成されたポリイミド・コーティングされた貫通ビア内に挿入した後の構造体を示す図的記述(断面図による)である。
【図3】取付け及び薄層化後の図2の構造体を示す図的記述(断面図による)である。
【図4】ポリイミド及び金属パッドによる裏面加工後の図3の構造体を示す図的記述(断面図による)である。
【図5】金属スタッドが貫通ビアの底面に完全に達するようには設計されない代替の実施形態を示す図的記述(断面図による)である。
【図6】金属スタッドが貫通ビアの底面に完全に達するようには設計されない代替の実施形態を示す図的記述(断面図による)である。
【図7】金属スタッドが貫通ビアの底面に完全に達するようには設計されない代替の実施形態を示す図的記述(断面図による)である。
【図8】相互接続レベルが第1ウェハと第2ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述(断面図による)である。
【図9】相互接続レベルが第1ウェハと第2ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述(断面図による)である。
【図10】相互接続レベルが第1ウェハと第2ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述(断面図による)である。
【図11】相互接続レベルが第1ウェハと第2ウェハの間に配設される本発明のさらに別の実施形態を示す図的記述(断面図による)である。
【特許請求の範囲】
【請求項1】
垂直型ウェハ間相互接続構造体を作成する方法であって、
表面上に配設された少なくとも1つの金属スタッド(18)を有する第1半導体基板(12)上の第1ウェハ(10)と、少なくとも1つのポリイミド・コーティングされた貫通ビア(24)を含む第2半導体基板上の第2ウェハ(20)とを準備するステップと、
前記第1ウェハ(10)の前記少なくとも1つの金属スタッド(18)を前記第2ウェハ(20)の前記少なくとも1つのポリイミド・コーティングされた貫通ビア(24)内に挿入して連結構造体をもたらすステップと、
前記連結構造体を加熱して対向するポリイミド表面を結合させ且つ流動させて各金属スタッド(18)を完全に包むステップと、
前記第2ウェハ(20)を薄層化して、前記少なくとも1つのポリイミド・コーティングされた貫通ビア(24)内に配置された前記少なくとも1つの金属スタッド(18)の表面を露出させるステップと、
前記薄層化された第2ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、前記少なくとも1つの金属スタッド(18)の前記露出表面上に金属パッドを形成するステップと
を含む方法。
【請求項2】
前記第1ウェハ(10)を前記準備するステップは、前記第1半導体基板(12)の表面上に誘電体材料を付着するステップと、前記誘電体材料(14)の上にポリイミド・コーティング(16)を形成するステップと、前記誘電体材料(14)及び前記ポリイミド・コーティング(16)の中に開口部を設けるステップと、前記開口部を通して導電性金属を電気めっきするステップとを含む、請求項1に記載の方法。
【請求項3】
前記少なくとも1つの金属スタッドはCu、Al、W又はAuを含む、請求項1に記載の方法。
【請求項4】
前記少なくとも1つの金属スタッドはCuを含む、請求項3に記載の方法。
【請求項5】
前記第2ウェハ(20)を前記準備するステップは、前記第2半導体基板(22)内に少なくとも1つの貫通ビア(24)を形成するステップと、前記貫通ビア(24)の露出表面及び前記第2半導体基板(22)の部分を誘電体材料(26)で裏打ちするステップと、前記誘電体材料(26)の全ての露出表面上にポリイミド・コーティング(28)を形成するステップとを含む、請求項1に記載の方法。
【請求項6】
前記挿入するステップの後で、前記金属スタッドの各々は前記各貫通ビアの前記底壁部分を裏打ちする誘電体材料と直接接触する、請求項1に記載の方法。
【請求項7】
前記挿入するステップの後で、前記金属スタッドの各々は前記各貫通ビアの前記底壁部分を裏打ちする誘電体材料と直接接触しない、請求項1に記載の方法。
【請求項8】
前記加熱するステップは、400℃より低い温度で実行される、請求項1に記載の方法。
【請求項9】
前記薄層化するステップは、研削、化学機械研磨、湿式エッチング又はそれらの組合せによって実行される、請求項1に記載の方法。
【請求項10】
前記少なくとも1つの金属スタッドはCuを含み、前記少なくとも1つの金属パッドはCuを含む、請求項1に記載の方法。
【請求項11】
前記第1ウェハは半導体基板の表面上に配設された半導体デバイスを含む、請求項1に記載の方法。
【請求項12】
前記第2ウェハは別の半導体基板の表面上に配設された半導体デバイスを含み、前記第1ウェハと前記第2ウェハは相互接続レベル及び結合されたポリイミド層によって分離される、請求項11に記載の方法。
【請求項13】
垂直型ウェハ間相互接続構造体を作成する方法であって、
表面上に配設された少なくとも1つのCuスタッドを有する第1ウェハと、少なくとも1つのポリイミド・コーティングされた貫通ビアを含む第2ウェハとを準備するステップと、
前記第1ウェハの前記少なくとも1つのCuスタッドを前記第2ウェハの前記少なくとも1つのポリイミド・コーティングされた貫通ビアに挿入して連結構造体をもたらすステップと、
前記連結構造体を加熱して対向するポリイミド表面を結合させ且つ流動させて各Cuスタッドを完全に包むステップと、
前記第2ウェハを薄層化して、前記少なくとも1つのポリイミド・コーティングされた貫通ビア内に配置された前記少なくとも1つのCuスタッドの表面を露出させるステップと、
前記薄層化された第2ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、前記少なくとも1つのCuスタッドの前記露出表面上にCuパッドを形成するステップと
を含む方法。
【請求項14】
前記デバイス・ウェハを前記準備するステップは、半導体基板の表面上に誘電体材料を付着するステップと、前記誘電体材料の上にポリイミド・コーティングを形成するステップと、前記誘電体材料及び前記ポリイミド・コーティング内に開口部を設けるステップと、前記開口部を通してCuを電気めっきをするステップとを含む、請求項13に記載の方法。
【請求項15】
前記第2ウェハを前記準備するステップは、半導体基板内に少なくとも1つの貫通ビアを形成するステップと、前記貫通ビアの露出表面及び前記半導体基板の部分を誘電体材料で裏打ちするステップと、前記誘電体材料の少なくとも側壁上にポリイミド・コーティングを形成するステップとを含む、請求項13に記載の方法。
【請求項16】
前記挿入するステップの後で、前記Cuスタッドの各々は前記各貫通ビアの前記底壁部分を裏打ちする誘電体材料と直接接触する、請求項13に記載の方法。
【請求項17】
前記挿入するステップの後で、前記Cuスタッドの各々は前記各貫通ビアの前記底壁部分を裏打ちする誘電体材料と直接接触しない、請求項13に記載の方法。
【請求項18】
前記加熱するステップは、400℃より低い温度で実行される、請求項13に記載の方法。
【請求項19】
前記薄層化するステップは、研削、化学機械研磨又はそれらの組合せによって実行される、請求項13に記載の方法。
【請求項20】
垂直型ウェハ間相互接続構造体であって、
第1ウェハと、前記第1ウェハの表面から延びる少なくとも1つの金属スタッドと嵌合する第2ウェハとを含み、
前記少なくとも1つの金属スタッドは前記第1ウェハの前記表面から前記第2ウェハの対応する貫通ビア内に延び、
ポリイミド・コーティングが前記貫通ビア内、前記第1及び第2ウェハの嵌合表面上、及び、前記第1ウェハと嵌合しない前記第2ウェハの別の表面上に存在し、
前記少なくとも1つの金属スタッドは前記第1ウェハから前記第2ウェハを貫通する連続的な金属経路を与える、垂直型ウェハ間相互接続構造体。
【請求項21】
前記第1ウェハ及び前記第2ウェハは同じ又は異なる半導体材料を含む、請求項20の垂直型ウェハ間相互接続構造体。
【請求項22】
前記第1ウェハ及び前記第2ウェハの各々はSi含有半導体を含む、請求項21に記載の垂直型ウェハ間相互接続構造体。
【請求項23】
誘電体材料が前記貫通ビアの各々の側壁を裏打ちする、請求項20に記載の垂直型ウェハ間相互接続構造体。
【請求項24】
前記誘電体材料は酸化物である、請求項23に記載の垂直型ウェハ間相互接続構造体。
【請求項25】
前記少なくとも1つの金属スタッドの各々の露出表面上の金属パッドをさらに含み、
前記金属パッドは前記第2ウェハの前記表面上に配置される、
請求項20に記載の垂直型ウェハ間相互接続構造体。
【請求項26】
前記少なくとも1つの金属スタッドは、Cu、Al、W又はAuからなる群から選択される導電性金属を含む、請求項20に記載の垂直型ウェハ間相互接続構造体。
【請求項27】
前記導電性金属はCuである、請求項26に記載の垂直型ウェハ間相互接続構造体。
【請求項28】
前記金属パッドはCuを含み、前記金属スタッドの各々はCuを含む、請求項25に記載の垂直型ウェハ間相互接続構造体。
【請求項29】
前記第1ウェハは半導体基板の表面上に配設された半導体デバイスを含む、請求項20に記載の垂直型ウェハ間相互接続構造体。
【請求項30】
前記第2ウェハは別の半導体基板の表面上に配設された半導体デバイスを含み、前記第1ウェハと前記第2ウェハは相互接続レベルによって分離される、請求項29に記載の垂直型ウェハ間相互接続構造体。
【請求項1】
垂直型ウェハ間相互接続構造体を作成する方法であって、
表面上に配設された少なくとも1つの金属スタッド(18)を有する第1半導体基板(12)上の第1ウェハ(10)と、少なくとも1つのポリイミド・コーティングされた貫通ビア(24)を含む第2半導体基板上の第2ウェハ(20)とを準備するステップと、
前記第1ウェハ(10)の前記少なくとも1つの金属スタッド(18)を前記第2ウェハ(20)の前記少なくとも1つのポリイミド・コーティングされた貫通ビア(24)内に挿入して連結構造体をもたらすステップと、
前記連結構造体を加熱して対向するポリイミド表面を結合させ且つ流動させて各金属スタッド(18)を完全に包むステップと、
前記第2ウェハ(20)を薄層化して、前記少なくとも1つのポリイミド・コーティングされた貫通ビア(24)内に配置された前記少なくとも1つの金属スタッド(18)の表面を露出させるステップと、
前記薄層化された第2ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、前記少なくとも1つの金属スタッド(18)の前記露出表面上に金属パッドを形成するステップと
を含む方法。
【請求項2】
前記第1ウェハ(10)を前記準備するステップは、前記第1半導体基板(12)の表面上に誘電体材料を付着するステップと、前記誘電体材料(14)の上にポリイミド・コーティング(16)を形成するステップと、前記誘電体材料(14)及び前記ポリイミド・コーティング(16)の中に開口部を設けるステップと、前記開口部を通して導電性金属を電気めっきするステップとを含む、請求項1に記載の方法。
【請求項3】
前記少なくとも1つの金属スタッドはCu、Al、W又はAuを含む、請求項1に記載の方法。
【請求項4】
前記少なくとも1つの金属スタッドはCuを含む、請求項3に記載の方法。
【請求項5】
前記第2ウェハ(20)を前記準備するステップは、前記第2半導体基板(22)内に少なくとも1つの貫通ビア(24)を形成するステップと、前記貫通ビア(24)の露出表面及び前記第2半導体基板(22)の部分を誘電体材料(26)で裏打ちするステップと、前記誘電体材料(26)の全ての露出表面上にポリイミド・コーティング(28)を形成するステップとを含む、請求項1に記載の方法。
【請求項6】
前記挿入するステップの後で、前記金属スタッドの各々は前記各貫通ビアの前記底壁部分を裏打ちする誘電体材料と直接接触する、請求項1に記載の方法。
【請求項7】
前記挿入するステップの後で、前記金属スタッドの各々は前記各貫通ビアの前記底壁部分を裏打ちする誘電体材料と直接接触しない、請求項1に記載の方法。
【請求項8】
前記加熱するステップは、400℃より低い温度で実行される、請求項1に記載の方法。
【請求項9】
前記薄層化するステップは、研削、化学機械研磨、湿式エッチング又はそれらの組合せによって実行される、請求項1に記載の方法。
【請求項10】
前記少なくとも1つの金属スタッドはCuを含み、前記少なくとも1つの金属パッドはCuを含む、請求項1に記載の方法。
【請求項11】
前記第1ウェハは半導体基板の表面上に配設された半導体デバイスを含む、請求項1に記載の方法。
【請求項12】
前記第2ウェハは別の半導体基板の表面上に配設された半導体デバイスを含み、前記第1ウェハと前記第2ウェハは相互接続レベル及び結合されたポリイミド層によって分離される、請求項11に記載の方法。
【請求項13】
垂直型ウェハ間相互接続構造体を作成する方法であって、
表面上に配設された少なくとも1つのCuスタッドを有する第1ウェハと、少なくとも1つのポリイミド・コーティングされた貫通ビアを含む第2ウェハとを準備するステップと、
前記第1ウェハの前記少なくとも1つのCuスタッドを前記第2ウェハの前記少なくとも1つのポリイミド・コーティングされた貫通ビアに挿入して連結構造体をもたらすステップと、
前記連結構造体を加熱して対向するポリイミド表面を結合させ且つ流動させて各Cuスタッドを完全に包むステップと、
前記第2ウェハを薄層化して、前記少なくとも1つのポリイミド・コーティングされた貫通ビア内に配置された前記少なくとも1つのCuスタッドの表面を露出させるステップと、
前記薄層化された第2ウェハの表面上にパターン付けされたポリイミド・コーティングを形成し、前記少なくとも1つのCuスタッドの前記露出表面上にCuパッドを形成するステップと
を含む方法。
【請求項14】
前記デバイス・ウェハを前記準備するステップは、半導体基板の表面上に誘電体材料を付着するステップと、前記誘電体材料の上にポリイミド・コーティングを形成するステップと、前記誘電体材料及び前記ポリイミド・コーティング内に開口部を設けるステップと、前記開口部を通してCuを電気めっきをするステップとを含む、請求項13に記載の方法。
【請求項15】
前記第2ウェハを前記準備するステップは、半導体基板内に少なくとも1つの貫通ビアを形成するステップと、前記貫通ビアの露出表面及び前記半導体基板の部分を誘電体材料で裏打ちするステップと、前記誘電体材料の少なくとも側壁上にポリイミド・コーティングを形成するステップとを含む、請求項13に記載の方法。
【請求項16】
前記挿入するステップの後で、前記Cuスタッドの各々は前記各貫通ビアの前記底壁部分を裏打ちする誘電体材料と直接接触する、請求項13に記載の方法。
【請求項17】
前記挿入するステップの後で、前記Cuスタッドの各々は前記各貫通ビアの前記底壁部分を裏打ちする誘電体材料と直接接触しない、請求項13に記載の方法。
【請求項18】
前記加熱するステップは、400℃より低い温度で実行される、請求項13に記載の方法。
【請求項19】
前記薄層化するステップは、研削、化学機械研磨又はそれらの組合せによって実行される、請求項13に記載の方法。
【請求項20】
垂直型ウェハ間相互接続構造体であって、
第1ウェハと、前記第1ウェハの表面から延びる少なくとも1つの金属スタッドと嵌合する第2ウェハとを含み、
前記少なくとも1つの金属スタッドは前記第1ウェハの前記表面から前記第2ウェハの対応する貫通ビア内に延び、
ポリイミド・コーティングが前記貫通ビア内、前記第1及び第2ウェハの嵌合表面上、及び、前記第1ウェハと嵌合しない前記第2ウェハの別の表面上に存在し、
前記少なくとも1つの金属スタッドは前記第1ウェハから前記第2ウェハを貫通する連続的な金属経路を与える、垂直型ウェハ間相互接続構造体。
【請求項21】
前記第1ウェハ及び前記第2ウェハは同じ又は異なる半導体材料を含む、請求項20の垂直型ウェハ間相互接続構造体。
【請求項22】
前記第1ウェハ及び前記第2ウェハの各々はSi含有半導体を含む、請求項21に記載の垂直型ウェハ間相互接続構造体。
【請求項23】
誘電体材料が前記貫通ビアの各々の側壁を裏打ちする、請求項20に記載の垂直型ウェハ間相互接続構造体。
【請求項24】
前記誘電体材料は酸化物である、請求項23に記載の垂直型ウェハ間相互接続構造体。
【請求項25】
前記少なくとも1つの金属スタッドの各々の露出表面上の金属パッドをさらに含み、
前記金属パッドは前記第2ウェハの前記表面上に配置される、
請求項20に記載の垂直型ウェハ間相互接続構造体。
【請求項26】
前記少なくとも1つの金属スタッドは、Cu、Al、W又はAuからなる群から選択される導電性金属を含む、請求項20に記載の垂直型ウェハ間相互接続構造体。
【請求項27】
前記導電性金属はCuである、請求項26に記載の垂直型ウェハ間相互接続構造体。
【請求項28】
前記金属パッドはCuを含み、前記金属スタッドの各々はCuを含む、請求項25に記載の垂直型ウェハ間相互接続構造体。
【請求項29】
前記第1ウェハは半導体基板の表面上に配設された半導体デバイスを含む、請求項20に記載の垂直型ウェハ間相互接続構造体。
【請求項30】
前記第2ウェハは別の半導体基板の表面上に配設された半導体デバイスを含み、前記第1ウェハと前記第2ウェハは相互接続レベルによって分離される、請求項29に記載の垂直型ウェハ間相互接続構造体。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公表番号】特表2009−545174(P2009−545174A)
【公表日】平成21年12月17日(2009.12.17)
【国際特許分類】
【出願番号】特願2009−521941(P2009−521941)
【出願日】平成19年7月24日(2007.7.24)
【国際出願番号】PCT/US2007/074170
【国際公開番号】WO2008/030665
【国際公開日】平成20年3月13日(2008.3.13)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
【公表日】平成21年12月17日(2009.12.17)
【国際特許分類】
【出願日】平成19年7月24日(2007.7.24)
【国際出願番号】PCT/US2007/074170
【国際公開番号】WO2008/030665
【国際公開日】平成20年3月13日(2008.3.13)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
[ Back to top ]