【課題】配線パターンを覆う絶縁層をできる限り薄くする。
【解決手段】配線パターン１は、第一の一対の端子３，４及び該第一の一対の端子３，４間を接続する複数の第一の引き回し部５を有する第一の配線２と、第二の一対の端子７，８及び該第二の一対の端子７，８間を接続する少なくとも一つの第二の引き回し部９を有する第二の配線６とを含む。 （もっと読む）

【課題】配線及び絶縁膜へダメージを与えることなく、絶縁膜上の導電性の不純物によるめっきの異常成長を抑制することができる表面被覆方法、並びに該方法を用いて製造される半導体装置、及び実装回路基板の提供。
【解決手段】水溶性樹脂、有機溶剤、及び水を含有する表面被覆材料を、表面に露出した絶縁膜及び表面に露出したパターニングされた金属配線を有する積層体の少なくとも前記絶縁膜の表面を覆うように塗布し、前記絶縁膜の表面に被膜を形成する表面被覆方法である。 （もっと読む）

【課題】下地にダメージを与えず、また、電極材料のゴミの再付着も防止される配線又は電極の形成方法と、この配線又は電極の形成方法により配線又は電極を形成する電子デバイス及びその製造方法を提供する。
【解決手段】下地２上に第１のレジスト層１を形成し、開口部５を形成し、導電材料層３を成膜する。導電材料層３の全体を覆う第２のレジスト層４を形成し、該開口部５以外の導電材料層３上の第２のレジスト層４を除去することにより、該開口部５の導電材料層３を覆う保護レジスト層４’を形成する。該保護レジスト層４’で覆われていない導電材料層３を除去し、次いで保護レジスト層１，４’を除去することにより、残留した導電材料３よりなる配線又は電極を形成する。 （もっと読む）

【課題】ボンディングパッドの下の絶縁膜にクラックが入ることをより防止する。
【解決手段】三層構造のボンディングパッドを有する半導体装置とし、この三層構造のボンディングパッドは、第一金属膜と、第二金属膜と、第三金属膜とからなり、第二金属膜は、第一金属膜及び第三金属膜のヤング率よりも高いヤング率を有するようにした。 （もっと読む）

【課題】表示パネルに設けられるパッド部として適した構造を提供することを目的の一と
する。酸化物半導体の他、絶縁膜及び導電膜を積層して作製される各種用途の表示装置に
おいて、薄膜の剥がれに起因する不良を防止することを目的の一とする。
【解決手段】走査線と信号線が交差し、マトリクス状に配列する画素電極層と、該画素電
極層に対応して設けられた画素部を有し、該画素部に酸素の含有量が異なる少なくとも二
種類の酸化物半導体層とを組み合わせて構成される逆スタガ型薄膜トランジスタが設けら
れた表示装置である。この表示装置において画素部の外側領域には、走査線、信号線を構
成する同じ材質の導電層によって、画素電極層と対向する共通電極層と電気的に接続する
パッド部が設けられている。 （もっと読む）

【課題】さらなるＤＲＡＭの大記憶容量化を図る。
【解決手段】半導体記憶装置が、単結晶半導体材料を含む基板の一部を有する駆動回路と、当該駆動回路上に設けられる多層配線層と、当該多層配線層上に設けられるメモリセルアレイ層とを有する。すなわち、当該半導体記憶装置においては、駆動回路と、メモリセルアレイとが重畳して設けられる。したがって、単結晶半導体材料を含む基板に駆動回路及びメモリセルアレイを同一平面に設ける場合と比較して、当該半導体記憶装置の集積度を高めることが可能となる。 （もっと読む）

【課題】特性の良好な半導体装置を製造する。また、スループットを向上させ、製造コストを低減する。
【解決手段】開口部ＯＡ１および絶縁膜（２１、２３）上に銅のＣｕシード層２７を形成する工程と、Ｃｕシード層上に、フォトレジスト膜を形成する工程と、Ｃｕシード層上に、メッキ成長により銅膜３１ａを形成する工程と、銅膜上に、Ｎｉ膜３１ｂを形成する工程と、により、再配線３１を形成する。この後、再配線３１上の開口部（ＯＡ２、パッド領域）にＡｕ膜３３ｂを形成した後、フォトレジスト膜を除去し、Ｎｉ膜３１ｂに不動態化処理を施す。この後、再配線３１の形成領域以外のＣｕシード層２７をエッチングする。かかる工程によれば、Ｎｉ膜３１ｂの表面に不動態化膜３５が形成され、上記エッチングによるＮｉ膜３１ｂの膜減りを低減できる。また、膜減りを考慮したＮｉ膜の厚膜化による基板の歪みによる不具合を低減できる。 （もっと読む）

【課題】封止される被対象物に段差部を備えているが、封止部を設けた際に該段差部に起因したボイドの発生が抑制され、ひいては優れた耐食性を備える半導体装置と、その製造方法を提供する。
【解決手段】本発明に係る半導体装置１は、導電性を有する剛体からなる基板２と、該基板の少なくとも一方の面に絶縁部３を介して配された導電部５と、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルム６と、を備えている。前記基板２は、一方の面に開口する凹部及び／又は貫通孔２ａを備え、該凹部及び／又は該貫通孔はその内部が略全域にわたって、前記フィルム６により充填されている形態をなす。 （もっと読む）

【課題】半導体装置の小型化、特に、狭ピッチ化に対する技術を提供する。
【解決手段】半導体チップ１Ｃ上に設けられたパッド２と、プローブ領域１０Ａおよび接続領域１０Ｂのパッド２上に開口部１１を有し、半導体チップ１Ｃ上に設けられたパッシベーション膜３と、接続領域１０Ｂのパッド２上に開口部１２を有し、パッド２上およびパッシベーション膜３上に設けられたパッシベーション膜５と、パッド２と電気的に接続され、接続領域１０Ｂ上およびパッシベーション膜５上に設けられた再配線７とを備える。接続領域１０Ｂより半導体チップ１Ｃの外周部側に設けられたプローブ領域１０Ａのパッド２にプローブ痕１００が存在し、接続領域１０Ｂから半導体チップ１Ｃの中央部側に延びて再配線７が存在している。 （もっと読む）

【課題】本発明は、光電変換膜が半導体基板上に積層された積層型の半導体装置に関する。
【解決手段】半導体基板と、半導体基板上に形成され、交互に積層された層間絶縁膜と配線層とからなる多層配線層と、多層配線層内において、半導体基板の周縁に沿って環状に形成されたシールリングとを備え、シールリングは、各配線層に形成された環状のシール配線と、各層間絶縁膜に少なくとも１つ形成された環状のシールビアとが積層された構造であり、シールビアを介して積層方向に隣接する少なくとも１組のシール配線では、下方のシール配線の外周面の位置が、上方のシール配線の外周面の位置よりも外側にあることを特徴とする半導体装置。 （もっと読む）

【課題】 表面側から特性試験が行える縦型の半導体装置を提供する。
【解決手段】 半導体装置１０では、半導体基板１１は第１の面と、第１の面に対向する第２の面を有している。半導体素子１２は半導体基板１１のダイシングライン１４、１５で囲まれた矩形状格子に形成されるとともに、第１の面に形成された第１電極２６と、第２の面に形成された第２電極２８とを有している。電流は第１電極２６と第２電極２８の間に流れる。貫通電極１６は半導体基板１１のダイシングライン１４、１５で囲まれていない領域に形成されるとともに、一端が第１の面上に延在し、他端が第２電極２８と電気的に接続されている。 （もっと読む）

【課題】直接描画法によりレジストの膜パターンやパッシベーション用などの有機膜パターンを形成する際に発生し易い描画性や密着性の問題を防ぐことのできる半導体基板への有機膜パターンの直接描画プロセスにおける前処理方法を提供すること。
【解決手段】相互に異なる材料で構成された複数のパターン膜２、３、４で覆われた半導体基板１表面上に、前記複数のパターン膜２、３、４上に跨って積層される有機膜パターン５を直接描画法により形成する際に、前処理として前記半導体基板１表面を、プラズマ生成ガスとして酸素と窒素を用いてアッシングし、続いて水素と窒素をプラズマ生成ガスとして用いてクリーニング処理を行う。 （もっと読む）

【課題】基板の表面における酸二無水物及びジアミンのそれぞれのガスの供給量の変動を防止し、酸二無水物とジアミンとの重合反応により成膜されるポリイミド膜を連続して安定に成膜できる成膜装置を提供する。
【解決手段】内部の圧力が圧力調整可能に設けられており、固体状態の第１の原料を気化させ、気化した第１の原料ガスを基板に供給するための第１の気化器２１と、内部の圧力が圧力調整可能に設けられており、液体状態の第２の原料を気化させ、気化した第２の原料ガスを基板に供給するための第２の気化器４１と、第１の気化器２１の内部の圧力と第２の気化器４１の内部の圧力とを調整することによって、第１の原料ガスの供給量と第２の原料ガスの供給量との比が一定になるように、第１の気化器２１及び第２の気化器４１を制御する制御部６０とを有する。 （もっと読む）

【課題】被対象物を効率よく所望する形状となるようにエッチングすることが可能な異方性エッチング方法、該異方性エッチング方法を用いて形成可能な三次元構造体、及び、該三次元構造体を備えたデバイスを得る。
【解決手段】異方性エッチング方法は、表面に所定形状のマスクを有した基板に対して、ＳＦ_６とＣ_４Ｆ_８とを含む混合ガス、又は、ＳＦ_６とＣ_４Ｆ_８とＯ_２とを含む混合ガスを用いた反応性イオンエッチングによって、所定条件下で結晶異方性エッチングを行う結晶異方性エッチング工程を有している。本方法と、Ｂｏｓｃｈ法による垂直異方性エッチングを行う垂直異方性エッチング工程とを用いて三次元構造体を製造し、該三次元構造体をデバイスに利用する。 （もっと読む）

【課題】絶縁層及び金属層の密着性を向上させる。
【解決手段】半導体基板１には、一方の平面１ａから他方の平面１ｂに貫通するビアホール２が形成され、ビアホール２の底部２ａとなる電極パッド層４が他方の平面１ｂに設けられている。この半導体基板１の一方の平面１ａ及びビアホール２の側壁部２ｂには、絶縁層６が形成されている。また、金属層７が、半導体基板１の一方の平面１ａ及びビアホール２の側壁部２ｂに絶縁層６を介して形成され、ビアホール２の底部２ａに直接形成されている。ビアホール２の側壁部２ｂには、ビアホール２の底部２ａにおける開口径がビアホール２の開口端部２ｃにおける開口径よりも大きくなるように傾斜面２ｄが形成されている。傾斜面２ｄには、複数の凹凸２ｅが形成されている。 （もっと読む）

【課題】工程数を削減して生産性を向上できる構造の半導体装置およびその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体層１にトレンチ２０を形成する工程と、トレンチ２の内壁およびトレンチ２外の表面を覆うように半導体層１上に絶縁膜３を形成する工程と、トレンチ２を埋め尽くし、トレンチ２外の絶縁膜３上に堆積されるように導電性のポリシリコン膜４を形成する工程と、トレンチ２内、およびトレンチ２外の絶縁膜３上の所定領域にポリシリコン膜４が残るように、当該ポリシリコン膜４を選択的に除去するポリシリコンエッチング工程とを含む。 （もっと読む）

【課題】ゲート配線が保護膜に覆われた構造において、保護膜に発生するクラックがゲート配線に到達することを防止することにより、ゲート−エミッタ間のショート不良を防止する。
【解決手段】半導体素子の第１領域と接続される表面電極１７、および通路１２の少なくとも一部に、半導体素子の第２領域と接続される第１金属配線１８を形成する。その後、はんだ２９が実装されない通路１２ｂに形成する第１保護膜２５の高さが、はんだ２９が実装される通路１２ａに形成する第１保護膜２５の高さよりも高くなるように、注入器３２を用いて第１保護膜２５を通路１２に塗布する。続いて、表面電極１７および第１保護膜２５の上に金属層２７、２８を形成してはんだ２９が実装されない通路１２ｂに形成した第１保護膜２５が金属層２７、２８から露出するように、はんだ２９が実装されない通路１２ｂに形成した第１保護膜２５の一部および金属層２７、２８を切削する。 （もっと読む）

【課題】半導体チップ内の銅配線が一部消失することを防ぐ。
【解決手段】上層プラグ一本当たりの下層の配線の面積が１００００μｍ^２以上になるような大面積の多層配線を有する半導体装置において、前記多層配線が半導体基板１Ｓの主面においてｎ型拡散層ＮＳを介してｐウエルＰＷに接続される構造を形成せず、前記多層配線をｐ型拡散層ＰＳを介してｐウエルＰＷに接続する構造、前記多層配線をｐ型拡散層ＰＳを介してｎ型拡散層ＮＳに接続する構造、前記多層配線をｎ型拡散層ＮＳを介してｎウエルに接続する構造、または半導体基板１Ｓ上に形成されたＭＩＳＦＥＴのゲート電極に接続する構造を形成する。 （もっと読む）

【課題】スルーホールの微細化による半導体装置の高集積化と、スルーホール内に埋め込まれる導体のカバレッジ性と、を両立させる。
【解決手段】半導体装置は、下層配線２と、下層配線２上に形成され、下層配線２の上面を露出させる開口３１を有する第１絶縁膜（例えば、有機絶縁膜３）と、第１絶縁膜上に形成され、スルーホール５が形成された第２絶縁膜（例えば、無機絶縁膜４）とを有する。半導体装置は、更に、スルーホール５に埋め込まれ、下層配線２と電気的に接続された導体９を有する。開口３１は、上側に向けて拡径するテーパー形状に形成されている。スルーホール５の側壁５ａの少なくとも下端は、開口３１の側壁３１ａを構成する傾斜面の上に位置している。 （もっと読む）

【課題】画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものとして、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を有するアクティブマトリクス型表示装置を提供することを目的とする。
【解決手段】絶縁表面上のゲート電極及びソース配線と、前記ゲート電極及びソース配線上の第１の絶縁層と、前記第１の絶縁膜上の半導体層と、前記半導体膜上の第２の絶縁層と、前記第２の絶縁層上の前記ゲート電極と接続するゲート配線と、前記ソース電極と前記半導体層とを接続する接続電極と、前記半導体層と接続する画素電極とを有することを特徴としている。 （もっと読む）