【課題】製造歩留まりの高いアレイ基板及びアレイ基板の製造方法を提供する。
【解決手段】アレイ基板１は、チャネル層１９と、ゲート絶縁膜２１と、ゲート配線と、ゲート電極２３と、層間絶縁膜２５と、非晶質シリコン層２７ａと、データ配線と、を備えている。データ配線は、非晶質シリコン層２７ａに積層され、金属で形成され、ゲート絶縁膜２１及び層間絶縁膜２５に形成されたコンタクトホールｈ１を介してチャネル層１９に接続されている。 （もっと読む）

【課題】複数回の露光処理によりゲート加工を行う半導体装置の製造方法に関し、工程数の増加等の問題を抑制する。
【解決手段】端部同士が隙間を挟んで対向する少なくとも一対のゲート電極を形成する半導体装置の製造方法であって、当該方法では、基板（１１１）上に、ゲート絶縁膜（１１２）とゲート電極層（１１３Ｘ）とを形成し、前記ゲート電極層上に形成された第１のレジスト（２０２）又は第１の反射防止膜（２０１）をマスクとして、前記ゲート電極層を加工することにより、前記ゲート電極層を、前記隙間が形成される領域から除去して、前記ゲート電極層に穴（１２１）を形成し、前記穴が形成された前記ゲート電極層上に形成された第２のレジスト（３０２）又は第２の反射防止膜（３０１）をマスクとして、前記ゲート電極層を加工することにより、前記ゲート電極層から、前記端部同士が前記隙間を挟んで対向する前記少なくとも一対のゲート電極（１１３）を形成する。 （もっと読む）

【課題】ウエットエッチングを採用した場合でも、未エッチング部分を発生させずに微細なパターンを形成することができる電気的固体装置の製造方法、電気的固体装置、および電気光学装置を提供すること。
【解決手段】電気光学装置の素子基板上に、スリット７ｂを備えた透光性の画素電極７ａを形成するにあたって、透光性導電膜７の上にレジストマスク９６を形成した後、ウエットエッチングを行なう。レジストマスク９６において、マスク開口部９６ｂを挟むマスク線状部９６ｅの側面部９６ｆは斜め上向きのテーパ面になっている。 （もっと読む）

【課題】追従性が高く良好なステップ・カバレージ及び低い抵抗率を有する窒化チタン障壁層を形成する方法を提供する。
【解決手段】部分的に製作された電子デバイスに窒化チタン障壁層を形成する方法であって、前記部分的に製作された電子デバイスの上に第１の温度で、第１の抵抗率を有する第１の窒化チタンサブレーヤ４０を堆積させる工程と、前記第１の窒化チタンサブレーヤの上に第２の温度で、第２の抵抗率を有する第２の窒化チタンサブレーヤ４２を堆積させる工程とを備えており、前記第２の温度は前記第１の温度よりも高く、第２の抵抗率は第１の抵抗率よりも低いことを特徴とする窒化チタン障壁層の形成方法。 （もっと読む）

【課題】パターン内のボイドの発生を抑制する。
【解決手段】下層配線３０に達するビアホール３３を形成し、バリアメタル層３４及びシード層３５ａを形成した後、電解めっき法により、ビアホール３３内をめっき層で埋め込む。その際、シード層３５ａ形成後に、ビアホール３３の間口にオーバーハング１０１ｂが形成されることを想定し、例えば開口径７０ｎｍ以下のビアホール３３であれば、シード層３５ａ形成後のビアホール３３の開口径Ｗ２を２０ｎｍ以上にする。これにより、そのシード層３５ａを用いた電解めっき時に、ビアホール３３内がめっき層で埋まる前にその間口が塞がってボイドが発生するのを回避する。 （もっと読む）

【課題】金属配線部から、金属が層間絶縁膜に拡散することを抑制するためのシリコン窒化膜等から窒素や水素が拡散することによる影響を軽減した信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体基板２上に形成された半導体素子部１００と、半導体素子部１００の上部に形成された銅配線２２５と、半導体素子部１００と銅配線２２５とを電気的に接続するプラグ電極２１６と、このプラグ電極２１６が酸化しないようにするシリコン酸化膜２２３と、半導体素子部１００の上部に形成されたアモルファスシリコン膜２１７と、アモルファスシリコン膜２１７の上部に形成されたＣｕ拡散防止膜２１８と、を有した半導体装置１とする。 （もっと読む）

【課題】 基板上の特徴部の密度を増大させる処理シーケンスを提供すること。
【解決手段】 本発明の実施形態は、単一の高解像度フォトマスクを使用する標準のフォトリソグラフィ処理技法を使用して可能なものに比較して、２次元において減少ピッチを有するパターン形成特徴部を基板上に形成する方法に関する。方形の角部の４つのコアの中心にディンプルを残すように選択された厚さを有するスペーサ層が、コアの２次元方形格子上に形成される。上記スペーサ層は、上記方形の中心において上記基板をさらすように、エッチングバックされる。上記コア材料を除去することにより、コアのフォトリソグラフィ画成格子のパターン密度が２倍とされる。露出された基板の領域には、再びコア材料を充填することができ、上記処理は、上記パターン密度が４倍となるように繰り返される。 （もっと読む）

【課題】基板の表裏を導通する導通部における電流損失を低減した貫通電極基板及びそれを用いた半導体装置を提供すること。
【解決手段】本発明の貫通電極基板１００は、表裏を貫通する貫通孔１０４を有する基板１０２と、貫通孔１０４内に充填される金属材料を含む導通部１０６と、を備え、導通部１０６の金属材料は、結晶粒径が２９μｍ以上の結晶粒を含む。また、導通部１０６の金属材料は、面積重み付けした平均結晶粒径が１３μｍ以上である。 （もっと読む）

【課題】配線抵抗を低下させて、均一かつ確実に動作させる透明薄膜トランジスタ及び画像表示装置を提供すること。
【解決手段】実質的に透明な基板と、基板上に実質的に透明な導電材料の第１の薄膜と金属材料の第２の薄膜とを２層以上積層して形成されたゲート配線と、ゲート配線上に形成された実質的に透明なゲート絶縁膜と、ゲート絶縁膜上に形成された実質的に透明な半導体活性層と、実質的に透明な半導体活性層を挟んで離間して形成された実質的に透明な導電材料の第５の薄膜と金属材料の第６の薄膜とを２層以上積層して形成されたソース配線と、実質的に透明な半導体活性層を挟み、ソース配線に離間して実質的に透明な導電材料の第７の薄膜で形成されたドレイン電極と、を備えることを特徴とする透明薄膜トランジスタ。 （もっと読む）

【課題】容易にコンタクト抵抗を低減することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に多結晶シリコン膜を形成し、その後、この多結晶シリコン膜の表面をエッチングする。そして、エッチングされた多結晶シリコン膜をシリサイド化して、シリサイド膜１２を形成する。更に、シリサイド膜１２に接するプラグ２３ｓ、２３ｄ及び２３ｇを層間絶縁膜２１内に形成する。 （もっと読む）

【課題】低誘電率膜を用いた層間絶縁膜ＳｉＯＣＨ膜をＣＭＰプロセスにおけるダメージから保護しつつ、配線間層間絶縁膜ＳｉＯＣＨ膜の実効誘電率を低減する。
【解決手段】半導体装置１００は、ＳｉＯＣＨ膜１０の表層が改質されることにより形成された、ＳｉＯＣＨ膜１０よりも炭素濃度が低くかつＳｉＯＣＨ膜１０よりも酸素濃度が高い表面改質層２０が設けられるとともに、Ｃｕ配線５０の表面及び表面改質層２０の表面に接するキャップ絶縁膜６０を有している。このため、ＳｉＯＣＨ膜１０全体の誘電率の上昇を低減しつつ、ＣＭＰプロセスにおいて親水性の表面改質層２０が露出することによって水滴が残りにくくなり、ＣＭＰプロセス後のパーティクルの残留やウォーターマークの発生を低減できる。 （もっと読む）

【課題】
良好な特性を有するスタガ型の多結晶Ｓｉ−ＴＦＴ構造と、ディスプレイの大型化に有利な低抵抗配線構造を両立でき、低コストで高画質の表示装置を提供する。
【解決手段】
マトリックス状に配置された複数の画素を駆動するＴＦＴをスタガ型の多結晶Ｓｉ−ＴＦＴで構成し、該ＴＦＴのチャネルを形成する多結晶Ｓｉ層４より下層に位置する電極配線２を、希土類元素を添加元素として含むＡｌ合金からなる第一の合金層２ａと、希土類元素と高融点金属とＡｌとの合金からなり、前記第一の層の上層に位置する第二の合金層２ｂとの積層構造とすることで、多結晶Ｓｉ形成時の高温に耐え得る低抵抗配線構成とした。 （もっと読む）

【課題】銅、銅／モリブデンまたは銅／モリブデン合金の食刻組成物を提供する。
【解決手段】組成物の総重量を基準に、１２〜３５重量％の過酸化水素、０．５〜５重量％の硫酸塩、０．５〜５重量％のリン酸塩、０．０００１〜０．５重量％のフルオロイオンを提供できるフッ化物、０．１〜５重量％の第１水溶性環状アミン、０．１〜５重量％のキレート剤、０．１〜５重量％の第２水溶性環状アミン、０．１〜５重量％のグリコール、及び全体組成物の総重量が１００重量％となるようにする脱イオン水を含む銅膜、銅／モリブデン膜または銅／モリブデン合金膜の食刻組成物。 （もっと読む）

【課題】ボンディングパッドなどの開口内金属膜と層間絶縁膜上の表面金属膜との導通を確保することができる、半導体装置を提供する。
【解決手段】第２配線１３上の層間絶縁膜２１には、その表面から第２配線１３に達するパッド開口２２が形成されている。第２配線１３におけるパッド開口２２に臨む部分上には、ＡｌＣｕ合金からなるボンディングパッド２５が形成されている。また、層間絶縁膜２１上には、ＡｌＣｕ合金からなる電磁波シールド膜２７が形成されている。そして、パッド開口２２の側面上には、ボンディングパッド２５と電磁波シールド膜２７との導通を確保するための導通確保膜２４が形成されている。ボンディングパッド２５と電磁波シールド膜２７とが直接に接続されなくても、導通確保膜２４により、ボンディングパッド２５と電磁波シールド膜２７との導通を確保することができる。 （もっと読む）

【課題】基板表面上に半導体素子構造を形成した後に、基板を裏面側から研削した場合に生じる基板の反りを防止でき、容易にダイシング処理を行うことができ、高集積でパッケージングされる半導体素子として好適な厚みの薄い半導体素子を提供する。
【解決手段】基板１表面上に形成された半導体素子構造と、前記半導体素子構造内に形成され、基板１を裏面側から研削することにより発生する前記基板１を反らせるストレスを補償する補償ストレス膜６とを備えている半導体素子とする。 （もっと読む）

【課題】Ｃｕ系材料の特徴である低電気抵抗を維持しつつ、ガラス基板との密着性に優れた、表示装置用Ｃｕ合金膜を提供する。
【解決手段】基板上にて、ガラス基板と直接接触する表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、Ｔｉ、ＡｌおよびＭｇよりなる群から選択される１種以上を合計で０．１〜１０．０原子％含有することを特徴とする。本発明は、前記表示装置用Ｃｕ合金膜が薄膜トランジスタに用いられている点に特徴を有する表示装置も含むものである。該表示装置としては、該薄膜トランジスタがボトムゲート型構造を有するものであって、前記表示装置用Ｃｕ合金膜が、該薄膜トランジスタのゲート電極および走査線に用いられ、ガラス基板に直接接触されている態様が好ましい。 （もっと読む）

【課題】絶縁層を厚くして電極間の寄生容量を低く抑えることができ、かつ、当該絶縁層に精度良く開口部を形成して作製される小型の半導体装置、その半導体装置の製造方法、及びその半導体装置を含むパワーモジュールを提供する。
【解決手段】セル１６０は、基板１０４と、基板１０４上に形成されるドレイン電極１８０、ソース電極１８２、及びゲート電極１８４と、基板１０４及び各電極上に形成され、ドレイン電極１８０の表面を露出する開口部２２０が形成された絶縁層１４２とを含む。開口部２２０は、ドレイン電極１８０の表面から絶縁層１４２の表面に向かってその径を広げながら所定高さまで立上がる壁面２２２と、基板１０４の表面から当該所定高さで基板１０４の表面に平行となった踊り場状の平坦面２２４と、平坦面２２４から絶縁層１４２の表面に向かってその径を広げながら立ち上がる壁面２２６とを有する。 （もっと読む）

【課題】絶縁体上にもグラファイト層を容易に形成することができる集積回路装置及びその製造方法を提供する。
【解決手段】絶縁基板１上に触媒層２を形成し、その上にサポート層３を形成しておく。触媒層２としてＣｏ層を形成し、サポート層としてＴｉＮ層を形成する。これらは、例えばスパッタリング法により形成する。次いで、アセチレンを含む原料ガスを用いて熱ＣＶＤ処理を行う。この結果、触媒層２が絶縁基板１及びサポート層３に挟み込まれているが、カーボン原料はサポート層３を透過して触媒層２まで到達するので、グラファイト１１が絶縁基板１と触媒層２との間に成長する。 （もっと読む）

【課題】信頼性の高い半導体装置を効率良く製造できるようにする。
【解決手段】シリコン基板１上に強誘電体キャパシタ３７を形成する際、下部電極膜２５の上に、アモルファス又は微結晶の酸化導電膜２６を形成する。酸化導電膜２６を熱処理により結晶化した後、強誘電体膜２７の初期層２７Ａの形成時に酸化導電膜２６を還元することにより、結晶粒が小さく且つ配向が整った第２の導電膜２６Ａを形成する。強誘電体膜２７は、ＭＯＣＶＤ法により形成し、その初期層２７Ａは第２の導電膜２６Ａの結晶配向に倣って成長する。これにより、強誘電体膜２７の表面モフォロジが良好になる。 （もっと読む）

【課題】 ＣＳＰと呼ばれる半導体装置において、柱状電極形成用メッキレジスト膜を剥離した際にレジスト残渣が発生しにくいようにし、且つ、工程数を少なくする。
【解決手段】 保護膜５の上面全体に、スパッタにより形成されたチタン膜およば銅膜からなる２層構造の配線形成用金属膜７ａを形成する。次に、配線形成用金属膜７ａの上面にネガ型のドライフィルムレジストからなる柱状電極形成用メッキレジスト膜２３をパターン形成する。次に、配線形成用金属膜７ａをメッキ電流路とした銅の電解メッキを行なうことにより、柱状電極形成用メッキレジスト膜２３の開口部２４内の配線形成用金属膜７ａの上面に柱状電極８を形成する。次に、柱状電極形成用メッキレジスト膜２３を剥離する。この場合、柱状電極形成用メッキレジスト膜２３は平坦性の極めて高い配線形成用金属膜７ａの上面に形成されているため、柱状電極形成用メッキレジスト膜２３のレジスト残渣が発生しにくいようにすることができ、且つ、工程数を少なくすることができる。 （もっと読む）