一般に集積回路の製造に有用な、金属を取り除くための、及び、特に貴金属の化学的機械的研磨用の、スラリーは、過ヨウ素酸、研磨剤、及び緩衝系を組み合わせることによって、形成されてもよく、ここでそのスラリーのｐＨは、約（４）と約（８）との間にある。

（もっと読む）

高アスペクト比ビア内に連続シード層を形成する方法とそれに関連付けられる構造体を記載する。この方法は、基板内に凹部（１０４）を形成する段階と、凹部内に非連続金属層を形成する段階と、凹部内の非連続金属層（１１２）と、少なくとも１つの非堆積領域（１０９）を活性化させる段階と、凹部内の非連続金属層及び少なくとも１つの非堆積領域上にシード層（１１６）を無電解メッキする段階と、実質的にボイドがなく、金属が充填された凹部を形成するようシード層上に金属充填層を形成する段階を含む。
（もっと読む）

厚さが溶剤により容易に制御できる間隙充填底部反射防止膜を用いたビア・ファースト・デュアルダマシン相互接続構造体を形成する方法である。基板に塗布後、底部反射防止膜は低温焼成により部分硬化される。次に皮膜したウェハ上に溶剤を施し、膜と一定時間接触させて置く。底部反射防止膜の焼成温度と溶剤との接触時間により制御できる速さで溶剤が底部反射防止膜を除去しつつも、薄い底部反射防止膜を作り誘電体積層上に最適の光吸収特性は維持される。本方法の別の実施例では底部反射防止膜を充分除去し、ビアを単に部分充填し、続く処理工程でビア底部が保護されるようにしてもよい。溶剤はウェハから除去され、底部反射防止膜は高温焼成処理により完全に硬化される。次にウェハはフォトレジストにより被覆されトレンチパターンが露出する。使用される底部反射防止膜材によりトレンチパターン形成上、より平坦な表面形状が維持され、誘電体積層上に無機光吸収材層を設ける必要がなくなり、トレンチのエッチング工程時ビアの底部を保護し、溶剤を用いてビアの厚さを制御することにより境界問題の発生を防止する。 （もっと読む）

本発明は、薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法に関し、薄膜トランジスタ表示板は液晶表示装置や有機ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などで、各画素を独立的に駆動するための回路基板において、画素電極またはゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材を、ＩＺＯ及びＩＴＯの２重層で形成することに対する発明であって、ＩＺＯで形成された下部層とＩＴＯで形成された上部層を有するように形成する。前記のように画素電極またはコンタクト補助部材を二重層で形成することによって、エッチング過程で下部配線が損傷されることを防止し、グロステストの際に探針とコンタクト補助部材とのコンタクト抵抗の均一性を良好に確保することができる。また、コンタクト補助部材のみをＩＺＯとＩＴＯ二重層で形成することによって、グロステストの際に探針とコンタクト補助部材とのコンタクト抵抗の均一性を確保することができ、ＩＴＯの使用を減らすことによって製造単価を下げることができる。
（もっと読む）

ボンディング・パッド下方に各回路を有する集積回路。一実施例において、集積回路は基板と、最上部導電層と、１つ以上の中間導電層と、絶縁材料から成る各層と、各デバイスとを具備する。最上部導電層は少なくとも１個のボンディング・パッド及び比較的硬質の材料から成る副層を有する。１つ以上の中間導電層は最上部導電層及び基板の間に形成する。絶縁材料から成る各層は各導電層を分離する。更に、絶縁材料から成る各層のうちの１つの層は比較的硬質で、最上部導電層及びこの最上部導電層に最も近接した中間導電層の間に位置する。各デバイスは集積回路に形成する。また、最上部導電層に最も近接した少なくとも中間導電層は、ボンディング・パッド下方の各選択デバイスの機能的相互接続部に対して適合する。

（もっと読む）

半導体装置（１０）の製造において、エッチングされる導電性材料（１６）上のパターニング積層部は、下層にあるオルトケイ酸テトラエチル（ＴＥＯＳ）層（２０）のパターニングに用いられるパターニングフォトレジスト層（２２）を有している。ＴＥＯＳ層（２０）は、従来より低い温度で成膜される。低温ＴＥＯＳ層（２０）は、有機反射防止膜（ＡＲＣ）（１８）上に設けられ、有機反射防止膜は、導電層（１６）上に設けられる。低温ＴＥＯＳ層（２０）は、有機ＡＲＣ（１８）とフォトレジスト（２２）との間の接着を提供し、低い欠陥性を有し、ハードマスクとして機能し、有機ＡＲＣ（１８）と共に望ましくない反射を低減させる位相シフト層として機能する。
（もっと読む）

【課題】高集積化、微細化されたパターンにおいて、ビアホール等を良好に埋め込み、かつ電気抵抗率の低い埋め込み型の多層配線構造を提供する。
【解決手段】埋め込み型の多層配線構造の製造方法が、絶縁層に孔部を形成する工程と、孔部の表面に、物理的真空堆積法で、平均膜厚が０．２ｎｍ以上で１０ｎｍ以下である触媒層６、または触媒層の平均膜厚が、触媒層の材料原子の１原子層以上で１０ｎｍ以下である触媒層６、を形成する工程と、触媒層を触媒に用いた無電解めっき法により、孔部の表面に無電解めっき層７を形成する工程と、無電解めっき層をシード層に用いた電解めっき法で、孔部を電解めっき層８で埋め込む工程とを含む。 （もっと読む）

本発明の実施形態は、基板表面に、通常はバリヤ層に銅シード層を堆積させる方法を教示している。その方法は、基板表面を銅溶液に入れるステップであって、該銅溶液が錯体形成銅イオンを含んでいる、前記ステップを含んでいる。電流又はバイアスを基板表面に印加し、錯体形成銅イオンを還元してバリヤ層に銅シード層を堆積させる。 （もっと読む）

集積回路（１００）の形成方法（９００）およびその構造体が提供される。半導体基板（１０２）上にゲート誘電体（１０４）が形成され、半導体基板（１０２）上のゲート誘電体（１０４）上にゲート（１０６）が形成される。半導体基板（１０２）にソース／ドレイン接合部（５０４／５０６）が形成される。ソース／ドレイン接合部（５０４／５０６）上に超均一シリサイド（６０４／６０８）が形成され、半導体基板（１０２）の上方に誘電体層（７０２）が堆積される。次いで、誘電体層（７０２）に、超均一シリサイド（６０４／６０８／６０６）へのコンタクトが形成される。
（もっと読む）

本発明は、被加工物の不良品化を招くと考えられるピットの発生を効果的に防止することができるようにした電解加工装置及び電解加工方法を提供する。この電解加工装置は、被加工物を加工する加工電極（２１０）と、被加工物に給電する給電電極（２１２）と、加工電極（２１０）と給電電極（２１２）との間に電圧を印加する電源（２３２）と、加工電極（２１０）及び給電電極（２１２）を内部に収納した耐圧容器（２００）と、耐圧容器（２１０）内に高圧液体を供給する高圧液体供給系（２０４）を有する。
（もっと読む）

ＦｉｎＦＥＴタイプの半導体デバイスは、フィン構造（２１０）を含んでいる。この上には、比較的薄いアモルファスシリコン層（４２０）を形成し、それから非ドープポリシリコン層（４２５）を形成する。この半導体デバイスは、アモルファスシリコン層（４２０）がフィン構造の損傷を防ぐ停止層として働く化学機械研磨（ＣＭＰ）を使用してプレーナ化することができる。
（もっと読む）

集積回路ダイ（１０）は、銅コンタクト（１６，１８）を有する。銅コンタクトは、周辺空気にさらされると天然の酸化銅を形成する。有機材料を、銅コンタクトに塗布する。有機材料は、天燃の酸化銅と反応して、銅コンタクト上に有機コーティング（１２，１４）を形成し、さらなる銅の酸化を防ぐ。このようにして、たとえば１００℃を上回る高温でさらに処理を行なっても、過剰な銅の酸化によって妨げられることはない。たとえば高温でワイヤ・ボンド・プロセスを行なっても、有機コーティングのために、信頼性の高いワイヤ・ボンディングを妨げる過剰な酸化には至らない。したがって、有機コーティングを形成することによって、信頼性が高くかつ耐熱性のあるワイヤ・ボンド（３２，３４）が可能になる。あるいは、集積回路ダイを形成する間のいつでも、露出する銅に有機コーティングを形成して、銅の酸化の形成を防止または抑制することができる。
（もっと読む）

【課題】低抵抗且つ高バリア性を有するバリアメタルを提供する。
【解決手段】バリアメタル２０₁ が、配線溝１６の底面及び側壁の表面に沿って形成された膜厚１６ｎｍのＴａＮ_0.87膜３１と、ＴａＮ_0.87膜上に形成され、配線溝１６に埋め込み形成されたＣｕダマシン配線１７に接する膜厚４ｎｍのＴａＮ_1.19膜３２とから構成されている。 （もっと読む）

【課題】 放熱性が良好で、製造コストが低く、微細加工に好適なデュアルダマシンによる半導体装置の製造方法を提供する。
【解決手段】 基板１上に無機層間膜５、有機層間膜６、シリコン酸化膜からなる下部マスク７、シリコン窒化膜からなる上部マスク８を形成し、上部マスク８上にシリコン酸化窒化膜からなり膜厚が２０乃至１００ｎｍであるカバーマスク１０を形成する。そして、反射防止膜１１及びレジスト膜１２を形成する。次に、レジスト膜１２をマスクとして、反射防止膜１１、カバーマスク１０、下部マスク７をエッチングする。そして、カバーマスク１０をマスクとして、有機層間膜６及び無機層間膜５をエッチングしてビアホールを形成する。次に、上部マスク８をマスクとして有機層間膜６をエッチングして配線溝を形成する。 （もっと読む）

【課題】 配線構造と他の電極間のショートを防ぐ。
【解決手段】 ＳｉＯ_２により構成されたゲート絶縁膜１２およびその上に積層され、ＳｉＮにより構成された層間絶縁膜１３に、緩衝フッ酸を用いたエッチングによりコンタクトホールを形成する。このコンタクトホールに、高融点金属により構成された第１の保護金属層１７０と、高融点金属よりも抵抗の低い金属により構成された配線層１７２と、および高融点金属により構成され、ゲート絶縁膜１２よりも厚く形成された第２の保護金属層１７４とがこの順で積層された電極５３を形成する。 （もっと読む）

【課題】感光性絶縁膜を用いたダマシン配線法により、微細で信頼性の高い多層配線構造を形成する。
【解決手段】感光性ポリシラザンを主成分とした感光性絶縁膜で第１ビアホール６を有するビアホール用絶縁膜７を形成し、全面にスピン塗布法で第２の感光性絶縁膜８を形成する。そして、フォトリソグラフィ法による露光／現像のみで上記第１ビアホール６の上部に配線溝９あるいは第２ビアホール１０を形成する。そして、この配線溝９および第２ビアホール１０に導電体材料を埋め込んでデュアルダマシン配線を形成する。ここで、感光性絶縁膜の下層に反射防止機能を有しそのまま層間絶縁膜として使用できる絶縁膜を形成する。 （もっと読む）

【課題】半導体回路の隣接導体線間容量性クロストークを減少させる。
【解決手段】フィラー材料を蒸発させて形成された空隙を有する金属被覆体の製造方法で、フィラー材料３０は透過性の誘電層４０により覆われる。フィラー材料はＰＰＧ、ＰＢ、ＰＥＧ、非結晶フッ化炭素及びＰＣＬからなる群から選択され、スピン・オン法又はＣＶＤ法により形成される。フィラー材料を、間隔をあけた導電線２０及び半導体構造体１０上に形成し、エッチバック処理し、導電線の上面を露出させる。次に、フィラー材料上に透過性の誘電層４０を形成する。透過性の誘電層は分解したガス相フィラー材料が拡散するのを許容する性質がある。フィラー材料を蒸発させ、気相フィラー材料に変化させる。気相のフィラー材料は透過性の誘電層を通じて拡散して、間隔をあけた導電線の間に空隙を形成する。透過性の誘電層上に絶縁層が形成される。 （もっと読む）

【課題】 エレクトロマイグレーション耐性と、ストレスマイグレーション耐性を同時に向上させる多層配線構造及びその製造方法を提供する。
【解決手段】 ＡｌＣｕ膜１０３Ｃと、厚みが０〜１５ｎｍのＴｉ膜との反応によりＡｌ₃ Ｔｉ層１０３ＤをＡｌＣｕ膜とＴｉＮ膜の界面に形成することにより、界面拡散を抑制し、かつＡｌ₃ Ｔｉ層形成時に発生する引張り応力を低減し、ＥＭ耐性を向上させる。その後のＦＳＧ膜１０４ＡをＨＤＰ−ＣＶＤ法で成膜する際に、ウェハ裏面に不活性ガスを流してウェハを冷却し、ウェハ温度を４５０℃以下にすることにより、ＦＳＧとＡｌＣｕの熱膨張率差に起因するＡｌＣｕ膜の残留引張り応力の発生を低減し、ＳＭ耐性及びＥＭ耐性を向上させる。さらに、ＦＳＧ膜の上にＳｉＯＮ膜を設けることにより、ＦＳＧ膜の遊離フッ素の上方への拡散を阻止して、上層配線の剥がれを防止する。 （もっと読む）

本発明においては、前面（１４）と背面（１６）とを備える半導体基板（１２）であって、基板を（１２）通って前面（１４）と背面（１６）との間を延びる孔（１８、２０、２２）を備える半導体基板（１２）を用意する。孔（１８、２０、２２）は、部分的に、内壁部分によって規定され、外側導電性シースを形成する。導電性材料（５４）を、内壁部分の少なくとも一部に隣接して形成する。その後に誘電体材料層（５６）を、孔内部に、導電性材料上であってそのラジアル方向内側に形成する。次に第２の導電性材料（６０）を、孔内部に、誘電体材料層（５６）上であってそのラジアル方向内側に形成する。後者の導電性材料は、内側導電性コアキシャル線要素を構成する。 （もっと読む）