貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
【課題】基板の表裏を導通する導通部における電流損失を低減した貫通電極基板及びそれを用いた半導体装置を提供すること。
【解決手段】本発明の貫通電極基板１００は、表裏を貫通する貫通孔１０４を有する基板１０２と、貫通孔１０４内に充填される金属材料を含む導通部１０６と、を備え、導通部１０６の金属材料は、結晶粒径が２９μｍ以上の結晶粒を含む。また、導通部１０６の金属材料は、面積重み付けした平均結晶粒径が１３μｍ以上である。
【解決手段】本発明の貫通電極基板１００は、表裏を貫通する貫通孔１０４を有する基板１０２と、貫通孔１０４内に充填される金属材料を含む導通部１０６と、を備え、導通部１０６の金属材料は、結晶粒径が２９μｍ以上の結晶粒を含む。また、導通部１０６の金属材料は、面積重み付けした平均結晶粒径が１３μｍ以上である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の表裏を貫通する貫通電極を備えた貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置に関する。本明細書において、半導体装置とは、半導体特性を利用して機能し得る装置全般を指し、半導体集積回路、電子機器は半導体装置の範囲に含むものとする。
【背景技術】
【０００２】
近年、電子機器の高密度、小型化が進み、ＬＳＩチップが半導体パッケージと同程度まで縮小化しており、ＬＳＩチップを２次元配置することのみによる高密度化は限界に達しつつある。そこで実装密度を上げるためにＬＳＩチップを分け、それらを３次元に積層する必要がある。また、ＬＳＩチップを積層した半導体パッケージ全体を高速動作させるために積層回路同士を近づけ、積層回路間の配線距離を短くする必要がある。
【０００３】
そこで、上記の要求に応えるべく、ＬＳＩチップ間のインターポーザとして基板の表裏を導通する導通部を備えた貫通電極基板が提案されている（特許文献１）。特許文献１によれば、貫通電極基板は、基板に設けられた貫通孔内部を電解めっきによって導電材（Ｃｕ）を充填することで形成される。
【特許文献１】特開２００６−５４３０７号公報
【特許文献２】特開２００６−１４７９７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
貫通電極基板を複数のＬＳＩチップ間の接続あるいはＬＳＩチップとＭＥＭＳデバイスなどとの間の接続に用いる場合には、電解めっきで形成された導通部において確実に導通性が確保できること、そして電流損失が少ないことが求められる。
【０００５】
一方、貫通電極の製造工程において、ボイド（空隙）を低減する技術が特許文献２などに開示されている。しかしながら、特許文献２では、導通部の導通性確保に対するアプローチが検討されているが、導通部における電流損失に関して検討がなされていない。
【０００６】
そこで、本発明は上記の課題を鑑みてなされたものであり、基板の表裏を導通する導通部における電流損失を低減した貫通電極基板及びそれを用いた半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によると、表裏を貫通する貫通孔を有する基板と、前記貫通孔内に充填され、金属材料を含む導通部と、を備え、前記導通部の前記金属材料は、結晶粒径が２９μｍ以上の結晶粒を含むことを特徴とする貫通電極基板が提供される。
【０００８】
前記導通部の前記金属材料は、面積重み付けした平均結晶粒径が１３μｍ以上であることが好ましい。
【０００９】
前記導通部の前記金属材料の断面は、後方散乱電子回折法で検出される｛１０１｝面の以下の式（Ａ）で示される配向率が２１％以上であり、且つ、後方散乱電子回折法で検出される｛２２１｝面の以下の式（Ｂ）で示される配向率が１１％以上であることが好ましい。
配向率（％）＝｛１０１｝面と前記導通部の断面の表面とがなす角が８°以内の測定点の和／測定点の全数 ・・・（Ａ）
配向率（％）＝｛２２１｝面と前記導通部の断面の表面とがなす角が８°以内の測定点の和／測定点の全数 ・・・（Ｂ）
【００１０】
前記基板はシリコンからなり、前記導通部は、少なくとも前記基板側に設けた絶縁層上に形成されているようにしてもよい。
【００１１】
前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは２０〜１００μｍであるのが好ましい。
【００１２】
前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは３００〜８００μｍであるのが好ましい。
【００１３】
前記貫通電極基板を複数積層してもよい。
【００１４】
接続端子部を備えた半導体チップを少なくとも１つ含み、前記接続端子部と前記貫通電極基板の導通部とを接続して半導体装置を構成してもよい。
【００１５】
また、本発明の一実施形態によると、基板に表裏を貫通する貫通孔を形成し、前記基板及び前記貫通孔の表面に絶縁膜を形成し、前記基板の少なくとも一方の面及び／又は前記貫通孔に金属からなるシード膜を形成し、前記シード膜にパルス電圧を給電する電解めっき法により、前記貫通孔内に金属材料を充填する貫通電極基板の製造方法が提供される。
【００１６】
前記電解めっき法は、前記シード膜にプラス電圧とマイナス電圧を周期的に印加することによって行うようにしてもよい。
【発明の効果】
【００１７】
本発明よれば、基板の表裏を導通する導通部における電流損失を低減した貫通電極基板及びその製造方法並びにそれを用いた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明に係る貫通電極基板及びその製造方法について説明する。但し、本発明の貫通電極基板は多くの異なる態様で実施することが可能であり、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、本実施の形態及び実施例で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（１．貫通電極基板の構成）
図１は本実施形態に係る本発明の貫通電極基板１００の断面図である。本実施形態に係る本発明の貫通電極基板１００は、コアとなる基板１０２の表裏を貫通する貫通孔１０４を備えている。貫通孔１０４の内部には導通部１０６が形成されている。基板１０２はシリコンなどの半導体材料からなり、後述するがエッチング、レーザー、サンドブラスなどの方法により貫通孔１０４が形成されている。基板１０２の厚みは例えば１０〜８００μｍであるが、これに限定されるものではない。なお、図１においては、説明の便宜上、貫通孔１０４を１つしか示していないが、基板１０２に複数の貫通孔１０４が形成され、それぞれの貫通孔１０４に導通部１０６が形成されるようにしてもよい。また、好ましくは、３００〜８００μｍ、又は２０〜１００μｍの範囲の厚さの基板を用途に合わせて適宜選択すればよい。
【００２０】
本実施形態において、貫通孔１０４の内壁及び基板１０２の表面には電気絶縁性確保のための絶縁膜１０８が設けられている。絶縁膜１０８は例えばＳｉＯ2からなり、熱酸化法、ＣＶＤ法などにより形成される。絶縁膜１０８の厚みは０．１〜２μｍ程度であり、十分な絶縁性が確保できればその厚みは特に限定されない。
【００２１】
本実施形態においては、貫通孔１０４の開口径は１０〜１００μｍ程度である。なお、貫通孔１０４の開口径はこれに限定されるわけではなく、貫通電極基板１００の用途等に応じて適宜設定し得る。
【００２２】
本実施形態において、導通部１０６は貫通電極基板１００の表裏の導通をとる配線であり、金属材料を含む導電材料が充填されている。本実施形態においては、導通部１０６は、後述するように電解めっきにより金属材料が充填される。導通部１０６に用いる金属材料としては、例えば、銅を用いることができる。
【００２３】
本実施形態に係る本発明の貫通電極基板１００において、導通部１０６の金属材料は、後述するとおり、最大結晶粒径が２９μｍ以上の結晶粒を含んでいる。また、本実施形態に係る本発明の貫通電極基板１００において、導通部１０６の金属材料は、後述するとおり、面積重み付けした平均結晶粒径が１３μｍ以上の結晶粒を含んでいる。本実施形態に係る本発明の貫通電極基板１００において、上記構成により導通部１０６での電流損失を低減することができる。
【００２４】
また、本実施形態に係る本発明の貫通電極基板１００において、後述するとおり、導通部１０６の断面領域は、後方散乱電子回折法で検出される｛１０１｝面の導通部断面の表面となす角が８度以内である割合が２１％以上であり、且つ、後方散乱電子回折法で検出される｛２２１｝面の導通部断面の表面となす角が８度以内である割合が１１％以上であることが好ましい。このように、特定の方向に結晶配向している割合が多いことで、導通部１０６における電流損失をさらに低減することができる。
【００２５】
（２．貫通電極基板１００の製造方法）
ここで、図２及び図３を参照して本実施形態に係る本発明の貫通電極基板１００の製造方法について説明する。
【００２６】
（２−１．貫通電極基板１００の製造方法１）
（１）基板１０２の準備及び貫通孔１０４の穿設（図２（Ａ））
本実施形態においては、シリコンからなる基板１０２を準備する。基板１０２の厚みは特に限定されないが、３００〜８００μｍである。基板１０２の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク（図示せず）を形成した後、そのマスクを介して基板１０２を厚み方向にエッチングし、貫通孔１０４を形成する。エッチング方法としてはＲＩＥ法、ＤＲＩＥ法などを用いることができる。なお、基板１０２に対して表裏貫通する貫通孔１０４をエッチングのみで形成してもよいし、基板１０２に有底孔を形成した後バックグラインドにより研磨して開口させることによって貫通孔１０４を形成してもよい。研磨により、基板１０２の厚みを３００μｍ以下にしてもよい。
【００２７】
（２）絶縁膜１０８の形成（図２（Ｂ））
基板１０２の表面に絶縁膜１０８を形成する。本実施形態においては、絶縁膜１０８は酸化シリコン膜であり、熱酸化法あるいはＣＶＤ法により形成する。絶縁膜１０８には、酸化シリコン膜の他、窒化シリコン膜、窒化酸化シリコン膜、それらの積層膜などを用いてもよい。
【００２８】
（３）シード層の形成（図２（Ｃ））
基板１０２の少なくとも一方の面にシード層１１０を形成する。シード層１１０は基板１０２側にＴｉ層、その上にＣｕ層（以下、Ｃｕ／Ｔｉ層）、Ｃｕ層／ＴｉＮ層又はＣｕ／Ｃｒ層などにより構成される。本実施形態においては、シード層１１０にはＣｕ／Ｃｒ層を用いる。シード層１１０の成膜方法は、ＰＶＤ、スパッタ法などから適宜選択できる。シード層１１０に用いる金属材料は、導通部１０６の金属材料によって適宜選択することができる。シード層１１０は、電解メッキによって導通部１０６を形成するためのシード部及び給電部となる。
【００２９】
（４）導通部１０６の形成（図２（Ｄ））
電解めっき法を用いてシード層１１０に給電し、貫通孔１０４内に金属材料を充填していく。本実施形態においては、貫通孔１０４に充填する金属材料として、銅（Ｃｕ）を用いる。本実施形態においては、図４又は図５に示すように、シード層１１０に電流をパルス状に供給する電解めっき法によって、貫通孔１０４内に金属材料を充填する。図４に示すパルス電流の供給方法は、極性を反転させないパルス電流をシード層１１０に供給する方法である。また、図５に示すパルス電流の供給方法は、周期的に極性を反転させたパルス電流をシード層１１０に印加する方法である。図５に示すパルス電流の供給によるめっき方法は、ＰＲＣ（Periodical Reversed Current）法と呼ばれ、シード層１１０にプラス電圧とマイナス電圧を周期的に印加することによって、シード層１１０に流れる電流を一定の周期でフォワード（めっきされる側、即ちシード層１１０側がマイナス電位となる状態（正電流が流れる状態））とリバース（めっきされる側、即ちシード層１１０側がプラス電位となる状態（負電流が流れる状態））とを切り替えて行うめっき方法の一つであり、好ましいめっき方法の一つである。また、本実施形態のパルス電流による電解めっきにおいては、印加電圧、供給電流、電流密度、パルス切り替え時間（デューティー比）を適宜選択することができる。また、印加電圧、電流密度、パルス切り替え時間（デューティー比）を電解めっきの途中で変化させてもよい。パルス電流を供給することによってシード層１１０に流れる電流は、正電圧が印加されているときには０.５以上１.５Ａ以下の電流が流れ、負電圧が印加されているときには−６以上−２Ａ以下の電流が流れるようにしてもよい。
【００３０】
なお、パルス電流を供給する前に、図６に示すように、一定の直流電流をシード層１１０に供給する電解めっき法により、シード層１１０が形成されている面の貫通孔１０４の底部に蓋状の金属層を形成するようにしてもよい。貫通孔１０４に充填する金属材料としては、Ｃｕの他、金（Ａｕ）、ロジウム（Ｒｈ）、銀（Ａｇ）、白金（Ｐｔ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属及びこれらの合金などから選択され組み合わせた材料を用いることができる。
【００３１】
（５）不要な部分の除去（図２Ｅ）
シード層１１０及び導通部１０６の不要部をエッチングあるいはＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）により除去することにより、導通部１０６を形成する。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板１００を得ることができる。
【００３２】
（２−２．貫通電極基板の製造方法２）
ここでは、本実施形態に係る本発明の貫通電極基板１００の製造方法の別の例について説明する。上述の貫通電極基板１００の製造方法１と同様の構成については、改めて説明しない場合がある。なお、ここで説明する本実施形態に係る本発明の貫通電極基板１００の製造方法２は、貫通孔の深さが比較的浅い場合（例えば、２０μｍ〜１００μｍ程度）の又は厚さが２０〜１００μｍ程度の薄い貫通電極基板を得たい場合によく用いられる。
【００３３】
（１）基板１０２の準備及び孔の形成（図３（Ａ））
基板１０２の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク（図示せず）を形成した後、そのマスクを介して基板１０２を厚み方向にエッチングし、基板１０２を貫通しない有底孔１１２を形成する。エッチング方法としてはＲＩＥ法、ＤＲＩＥ法などを用いることができる。
【００３４】
（２）絶縁膜１０８の形成（図３（Ｂ））
基板１０２の表面に絶縁膜１０８を形成する。
【００３５】
（３）シード層の形成（図３（Ｃ））
絶縁膜１０８が形成されている基板１０２面にシード層１１４を形成する。このシード層１１４は、図３（Ｃ）に示すように、孔１１２の内部にも形成する。シード層１１４は、上述のシード層１１０と同様、Ｃｕ層／Ｔｉ層などにより構成される。シード層１１４は、シード層１１０と同様、電解メッキによって導通部１０６を形成するためのシード部及び給電部となる。シード層１１４は、ＭＯＣＶＤ法、スパッタ法又は蒸着法等によって形成される。
【００３６】
（４）導通部１０６の形成（図３（Ｄ））
電解めっき法を用いてシード層１１４に給電し、孔１１２内に金属材料を充填していく。本実施形態の貫通電極基板の製造方法２においても、貫通電極基板の製造方法１と同様、図４又は図５に示すように、シード層１１０に電流をパルス状に供給する電解めっき法によって、貫通孔１１２内に金属材料を充填する。なお、パルス電流を供給する前に、図６に示すように、一定の直流電流をシード層１１０に供給してもよい。本実施形態においては、孔１１２に充填する金属材料として、銅（Ｃｕ）を用いた。貫通孔１０４に充填する金属材料としては、銅の他、金（Ａｕ）、ロジウム（Ｒｈ）、銀（Ａｇ）、白金（Ｐｔ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属及びこれらの合金などから選択され組み合わせた材料を用いることができる。
【００３７】
（５）不要な部分の除去（図３（Ｅ））
シード層１１４及び導通部１０６の不要部をエッチングあるいはＣＭＰにより除去する。また、孔１１２が形成されている側と反対側の基板１０２面をバックグラインドによって導通部１０６の表面が露出するまで研磨することにより、導通部１０６を形成する。研磨により、基板１０２の厚さを薄くしてもよい。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板１００を得ることができる。
【００３８】
（実施例１）
以下、本発明の貫通電極基板１００の実施例について説明する。厚さ６５０μｍの基板１０２を洗浄後、基板１０２の一方の面側にレジストを塗布し、露光、現像することにより、マスク（図示せず）を形成する。その後、そのマスクを介して基板１０２を厚み方向にＤＲＩＥ法によりエッチングし、４３０μｍの有底孔１１２を形成する（図２（Ａ））。レジストからなるマスクを除去した後、バックグラインドにより４００μｍの厚さとなるまで基板１０２を研磨する。
【００３９】
基板１０２を洗浄後、熱酸化法により基板１０２の表面に厚さ１μｍの熱酸化膜を形成する。その後、ＬＰＣＶＤ法により、厚さ２００ｎｍの窒化シリコン膜を形成する。これら熱酸化膜及び窒化シリコン膜が絶縁膜１０８を構成する（図２（Ｂ））。
【００４０】
基板１０２の一方の面に厚さ３０ｎｍのＣｒと厚さ２００ｎｍのＣｕを順に蒸着することによりシード層１１０を形成する（図２（Ｃ））。
【００４１】
その後、基板１０２をアッシングする。次に、図６に示す直流電流の供給による電解めっき法を用いて、シード層１１０に給電し、シード層１１０が形成されている面の貫通孔１０４の底部に蓋状の金属層を形成する。本実施例１においては、電流１.５４Ａ、電流密度１Ａ／ｄｍ2の直流電流を供給したその後、図５に示すパルス電圧の印加による電解めっき法を用いて、シード層１１０に給電し、貫通孔１０４内にＣｕを充填する（図２（Ｄ））。パルス切り替え時間は、正電流を８０ｍｓｅｃ、負電流を２ｍｓｅｃ供給するようにした。正電流が供給されているときには１.０５Ａの電流が流れ（電流密度３Ａ／ｄｍ2）、負電流が供給されているときには−４.２Ａの電流（電流密度−１２Ａ／ｄｍ2）が流れた。
【００４２】
なお、図５に示すパルス電流の供給による電解めっき法によってＣｕを充填し始める際、最初の１時間程度は小さな電流を供給し、正電流が供給されているときには０.３５Ａの電流が流れ（電流密度１Ａ／ｄｍ2）、負電流が供給されているときには−１.４Ａの電流（電流密度−４Ａ／ｄｍ2）が流れるようにしてもよい。
【００４３】
基板１０２を洗浄後、シード層１１０及び導通部１０６の不要部をＣＭＰにより除去することにより、導通部１０６を形成する。以上のプロセスによって、本実施例に係る本発明の貫通電極基板１００を得ることができた。
【００４４】
（３．後方散乱電子線回折法（Electron backscatter diffraction Pattern：ＥＢＳＤ）による結晶状態の分析）
ここで、図７及び図８を参照して、本実施形態に係る導通部１０６の金属材料の結晶粒径及び結晶配向状態の分析に用いる後方散乱電子線回折法（Electron backscatter diffraction Pattern：ＥＢＳＤ）について説明する。
【００４５】
（３−１．ＥＢＳＤの説明）
（Ａ）結晶方位の測定
本実施形態に係る導通部１０６の断面の結晶方位は、ＥＢＳＤ法によって測定する。図７はＥＢＳＤ装置の構成を説明する図である。また、図８はＥＢＳＤ装置により測定する試料測定の概念を説明する図である。本実施形態に係る導通部１０６の断面の結晶方位を測定するにあたっては、貫通部１０６の断面部に電子線２１２が照射されるように調節する。
【００４６】
ＥＢＳＤ装置２００は、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）２０２に専用の検出器２０４を設け、一次電子の後方散乱電子から結晶方位を分析する手法である。具体的には、電子銃２１０から出射される電子線２１２を鏡体２１４を通して試料室２０５内の試料台２０６に載置された結晶構造を持った試料２０８に入射させる（照射する）と、試料２０８で非弾性散乱が起こり、後方散乱電子２１６が発生する。その中には試料２０８中でブラッグ回折による結晶方位に特有の線状パターン（一般的に菊地像と呼ばれる）も合わせて観察される。この後方散乱電子２１６をスクリーン２１８を通してＳＥＭ２０２の検出器２０４で検出する。そして、検出された菊地像を解析することにより試料２０８の結晶方位を求めることができる。
【００４７】
各結晶粒が異なった結晶方位を持っている多結晶構造の場合においては、試料２０８に当てる電子線２１２の位置を移動させつつ方位解析を繰り返す（マッピング測定）ことで、面状の試料２０８について結晶方位または配向の情報を得ることができる。マッピング測定により各結晶方位がすべて決まると、試料２０８上の膜に対する結晶配向の状態を統計的に表示することができる。なお、多結晶構造を有する結晶体の配向分布を表示する図として逆極点図（逆極点図の例を図１２に示す）が多く用いられ、逆極点からは、測定試料のある特定の面が、どの格子面に優先配向しているかという情報を得ることができる。
【００４８】
マッピング測定及び逆極点図により、各格子面の特定の指数（｛１００｝、｛１１０｝、｛１１１｝など）において、その指数近傍にどの程度の結晶粒が集まっているか、その割合を数値化することで、各配向の存在比率をよりイメージしやすくなる。そこで、逆極点図において各格子面の特定の指数からのずれ角が８°以下の範囲（許容値）に存在する点数の全体に対するそれぞれの割合を各配向率として以下の式（１）に求めて示すことができる。ここで、許容値を８°としているのは、結晶粒の示す結晶方位には揺らぎがあることが予想されるためである。
【００４９】
配向率（％）＝
格子面と膜表面がなす角が許容値以内（８°以下）の測定点の和／測定点の全数
・・・（１）
【００５０】
（Ｂ）結晶粒径の測定
本実施形態に係る本発明の貫通電極基板１００の導通部１０６を構成する金属材料の結晶粒径の測定は、ＥＢＳＤ法によって行う。各結晶粒径が異なった結晶構造の場合には、試料２０８に照射する電子線の位置を移動させつつ結晶粒径測定を繰り返す（マッピング測定）ことで、面状の試料２０８について結晶粒径の情報を得ることができる。結晶粒の面積（Ａ）は結晶粒の数（Ｎ）に測定のステップサイズ（ｓ）で決まる測定点の面積をかけて算出する。ＥＢＳＤ測定では測定点を六角形として表わすことで、結晶粒の面積（Ａ）は以下の式（２）で表すことができる。
【００５１】
Ａ＝ Ｎ×√３／（２ｓ2） ・・・（２）
【００５２】
結晶粒径（Ｄ）は結晶粒の面積（Ａ）と等しい面積を持つ円の直径として計算する。結晶粒径（Ｄ）は以下の式（３）で表すことができる。
【００５３】
Ｄ＝（４Ａ／π）1/2 （但し、πは円周率） ・・・（３）
【００５４】
本明細書で定義する「結晶方位」、「結晶粒径」とは、以上のようにして測定した値を指すものとする。また、結晶粒径の測定においては、エッジグレイン（Edge Grain）を含むものとする。
【００５５】
次に、実施例１による本発明の貫通電極基板１００の導通部１０６を構成する金属材料、並びに比較例１及び２による貫通電極基板の導通部を構成する金属材料をＥＢＳＤ測定した結果について説明する。ここでは、それぞれの導通部を構成する金属材料の断面をアルゴンイオンにより加工する、いわゆるイオンポリッシュ法によって測定試料を作製した。また、ＥＢＳＤ測定における測定ポイントは、それぞれ、導通部の深さ方向中央部辺りである。
【００５６】
図９は実施例１による本発明の貫通電極基板１００の導通部１０６を構成する金属材料の結晶の面積重み付けした結晶粒径分布図である。結晶粒径（Ｄ）を横軸にとり、面積率（Ｒｓ）を縦軸にとったヒストグラムによって、導通部１０６を構成する結晶粒径の最大値、および平均値を算出できる。
【００５７】
ここで、面積率Ｒｓ（結晶粒径を含む割合（面積重み付け））は、測定領域の面積（Ｓｍ）を用いて、以下の式（４）で表すことができる。
【００５８】
Ｒｓ＝ Ａ×（Ｎ／Ｓｍ） ・・・（４）
【００５９】
図９に示すヒストグラムの横軸は結晶粒径の値（Ｄ）、縦軸（area fraction）はその値の結晶粒を含む割合を面積重み付けして示している。例えば図９の縦軸の０．１５は割合１５％を意味している。そして、各結晶粒径（Ｄ）に対して、その割合（Ｒｓ）を掛けたものを積算すると以下の式（５）のとおり面積重み付けした平均結晶粒径（Ｄｓ）が決まる。
【００６０】
Ｄｓ＝Σ｛Ｒｓ＊Ｄ｝ ・・・（５）
【００６１】
本実施例においては、結晶粒径の測定において、測定領域を有限（本実施例では５０μｍ×１５０μｍの領域）とするため、所望の領域から上記面積領域を切出して観測することになる。測定領域の縁（Ｅｄｇｅ）に含まれた結晶粒（Ｇｒａｉｎ）を含んだ値を本明細書では結晶粒径としている。また、分析結果は誤差を含んでいるため、小数点以下を考慮せず、切り捨てした数値を用いることにする。
【００６２】
測定条件は以下のとおりである。
使用した分析装置
ＳＥＭ 日本電子製 ＪＳＭ−７０００Ｆ
ＥＢＳＤ ＴＳＬ社製 ＯＩＭ ソフトウエアＶｅｒ．４．６
観察条件
ＥＢＳＤ測定
加速電圧 ２５ｋＶ
試料傾斜角 ７０°
測定ステップ ０．３μｍ
【００６３】
実施例１による本発明の貫通電極基板１００の導通部１０６の金属材料の最大粒径は２９μｍ、平均粒径（面積重み付け）は１３μｍであった。高周波領域における伝送特性評価の結果、実施例１による本発明の貫通電極基板１００の導通部１０６の電流損失は小さく、導通部１０６は優れた電気特性を有し、優位性があることが確認された。
【００６４】
一方、比較例１（プロセスの詳細については後述する。）による貫通電極基板の導通部を構成する金属材料の結晶の面積重み付けした結晶粒径分布図を図１０に示す。比較例１による貫通電極基板の導通部を構成する金属材料の最大粒径は１０μｍ、平均粒径（面積重み付け）は２μｍであった。比較例１による貫通電極基板の導通部１０６の電流損失は高く、導通部の電気特性は悪かった。
【００６５】
また、比較例２（プロセスの詳細については後述する。）による貫通電極基板の導通部を構成する金属材料の結晶の面積重み付けした結晶粒径分布図を図１１に示す。比較例２による貫通電極基板の導通部を構成する金属材料の最大粒径は１１μｍ、平均粒径（面積重み付け）は２μｍであった。比較例２による貫通電極基板の導通部１０６の電流損失は高く、導通部の電気特性は悪かった。
【００６６】
図１２はＥＢＳＤにより求められる実施例１に係る本発明の貫通電極基板１００の導通部１０６の逆極点図の一例である。マッピングにおける測定点を標準三角形と呼ばれる扇状の枠内プロットしたものである。配向率の高低を等高線図として示している。
【００６７】
図１３Ａ、図１３Ｂ及び図１３Ｃは、実施例１に係る本発明の貫通電極基板１００の導通部１０６のマッピング測定及び逆極点図による結晶方位マップである。なお、図１４に示すように、得られたＥＢＳＤパターンからは、ＮＤ（Normal Direction）方向（Ｚ軸方向）の結晶方位マップだけではなく、ＴＤ（Transverse Direction）方向（Ｙ軸方向）、ＲＤ（Reference Direction）方向（Ｘ軸方向）の結晶方位マップを得ることができる。本実施形態においては、基板表面に対して垂直方向をＮＤ方向（Ｚ軸方向）、基板表面と平行方向をＴＤ方向（Ｙ軸方向）及びＲＤ方向（Ｘ軸方向）（但し、ＴＤ方向とＲＤ方向は互いに垂直関係にある）とする。図１３Ａ、図１３Ｂ及び図１３Ｃは、それぞれ、ＮＤ方向、ＴＤ方向、ＲＤ方向の結晶方位マップである。実施例１の導通部１０６のＮＤ軸方向の結晶方位マップにおける上述の式（１）による配向率は、｛１０１｝面を有する配向が２１％、｛１１１｝面を有する配向が１％、｛００１｝面を有する配向が０％、｛２２１｝面を有する配向が１１％、｛５１１｝面を有する配向が１％であった。
【００６８】
一方、図１５Ａ、図１５Ｂ及び図１５Ｃは、比較例１に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである。図１５Ａ、図１５Ｂ及び図１５Ｃは、それぞれ、ＮＤ方向、ＴＤ方向、ＲＤ方向の結晶方位マップである。比較例１の導通部のＮＤ軸方向の結晶方位マップにおける上述の式（１）による配向率は、｛１０１｝面を有する配向が１４％、｛１１１｝面を有する配向が２％、｛００１｝面を有する配向が１％、｛２２１｝面を有する配向が１４％、｛５１１｝面を有する配向が３％であった。
【００６９】
また、図１６Ａ、図１６Ｂ及び図１６Ｃは、比較例２に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである。図１５Ａ、図１５Ｂ及び図１５Ｃは、それぞれ、ＮＤ方向、ＴＤ方向、ＲＤ方向の結晶方位マップである。比較例２の導通部のＮＤ軸方向の結晶方位マップにおける上述の式（１）による配向率は、｛１０１｝面を有する配向が６％、｛１１１｝面を有する配向が２％、｛００１｝面を有する配向が１％、｛２２１｝面を有する配向が２２％、｛５１１｝面を有する配向が２％であった
【００７０】
ここで、実施例１、比較例１及び比較例２における最大粒径、平均粒径、｛１０１｝面を有する配向率、｛２２１｝面を有する配向率に注目すると、以下の表のとおり示すことができる。
【表１】
【００７１】
以上の結果により、貫通電極基板１００の導通部１０６の最大粒径が２９μｍ以上のとき、電流損失が小さく、導通部１０６は優れた電気特性を有することがわかる。これは、貫通電極基板１００の導通部１０６の金属粒径が大きいと、電流損失が小さくなり、抵抗が小さくなるためであると考えられる。また、貫通電極基板１００の導通部１０６の平均粒径（面積重み付け）が１３μｍ以上のとき、電流損失が小さく、導通部１０６は優れた電気特性を有することがわかる。また、貫通電極基板１００の導通部１０６の後方散乱電子回折法で検出される｛１０１｝面の配向率が２１％以上のとき、且つ｛２２１｝面の配向率が１１％以上のとき、電流損失が小さく、導通部１０６は優れた電気特性を有することがわかる。
【００７２】
これは、本発明の貫通電極基板の貫通孔に充填されている金属材料は、電流が流れる方向への金属結晶の配向割合が多く、結晶粒界が少ないからであると考えられる。本発明の貫通電極基板の製造方法においては、貫通孔の一方向にめっき金属層を成長するものである。従って貫通孔方向に沿った結晶配向の割合が多い結晶が形成される。
【００７３】
電流が流れる方向に金属結晶が全て配向し、結晶粒界が無いことが理想的な状態である。ＥＢＳＤのＮＤ方向（Ｚ軸方向）で{００１}に全て配向しているのが望ましい。{１０１}配向も電流が流れる方向に配向しており、電流の流れやすさという点においては{００１}面に続いて重要な配向面である。{００１}や{１０１}配向比率が高い程、貫通孔の上下間の電気の流れが優れており望ましい。一般的に多結晶はランダムに配向している状態が多く占めるが、本発明の貫通電極基板の貫通孔は電流が流れる方向に水平に近い{１０１}面の配向性比率が高いため、従来例と比較して、電流損失が小さくなる効果があることがわかる。
【００７４】
以下、上述した比較例１及び２について説明する。
（比較例１）
貫通孔に金属材料を充填する前までの工程については、実施例１と同様である。基板にシード層を形成した後、電解めっき法を用いて図６に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は１.５４（電流密度１Ａ／ｄｍ2）であった。その後の工程は実施例１と同様であった。
【００７５】
（比較例２）
貫通孔に金属材料を充填する前までの工程については、２−２．貫通電極基板の製造方法２と同様である基板にシード層を形成した後、電解めっき法を用いて図６に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は１.５４Ａ（電流密度１Ａ／ｄｍ2）であった。その後の工程は実施例１と同様であった。
【００７６】
（実施形態２）
本実施形態２においては、実施形態１に係る本発明の貫通電極基板１００上にＬＳＩチップが積層された半導体装置の例及び実施形態１に係る本発明の貫通電極基板１００を複数層積層した半導体装置の例について説明する。なお、実施形態１と同様の構成や製造方法については、ここでは改めて説明しない。
【００７７】
図１７（Ａ）及び（Ｂ）を参照する。図１７（Ａ）には、３つの実施形態１に係る本発明の貫通電極基板１００が積層された本実施形態に係る半導体装置が示されている。貫通電極基板１００にはＤＲＡＭ等の半導体素子が形成されている。３つの貫通電極基板１００は積層され、バンプ３０２を介して互いに接続されている。貫通電極基板１００は、それぞれに形成されたＤＲＡＭを電気的に接続するインターボーザとしての役割を果たしている。３層に積層された貫通電極基板１００は、バンプ３０２を介してＬＳＩ基板３０４に接続される。なお、積層する貫通電極基板１００の数は３層に限定されない。バンプ３０４には、Ｉｎ（インジウム）、Ｃｕ、Ａｕ等の金属を用いることができる。また、貫通電極基板１００同士の接合には、主として、ポリイミド、ＢＣＢ（ベンゾシクロブテン）などの樹脂を用いて、塗布、焼成して接着してもよい。また、貫通電極基板１００同士の接合には、エポキシ樹脂を用いてもよい。さらに、貫通電極基板１００同士の接合には、プラズマ活性化による接合、共晶接合などを用いてもよい。
【００７８】
本実施形態のように本発明の貫通電極基板１００が積層した場合、本発明の貫通電極基板１００の導通部１０６（貫通孔）の抵抗をRi、積層し接続する本発明の貫通電極基板１００の積層数をNとすると、直列に接続される導通部１０６（貫通孔）全体の抵抗はN×Riとなり、導通部１０６（貫通孔）の抵抗を小さくすることができる。
【００７９】
図１７（Ｂ）には、ＭＥＭＳデバイスやＣＰＵ、メモリ等のＬＳＩチップ（半導体チップ）３０６−１及び３０６−２が搭載された貫通電極基板１００を有する半導体装置の例を示す。ＬＳＩチップ３０６−１及び３０６−２の接続端子である電極パッド３０８−１及び３０８−２がそれぞれバンプ３０４を介して貫通電極基板１００の導通部１０６と電気的に接続されている。ＬＳＩチップ３０６−１及び３０６−２が搭載された貫通電極基板１００は、ＬＳＩ基板３０６に搭載され、ＬＳＩ基板３０６とＬＳＩチップ３０６−１とがワイヤボンディングによって接続されている。例えば、ＬＳＩチップ３０６−１を３軸加速度センサとし、ＬＳＩチップ３０６−２を２軸磁気センサとすることによって、５軸モーションセンサを一つのモジュールで実現することができる。このように、実施形態１に係る本発明の貫通電極基板１００は、複数のＬＳＩチップ同士を３次元実装するためのインターポーザとして用いることができる。
（実施形態３）
本実施形態３においては、上述の実施形態１及び２の貫通電極基板に搭載されるＬＳＩチップとして、ＭＥＭＳデバイスを用いる場合について説明する。本実施形態においては、ＭＥＭＳデバイスは、物理量センサ３０２−１を例にとって説明する。
【００８０】
以下、物理量センサ３０２−１により検出される加速度の変位信号を処理する処理回路について説明する。
【００８１】
＜処理回路＞
上記物理量センサ３０２−１により検出される加速度の変位信号を処理する各処理回路の構成例について図１８を参照して説明する。
【００８２】
図１８は、物理量センサ３０２−１により検出される加速度の変位信号を処理する加速度処理回路４００の回路構成を示す図である。この場合、物理量センサはピエゾ抵抗型加速度センサである。図１８において、加速度処理回路４００は、増幅回路４０１と、サンプルホールド回路（Ｓ／Ｈ）４０２〜４０４と、出力抵抗Ｒｏｕｔと、キャパシタＣｘ，Ｃｙ，Ｃｚと、から構成される。なお、図中のＸ軸出力、Ｙ軸出力、Ｚ軸出力は、印加される加速度に応じて物理量センサ３０２−１から出力されるＸ軸方向、Ｙ軸方向、Ｚ軸方向の各変位信号である。なお、出力抵抗ＲｏｕｔとキャパシタＣｘ，Ｃｙ，Ｃｚは、加速度信号に対応する周波数成分を通過させるローパスフィルタとして機能する。
【００８３】
増幅回路４０１は、印加される加速度に応じて物理量センサ３０２−１から出力されるＸ軸方向、Ｙ軸方向、Ｚ軸方向の各変位信号（静電容量変化）を所定の増幅率で増幅してサンプルホールド回路４０２〜４０４にそれぞれ出力する。サンプルホールド回路４０２は、増幅回路４０１で増幅されたＸ軸方向変位信号を所定のタイミングでサンプル／ホールドして出力抵抗Ｒｏｕｔ及びキャパシタＣｘを介してＸ方向の加速度検出信号Ｘｏｕｔを出力する。サンプルホールド回路４０３は、増幅回路４０１で増幅されたＹ軸方向変位信号を所定のタイミングでサンプル／ホールドして出力抵抗Ｒｏｕｔ及びキャパシタＣｙを介してＹ方向の加速度検出信号Ｙｏｕｔを出力する。サンプルホールド回路４０４は、増幅回路４０１で増幅されたＺ軸方向変位信号を所定のタイミングでサンプル／ホールドして出力抵抗Ｒｏｕｔ及びキャパシタＣｚを介してＺ方向の加速度検出信号Ｚｏｕｔを出力する。
【００８４】
この物理量センサ３０２−１と処理回路４００等を実装した本発明の貫通電極基板１００又は本発明の積層型貫通電極基板３００は、センサモジュールとして携帯情報端末や携帯電話などに搭載される。図１９は、物理量センサ３０２−１と処理回路４００等を実装した本発明の貫通電極基板１００又は本発明の積層型貫通電極基板３００を実装した半導体装置の一例である携帯型情報端末５００の一例を示す図である。図１９において、携帯型情報端末５００は、筐体５０１、ディスプレイ部５０２と、キーボード部５０３、から構成される。センサモジュールは、キーボード部５０２の内部に実装されている。携帯型情報端末５００は、その内部に各種プログラムを記憶し、各種プログラムにより通信処理や情報処理等を実行する機能を有する。この携帯型情報端末５００では、物理量センサ３０２−１と処理回路４００等が実装されたセンサモジュールにより検出される加速度や角速度をアプリケーションプログラムで利用することにより、例えば、落下時の加速度を検出して電源をオフさせる等の機能を付加することが可能になる。
【００８５】
上記のように物理量センサ３０２−１と処理回路４００等が実装されたセンサモジュールをモバイル端末機に実装することにより、新たな機能を実現することができ、モバイル端末機の利便性や信頼性を向上させることが可能になる。
【図面の簡単な説明】
【００８６】
【図１】一実施形態に係る本発明の貫通電極基板１００の断面図である。
【図２】一実施形態に係る本発明の貫通電極基板１００の製造工程を説明する図である。
【図３】一実施形態に係る本発明の貫通電極基板１００の製造工程を説明する図である。
【図４】一実施形態に係る本発明の貫通電極基板１００の貫通部１０６に金属材料を充填するための電解めっきに用いるパルス電圧を説明する図である。
【図５】一実施形態に係る本発明の貫通電極基板１００の貫通部１０６に金属材料を充填するための電解めっきに用いるパルス電圧を説明する図である。
【図６】一実施形態に係る本発明の貫通電極基板１００の貫通部１０６に金属材料を充填するための電解めっきに用いる直流電圧を説明する図である。
【図７】ＥＢＳＤ装置の構成を説明する図である。
【図８】ＥＢＳＤにより測定する試料測定の概念を説明する図である。
【図９】実施例１に係る本発明の貫通電極基板１００の貫通部１０６の金属材料の面積重み付けした結晶粒径分布図である。
【図１０】比較例１に係る貫通電極基板の貫通部の金属材料の面積重み付けした結晶粒径分布図である。
【図１１】比較例２に係る貫通電極基板の貫通部の金属材料の面積重み付けした結晶粒径分布図である。
【図１２】ＥＢＳＤにより測定した逆極点図の例である。
【図１３Ａ】実施例１に係る本発明の貫通電極基板１００の導通部１０６のマッピング測定及び逆極点図による結晶方位マップである（ＮＤ方向）。
【図１３Ｂ】実施例１に係る本発明の貫通電極基板１００の導通部１０６のマッピング測定及び逆極点図による結晶方位マップである（ＴＤ方向）。
【図１３Ｃ】実施例１に係る本発明の貫通電極基板１００の導通部１０６のマッピング測定及び逆極点図による結晶方位マップである（ＲＤ方向）。
【図１４】ＥＢＳＤパターンにおける、ＮＤ（Normal Direction）方向（Ｚ軸方向）、ＴＤ（Transverse Direction）方向（Ｙ軸方向）、ＲＤ（Reference Direction）方向（Ｘ軸方向）の結晶方位マップの説明図である。
【図１５Ａ】比較例１に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＮＤ方向）。
【図１５Ｂ】比較例１に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＴＤ方向）。
【図１５Ｃ】比較例１に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＲＤ方向）。
【図１６Ａ】比較例２に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＮＤ方向）。
【図１６Ｂ】比較例２に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＴＤ方向）。
【図１６Ｃ】比較例２に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＲＤ方向）。
【図１７】本発明に係る貫通電極基板１００上にＬＳＩチップが積層された半導体装置及び本発明に係る貫通電極基板１００を積層した積層型貫通電極基板３００を説明するための断面図である。
【図１８】物理量センサにより検出される加速度の変位信号を処理する加速度処理回路の一例を示す図である。
【図１９】センサモジュールを実装したモバイル端末機の一例を示す図である。
【符号の説明】
【００８７】
１００：貫通電極基板
１０２：基板
１０４：貫通孔
１０６：導通部
１０８：絶縁膜
１１０：シード層
３０２：バンプ
３０４、３０６：ＬＳＩ基板
３０６−１、３０６−２：チップ
３０８−１、３０８−２：電極パッド
【技術分野】
【０００１】
本発明は、基板の表裏を貫通する貫通電極を備えた貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置に関する。本明細書において、半導体装置とは、半導体特性を利用して機能し得る装置全般を指し、半導体集積回路、電子機器は半導体装置の範囲に含むものとする。
【背景技術】
【０００２】
近年、電子機器の高密度、小型化が進み、ＬＳＩチップが半導体パッケージと同程度まで縮小化しており、ＬＳＩチップを２次元配置することのみによる高密度化は限界に達しつつある。そこで実装密度を上げるためにＬＳＩチップを分け、それらを３次元に積層する必要がある。また、ＬＳＩチップを積層した半導体パッケージ全体を高速動作させるために積層回路同士を近づけ、積層回路間の配線距離を短くする必要がある。
【０００３】
そこで、上記の要求に応えるべく、ＬＳＩチップ間のインターポーザとして基板の表裏を導通する導通部を備えた貫通電極基板が提案されている（特許文献１）。特許文献１によれば、貫通電極基板は、基板に設けられた貫通孔内部を電解めっきによって導電材（Ｃｕ）を充填することで形成される。
【特許文献１】特開２００６−５４３０７号公報
【特許文献２】特開２００６−１４７９７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
貫通電極基板を複数のＬＳＩチップ間の接続あるいはＬＳＩチップとＭＥＭＳデバイスなどとの間の接続に用いる場合には、電解めっきで形成された導通部において確実に導通性が確保できること、そして電流損失が少ないことが求められる。
【０００５】
一方、貫通電極の製造工程において、ボイド（空隙）を低減する技術が特許文献２などに開示されている。しかしながら、特許文献２では、導通部の導通性確保に対するアプローチが検討されているが、導通部における電流損失に関して検討がなされていない。
【０００６】
そこで、本発明は上記の課題を鑑みてなされたものであり、基板の表裏を導通する導通部における電流損失を低減した貫通電極基板及びそれを用いた半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によると、表裏を貫通する貫通孔を有する基板と、前記貫通孔内に充填され、金属材料を含む導通部と、を備え、前記導通部の前記金属材料は、結晶粒径が２９μｍ以上の結晶粒を含むことを特徴とする貫通電極基板が提供される。
【０００８】
前記導通部の前記金属材料は、面積重み付けした平均結晶粒径が１３μｍ以上であることが好ましい。
【０００９】
前記導通部の前記金属材料の断面は、後方散乱電子回折法で検出される｛１０１｝面の以下の式（Ａ）で示される配向率が２１％以上であり、且つ、後方散乱電子回折法で検出される｛２２１｝面の以下の式（Ｂ）で示される配向率が１１％以上であることが好ましい。
配向率（％）＝｛１０１｝面と前記導通部の断面の表面とがなす角が８°以内の測定点の和／測定点の全数 ・・・（Ａ）
配向率（％）＝｛２２１｝面と前記導通部の断面の表面とがなす角が８°以内の測定点の和／測定点の全数 ・・・（Ｂ）
【００１０】
前記基板はシリコンからなり、前記導通部は、少なくとも前記基板側に設けた絶縁層上に形成されているようにしてもよい。
【００１１】
前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは２０〜１００μｍであるのが好ましい。
【００１２】
前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは３００〜８００μｍであるのが好ましい。
【００１３】
前記貫通電極基板を複数積層してもよい。
【００１４】
接続端子部を備えた半導体チップを少なくとも１つ含み、前記接続端子部と前記貫通電極基板の導通部とを接続して半導体装置を構成してもよい。
【００１５】
また、本発明の一実施形態によると、基板に表裏を貫通する貫通孔を形成し、前記基板及び前記貫通孔の表面に絶縁膜を形成し、前記基板の少なくとも一方の面及び／又は前記貫通孔に金属からなるシード膜を形成し、前記シード膜にパルス電圧を給電する電解めっき法により、前記貫通孔内に金属材料を充填する貫通電極基板の製造方法が提供される。
【００１６】
前記電解めっき法は、前記シード膜にプラス電圧とマイナス電圧を周期的に印加することによって行うようにしてもよい。
【発明の効果】
【００１７】
本発明よれば、基板の表裏を導通する導通部における電流損失を低減した貫通電極基板及びその製造方法並びにそれを用いた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明に係る貫通電極基板及びその製造方法について説明する。但し、本発明の貫通電極基板は多くの異なる態様で実施することが可能であり、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、本実施の形態及び実施例で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（１．貫通電極基板の構成）
図１は本実施形態に係る本発明の貫通電極基板１００の断面図である。本実施形態に係る本発明の貫通電極基板１００は、コアとなる基板１０２の表裏を貫通する貫通孔１０４を備えている。貫通孔１０４の内部には導通部１０６が形成されている。基板１０２はシリコンなどの半導体材料からなり、後述するがエッチング、レーザー、サンドブラスなどの方法により貫通孔１０４が形成されている。基板１０２の厚みは例えば１０〜８００μｍであるが、これに限定されるものではない。なお、図１においては、説明の便宜上、貫通孔１０４を１つしか示していないが、基板１０２に複数の貫通孔１０４が形成され、それぞれの貫通孔１０４に導通部１０６が形成されるようにしてもよい。また、好ましくは、３００〜８００μｍ、又は２０〜１００μｍの範囲の厚さの基板を用途に合わせて適宜選択すればよい。
【００２０】
本実施形態において、貫通孔１０４の内壁及び基板１０２の表面には電気絶縁性確保のための絶縁膜１０８が設けられている。絶縁膜１０８は例えばＳｉＯ2からなり、熱酸化法、ＣＶＤ法などにより形成される。絶縁膜１０８の厚みは０．１〜２μｍ程度であり、十分な絶縁性が確保できればその厚みは特に限定されない。
【００２１】
本実施形態においては、貫通孔１０４の開口径は１０〜１００μｍ程度である。なお、貫通孔１０４の開口径はこれに限定されるわけではなく、貫通電極基板１００の用途等に応じて適宜設定し得る。
【００２２】
本実施形態において、導通部１０６は貫通電極基板１００の表裏の導通をとる配線であり、金属材料を含む導電材料が充填されている。本実施形態においては、導通部１０６は、後述するように電解めっきにより金属材料が充填される。導通部１０６に用いる金属材料としては、例えば、銅を用いることができる。
【００２３】
本実施形態に係る本発明の貫通電極基板１００において、導通部１０６の金属材料は、後述するとおり、最大結晶粒径が２９μｍ以上の結晶粒を含んでいる。また、本実施形態に係る本発明の貫通電極基板１００において、導通部１０６の金属材料は、後述するとおり、面積重み付けした平均結晶粒径が１３μｍ以上の結晶粒を含んでいる。本実施形態に係る本発明の貫通電極基板１００において、上記構成により導通部１０６での電流損失を低減することができる。
【００２４】
また、本実施形態に係る本発明の貫通電極基板１００において、後述するとおり、導通部１０６の断面領域は、後方散乱電子回折法で検出される｛１０１｝面の導通部断面の表面となす角が８度以内である割合が２１％以上であり、且つ、後方散乱電子回折法で検出される｛２２１｝面の導通部断面の表面となす角が８度以内である割合が１１％以上であることが好ましい。このように、特定の方向に結晶配向している割合が多いことで、導通部１０６における電流損失をさらに低減することができる。
【００２５】
（２．貫通電極基板１００の製造方法）
ここで、図２及び図３を参照して本実施形態に係る本発明の貫通電極基板１００の製造方法について説明する。
【００２６】
（２−１．貫通電極基板１００の製造方法１）
（１）基板１０２の準備及び貫通孔１０４の穿設（図２（Ａ））
本実施形態においては、シリコンからなる基板１０２を準備する。基板１０２の厚みは特に限定されないが、３００〜８００μｍである。基板１０２の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク（図示せず）を形成した後、そのマスクを介して基板１０２を厚み方向にエッチングし、貫通孔１０４を形成する。エッチング方法としてはＲＩＥ法、ＤＲＩＥ法などを用いることができる。なお、基板１０２に対して表裏貫通する貫通孔１０４をエッチングのみで形成してもよいし、基板１０２に有底孔を形成した後バックグラインドにより研磨して開口させることによって貫通孔１０４を形成してもよい。研磨により、基板１０２の厚みを３００μｍ以下にしてもよい。
【００２７】
（２）絶縁膜１０８の形成（図２（Ｂ））
基板１０２の表面に絶縁膜１０８を形成する。本実施形態においては、絶縁膜１０８は酸化シリコン膜であり、熱酸化法あるいはＣＶＤ法により形成する。絶縁膜１０８には、酸化シリコン膜の他、窒化シリコン膜、窒化酸化シリコン膜、それらの積層膜などを用いてもよい。
【００２８】
（３）シード層の形成（図２（Ｃ））
基板１０２の少なくとも一方の面にシード層１１０を形成する。シード層１１０は基板１０２側にＴｉ層、その上にＣｕ層（以下、Ｃｕ／Ｔｉ層）、Ｃｕ層／ＴｉＮ層又はＣｕ／Ｃｒ層などにより構成される。本実施形態においては、シード層１１０にはＣｕ／Ｃｒ層を用いる。シード層１１０の成膜方法は、ＰＶＤ、スパッタ法などから適宜選択できる。シード層１１０に用いる金属材料は、導通部１０６の金属材料によって適宜選択することができる。シード層１１０は、電解メッキによって導通部１０６を形成するためのシード部及び給電部となる。
【００２９】
（４）導通部１０６の形成（図２（Ｄ））
電解めっき法を用いてシード層１１０に給電し、貫通孔１０４内に金属材料を充填していく。本実施形態においては、貫通孔１０４に充填する金属材料として、銅（Ｃｕ）を用いる。本実施形態においては、図４又は図５に示すように、シード層１１０に電流をパルス状に供給する電解めっき法によって、貫通孔１０４内に金属材料を充填する。図４に示すパルス電流の供給方法は、極性を反転させないパルス電流をシード層１１０に供給する方法である。また、図５に示すパルス電流の供給方法は、周期的に極性を反転させたパルス電流をシード層１１０に印加する方法である。図５に示すパルス電流の供給によるめっき方法は、ＰＲＣ（Periodical Reversed Current）法と呼ばれ、シード層１１０にプラス電圧とマイナス電圧を周期的に印加することによって、シード層１１０に流れる電流を一定の周期でフォワード（めっきされる側、即ちシード層１１０側がマイナス電位となる状態（正電流が流れる状態））とリバース（めっきされる側、即ちシード層１１０側がプラス電位となる状態（負電流が流れる状態））とを切り替えて行うめっき方法の一つであり、好ましいめっき方法の一つである。また、本実施形態のパルス電流による電解めっきにおいては、印加電圧、供給電流、電流密度、パルス切り替え時間（デューティー比）を適宜選択することができる。また、印加電圧、電流密度、パルス切り替え時間（デューティー比）を電解めっきの途中で変化させてもよい。パルス電流を供給することによってシード層１１０に流れる電流は、正電圧が印加されているときには０.５以上１.５Ａ以下の電流が流れ、負電圧が印加されているときには−６以上−２Ａ以下の電流が流れるようにしてもよい。
【００３０】
なお、パルス電流を供給する前に、図６に示すように、一定の直流電流をシード層１１０に供給する電解めっき法により、シード層１１０が形成されている面の貫通孔１０４の底部に蓋状の金属層を形成するようにしてもよい。貫通孔１０４に充填する金属材料としては、Ｃｕの他、金（Ａｕ）、ロジウム（Ｒｈ）、銀（Ａｇ）、白金（Ｐｔ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属及びこれらの合金などから選択され組み合わせた材料を用いることができる。
【００３１】
（５）不要な部分の除去（図２Ｅ）
シード層１１０及び導通部１０６の不要部をエッチングあるいはＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）により除去することにより、導通部１０６を形成する。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板１００を得ることができる。
【００３２】
（２−２．貫通電極基板の製造方法２）
ここでは、本実施形態に係る本発明の貫通電極基板１００の製造方法の別の例について説明する。上述の貫通電極基板１００の製造方法１と同様の構成については、改めて説明しない場合がある。なお、ここで説明する本実施形態に係る本発明の貫通電極基板１００の製造方法２は、貫通孔の深さが比較的浅い場合（例えば、２０μｍ〜１００μｍ程度）の又は厚さが２０〜１００μｍ程度の薄い貫通電極基板を得たい場合によく用いられる。
【００３３】
（１）基板１０２の準備及び孔の形成（図３（Ａ））
基板１０２の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク（図示せず）を形成した後、そのマスクを介して基板１０２を厚み方向にエッチングし、基板１０２を貫通しない有底孔１１２を形成する。エッチング方法としてはＲＩＥ法、ＤＲＩＥ法などを用いることができる。
【００３４】
（２）絶縁膜１０８の形成（図３（Ｂ））
基板１０２の表面に絶縁膜１０８を形成する。
【００３５】
（３）シード層の形成（図３（Ｃ））
絶縁膜１０８が形成されている基板１０２面にシード層１１４を形成する。このシード層１１４は、図３（Ｃ）に示すように、孔１１２の内部にも形成する。シード層１１４は、上述のシード層１１０と同様、Ｃｕ層／Ｔｉ層などにより構成される。シード層１１４は、シード層１１０と同様、電解メッキによって導通部１０６を形成するためのシード部及び給電部となる。シード層１１４は、ＭＯＣＶＤ法、スパッタ法又は蒸着法等によって形成される。
【００３６】
（４）導通部１０６の形成（図３（Ｄ））
電解めっき法を用いてシード層１１４に給電し、孔１１２内に金属材料を充填していく。本実施形態の貫通電極基板の製造方法２においても、貫通電極基板の製造方法１と同様、図４又は図５に示すように、シード層１１０に電流をパルス状に供給する電解めっき法によって、貫通孔１１２内に金属材料を充填する。なお、パルス電流を供給する前に、図６に示すように、一定の直流電流をシード層１１０に供給してもよい。本実施形態においては、孔１１２に充填する金属材料として、銅（Ｃｕ）を用いた。貫通孔１０４に充填する金属材料としては、銅の他、金（Ａｕ）、ロジウム（Ｒｈ）、銀（Ａｇ）、白金（Ｐｔ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属及びこれらの合金などから選択され組み合わせた材料を用いることができる。
【００３７】
（５）不要な部分の除去（図３（Ｅ））
シード層１１４及び導通部１０６の不要部をエッチングあるいはＣＭＰにより除去する。また、孔１１２が形成されている側と反対側の基板１０２面をバックグラインドによって導通部１０６の表面が露出するまで研磨することにより、導通部１０６を形成する。研磨により、基板１０２の厚さを薄くしてもよい。以上のプロセスによって、本実施形態に係る本発明の貫通電極基板１００を得ることができる。
【００３８】
（実施例１）
以下、本発明の貫通電極基板１００の実施例について説明する。厚さ６５０μｍの基板１０２を洗浄後、基板１０２の一方の面側にレジストを塗布し、露光、現像することにより、マスク（図示せず）を形成する。その後、そのマスクを介して基板１０２を厚み方向にＤＲＩＥ法によりエッチングし、４３０μｍの有底孔１１２を形成する（図２（Ａ））。レジストからなるマスクを除去した後、バックグラインドにより４００μｍの厚さとなるまで基板１０２を研磨する。
【００３９】
基板１０２を洗浄後、熱酸化法により基板１０２の表面に厚さ１μｍの熱酸化膜を形成する。その後、ＬＰＣＶＤ法により、厚さ２００ｎｍの窒化シリコン膜を形成する。これら熱酸化膜及び窒化シリコン膜が絶縁膜１０８を構成する（図２（Ｂ））。
【００４０】
基板１０２の一方の面に厚さ３０ｎｍのＣｒと厚さ２００ｎｍのＣｕを順に蒸着することによりシード層１１０を形成する（図２（Ｃ））。
【００４１】
その後、基板１０２をアッシングする。次に、図６に示す直流電流の供給による電解めっき法を用いて、シード層１１０に給電し、シード層１１０が形成されている面の貫通孔１０４の底部に蓋状の金属層を形成する。本実施例１においては、電流１.５４Ａ、電流密度１Ａ／ｄｍ2の直流電流を供給したその後、図５に示すパルス電圧の印加による電解めっき法を用いて、シード層１１０に給電し、貫通孔１０４内にＣｕを充填する（図２（Ｄ））。パルス切り替え時間は、正電流を８０ｍｓｅｃ、負電流を２ｍｓｅｃ供給するようにした。正電流が供給されているときには１.０５Ａの電流が流れ（電流密度３Ａ／ｄｍ2）、負電流が供給されているときには−４.２Ａの電流（電流密度−１２Ａ／ｄｍ2）が流れた。
【００４２】
なお、図５に示すパルス電流の供給による電解めっき法によってＣｕを充填し始める際、最初の１時間程度は小さな電流を供給し、正電流が供給されているときには０.３５Ａの電流が流れ（電流密度１Ａ／ｄｍ2）、負電流が供給されているときには−１.４Ａの電流（電流密度−４Ａ／ｄｍ2）が流れるようにしてもよい。
【００４３】
基板１０２を洗浄後、シード層１１０及び導通部１０６の不要部をＣＭＰにより除去することにより、導通部１０６を形成する。以上のプロセスによって、本実施例に係る本発明の貫通電極基板１００を得ることができた。
【００４４】
（３．後方散乱電子線回折法（Electron backscatter diffraction Pattern：ＥＢＳＤ）による結晶状態の分析）
ここで、図７及び図８を参照して、本実施形態に係る導通部１０６の金属材料の結晶粒径及び結晶配向状態の分析に用いる後方散乱電子線回折法（Electron backscatter diffraction Pattern：ＥＢＳＤ）について説明する。
【００４５】
（３−１．ＥＢＳＤの説明）
（Ａ）結晶方位の測定
本実施形態に係る導通部１０６の断面の結晶方位は、ＥＢＳＤ法によって測定する。図７はＥＢＳＤ装置の構成を説明する図である。また、図８はＥＢＳＤ装置により測定する試料測定の概念を説明する図である。本実施形態に係る導通部１０６の断面の結晶方位を測定するにあたっては、貫通部１０６の断面部に電子線２１２が照射されるように調節する。
【００４６】
ＥＢＳＤ装置２００は、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）２０２に専用の検出器２０４を設け、一次電子の後方散乱電子から結晶方位を分析する手法である。具体的には、電子銃２１０から出射される電子線２１２を鏡体２１４を通して試料室２０５内の試料台２０６に載置された結晶構造を持った試料２０８に入射させる（照射する）と、試料２０８で非弾性散乱が起こり、後方散乱電子２１６が発生する。その中には試料２０８中でブラッグ回折による結晶方位に特有の線状パターン（一般的に菊地像と呼ばれる）も合わせて観察される。この後方散乱電子２１６をスクリーン２１８を通してＳＥＭ２０２の検出器２０４で検出する。そして、検出された菊地像を解析することにより試料２０８の結晶方位を求めることができる。
【００４７】
各結晶粒が異なった結晶方位を持っている多結晶構造の場合においては、試料２０８に当てる電子線２１２の位置を移動させつつ方位解析を繰り返す（マッピング測定）ことで、面状の試料２０８について結晶方位または配向の情報を得ることができる。マッピング測定により各結晶方位がすべて決まると、試料２０８上の膜に対する結晶配向の状態を統計的に表示することができる。なお、多結晶構造を有する結晶体の配向分布を表示する図として逆極点図（逆極点図の例を図１２に示す）が多く用いられ、逆極点からは、測定試料のある特定の面が、どの格子面に優先配向しているかという情報を得ることができる。
【００４８】
マッピング測定及び逆極点図により、各格子面の特定の指数（｛１００｝、｛１１０｝、｛１１１｝など）において、その指数近傍にどの程度の結晶粒が集まっているか、その割合を数値化することで、各配向の存在比率をよりイメージしやすくなる。そこで、逆極点図において各格子面の特定の指数からのずれ角が８°以下の範囲（許容値）に存在する点数の全体に対するそれぞれの割合を各配向率として以下の式（１）に求めて示すことができる。ここで、許容値を８°としているのは、結晶粒の示す結晶方位には揺らぎがあることが予想されるためである。
【００４９】
配向率（％）＝
格子面と膜表面がなす角が許容値以内（８°以下）の測定点の和／測定点の全数
・・・（１）
【００５０】
（Ｂ）結晶粒径の測定
本実施形態に係る本発明の貫通電極基板１００の導通部１０６を構成する金属材料の結晶粒径の測定は、ＥＢＳＤ法によって行う。各結晶粒径が異なった結晶構造の場合には、試料２０８に照射する電子線の位置を移動させつつ結晶粒径測定を繰り返す（マッピング測定）ことで、面状の試料２０８について結晶粒径の情報を得ることができる。結晶粒の面積（Ａ）は結晶粒の数（Ｎ）に測定のステップサイズ（ｓ）で決まる測定点の面積をかけて算出する。ＥＢＳＤ測定では測定点を六角形として表わすことで、結晶粒の面積（Ａ）は以下の式（２）で表すことができる。
【００５１】
Ａ＝ Ｎ×√３／（２ｓ2） ・・・（２）
【００５２】
結晶粒径（Ｄ）は結晶粒の面積（Ａ）と等しい面積を持つ円の直径として計算する。結晶粒径（Ｄ）は以下の式（３）で表すことができる。
【００５３】
Ｄ＝（４Ａ／π）1/2 （但し、πは円周率） ・・・（３）
【００５４】
本明細書で定義する「結晶方位」、「結晶粒径」とは、以上のようにして測定した値を指すものとする。また、結晶粒径の測定においては、エッジグレイン（Edge Grain）を含むものとする。
【００５５】
次に、実施例１による本発明の貫通電極基板１００の導通部１０６を構成する金属材料、並びに比較例１及び２による貫通電極基板の導通部を構成する金属材料をＥＢＳＤ測定した結果について説明する。ここでは、それぞれの導通部を構成する金属材料の断面をアルゴンイオンにより加工する、いわゆるイオンポリッシュ法によって測定試料を作製した。また、ＥＢＳＤ測定における測定ポイントは、それぞれ、導通部の深さ方向中央部辺りである。
【００５６】
図９は実施例１による本発明の貫通電極基板１００の導通部１０６を構成する金属材料の結晶の面積重み付けした結晶粒径分布図である。結晶粒径（Ｄ）を横軸にとり、面積率（Ｒｓ）を縦軸にとったヒストグラムによって、導通部１０６を構成する結晶粒径の最大値、および平均値を算出できる。
【００５７】
ここで、面積率Ｒｓ（結晶粒径を含む割合（面積重み付け））は、測定領域の面積（Ｓｍ）を用いて、以下の式（４）で表すことができる。
【００５８】
Ｒｓ＝ Ａ×（Ｎ／Ｓｍ） ・・・（４）
【００５９】
図９に示すヒストグラムの横軸は結晶粒径の値（Ｄ）、縦軸（area fraction）はその値の結晶粒を含む割合を面積重み付けして示している。例えば図９の縦軸の０．１５は割合１５％を意味している。そして、各結晶粒径（Ｄ）に対して、その割合（Ｒｓ）を掛けたものを積算すると以下の式（５）のとおり面積重み付けした平均結晶粒径（Ｄｓ）が決まる。
【００６０】
Ｄｓ＝Σ｛Ｒｓ＊Ｄ｝ ・・・（５）
【００６１】
本実施例においては、結晶粒径の測定において、測定領域を有限（本実施例では５０μｍ×１５０μｍの領域）とするため、所望の領域から上記面積領域を切出して観測することになる。測定領域の縁（Ｅｄｇｅ）に含まれた結晶粒（Ｇｒａｉｎ）を含んだ値を本明細書では結晶粒径としている。また、分析結果は誤差を含んでいるため、小数点以下を考慮せず、切り捨てした数値を用いることにする。
【００６２】
測定条件は以下のとおりである。
使用した分析装置
ＳＥＭ 日本電子製 ＪＳＭ−７０００Ｆ
ＥＢＳＤ ＴＳＬ社製 ＯＩＭ ソフトウエアＶｅｒ．４．６
観察条件
ＥＢＳＤ測定
加速電圧 ２５ｋＶ
試料傾斜角 ７０°
測定ステップ ０．３μｍ
【００６３】
実施例１による本発明の貫通電極基板１００の導通部１０６の金属材料の最大粒径は２９μｍ、平均粒径（面積重み付け）は１３μｍであった。高周波領域における伝送特性評価の結果、実施例１による本発明の貫通電極基板１００の導通部１０６の電流損失は小さく、導通部１０６は優れた電気特性を有し、優位性があることが確認された。
【００６４】
一方、比較例１（プロセスの詳細については後述する。）による貫通電極基板の導通部を構成する金属材料の結晶の面積重み付けした結晶粒径分布図を図１０に示す。比較例１による貫通電極基板の導通部を構成する金属材料の最大粒径は１０μｍ、平均粒径（面積重み付け）は２μｍであった。比較例１による貫通電極基板の導通部１０６の電流損失は高く、導通部の電気特性は悪かった。
【００６５】
また、比較例２（プロセスの詳細については後述する。）による貫通電極基板の導通部を構成する金属材料の結晶の面積重み付けした結晶粒径分布図を図１１に示す。比較例２による貫通電極基板の導通部を構成する金属材料の最大粒径は１１μｍ、平均粒径（面積重み付け）は２μｍであった。比較例２による貫通電極基板の導通部１０６の電流損失は高く、導通部の電気特性は悪かった。
【００６６】
図１２はＥＢＳＤにより求められる実施例１に係る本発明の貫通電極基板１００の導通部１０６の逆極点図の一例である。マッピングにおける測定点を標準三角形と呼ばれる扇状の枠内プロットしたものである。配向率の高低を等高線図として示している。
【００６７】
図１３Ａ、図１３Ｂ及び図１３Ｃは、実施例１に係る本発明の貫通電極基板１００の導通部１０６のマッピング測定及び逆極点図による結晶方位マップである。なお、図１４に示すように、得られたＥＢＳＤパターンからは、ＮＤ（Normal Direction）方向（Ｚ軸方向）の結晶方位マップだけではなく、ＴＤ（Transverse Direction）方向（Ｙ軸方向）、ＲＤ（Reference Direction）方向（Ｘ軸方向）の結晶方位マップを得ることができる。本実施形態においては、基板表面に対して垂直方向をＮＤ方向（Ｚ軸方向）、基板表面と平行方向をＴＤ方向（Ｙ軸方向）及びＲＤ方向（Ｘ軸方向）（但し、ＴＤ方向とＲＤ方向は互いに垂直関係にある）とする。図１３Ａ、図１３Ｂ及び図１３Ｃは、それぞれ、ＮＤ方向、ＴＤ方向、ＲＤ方向の結晶方位マップである。実施例１の導通部１０６のＮＤ軸方向の結晶方位マップにおける上述の式（１）による配向率は、｛１０１｝面を有する配向が２１％、｛１１１｝面を有する配向が１％、｛００１｝面を有する配向が０％、｛２２１｝面を有する配向が１１％、｛５１１｝面を有する配向が１％であった。
【００６８】
一方、図１５Ａ、図１５Ｂ及び図１５Ｃは、比較例１に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである。図１５Ａ、図１５Ｂ及び図１５Ｃは、それぞれ、ＮＤ方向、ＴＤ方向、ＲＤ方向の結晶方位マップである。比較例１の導通部のＮＤ軸方向の結晶方位マップにおける上述の式（１）による配向率は、｛１０１｝面を有する配向が１４％、｛１１１｝面を有する配向が２％、｛００１｝面を有する配向が１％、｛２２１｝面を有する配向が１４％、｛５１１｝面を有する配向が３％であった。
【００６９】
また、図１６Ａ、図１６Ｂ及び図１６Ｃは、比較例２に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである。図１５Ａ、図１５Ｂ及び図１５Ｃは、それぞれ、ＮＤ方向、ＴＤ方向、ＲＤ方向の結晶方位マップである。比較例２の導通部のＮＤ軸方向の結晶方位マップにおける上述の式（１）による配向率は、｛１０１｝面を有する配向が６％、｛１１１｝面を有する配向が２％、｛００１｝面を有する配向が１％、｛２２１｝面を有する配向が２２％、｛５１１｝面を有する配向が２％であった
【００７０】
ここで、実施例１、比較例１及び比較例２における最大粒径、平均粒径、｛１０１｝面を有する配向率、｛２２１｝面を有する配向率に注目すると、以下の表のとおり示すことができる。
【表１】
【００７１】
以上の結果により、貫通電極基板１００の導通部１０６の最大粒径が２９μｍ以上のとき、電流損失が小さく、導通部１０６は優れた電気特性を有することがわかる。これは、貫通電極基板１００の導通部１０６の金属粒径が大きいと、電流損失が小さくなり、抵抗が小さくなるためであると考えられる。また、貫通電極基板１００の導通部１０６の平均粒径（面積重み付け）が１３μｍ以上のとき、電流損失が小さく、導通部１０６は優れた電気特性を有することがわかる。また、貫通電極基板１００の導通部１０６の後方散乱電子回折法で検出される｛１０１｝面の配向率が２１％以上のとき、且つ｛２２１｝面の配向率が１１％以上のとき、電流損失が小さく、導通部１０６は優れた電気特性を有することがわかる。
【００７２】
これは、本発明の貫通電極基板の貫通孔に充填されている金属材料は、電流が流れる方向への金属結晶の配向割合が多く、結晶粒界が少ないからであると考えられる。本発明の貫通電極基板の製造方法においては、貫通孔の一方向にめっき金属層を成長するものである。従って貫通孔方向に沿った結晶配向の割合が多い結晶が形成される。
【００７３】
電流が流れる方向に金属結晶が全て配向し、結晶粒界が無いことが理想的な状態である。ＥＢＳＤのＮＤ方向（Ｚ軸方向）で{００１}に全て配向しているのが望ましい。{１０１}配向も電流が流れる方向に配向しており、電流の流れやすさという点においては{００１}面に続いて重要な配向面である。{００１}や{１０１}配向比率が高い程、貫通孔の上下間の電気の流れが優れており望ましい。一般的に多結晶はランダムに配向している状態が多く占めるが、本発明の貫通電極基板の貫通孔は電流が流れる方向に水平に近い{１０１}面の配向性比率が高いため、従来例と比較して、電流損失が小さくなる効果があることがわかる。
【００７４】
以下、上述した比較例１及び２について説明する。
（比較例１）
貫通孔に金属材料を充填する前までの工程については、実施例１と同様である。基板にシード層を形成した後、電解めっき法を用いて図６に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は１.５４（電流密度１Ａ／ｄｍ2）であった。その後の工程は実施例１と同様であった。
【００７５】
（比較例２）
貫通孔に金属材料を充填する前までの工程については、２−２．貫通電極基板の製造方法２と同様である基板にシード層を形成した後、電解めっき法を用いて図６に示す直流電流をシード層に供給し、導通部に金属材料を充填する。このときの電流は１.５４Ａ（電流密度１Ａ／ｄｍ2）であった。その後の工程は実施例１と同様であった。
【００７６】
（実施形態２）
本実施形態２においては、実施形態１に係る本発明の貫通電極基板１００上にＬＳＩチップが積層された半導体装置の例及び実施形態１に係る本発明の貫通電極基板１００を複数層積層した半導体装置の例について説明する。なお、実施形態１と同様の構成や製造方法については、ここでは改めて説明しない。
【００７７】
図１７（Ａ）及び（Ｂ）を参照する。図１７（Ａ）には、３つの実施形態１に係る本発明の貫通電極基板１００が積層された本実施形態に係る半導体装置が示されている。貫通電極基板１００にはＤＲＡＭ等の半導体素子が形成されている。３つの貫通電極基板１００は積層され、バンプ３０２を介して互いに接続されている。貫通電極基板１００は、それぞれに形成されたＤＲＡＭを電気的に接続するインターボーザとしての役割を果たしている。３層に積層された貫通電極基板１００は、バンプ３０２を介してＬＳＩ基板３０４に接続される。なお、積層する貫通電極基板１００の数は３層に限定されない。バンプ３０４には、Ｉｎ（インジウム）、Ｃｕ、Ａｕ等の金属を用いることができる。また、貫通電極基板１００同士の接合には、主として、ポリイミド、ＢＣＢ（ベンゾシクロブテン）などの樹脂を用いて、塗布、焼成して接着してもよい。また、貫通電極基板１００同士の接合には、エポキシ樹脂を用いてもよい。さらに、貫通電極基板１００同士の接合には、プラズマ活性化による接合、共晶接合などを用いてもよい。
【００７８】
本実施形態のように本発明の貫通電極基板１００が積層した場合、本発明の貫通電極基板１００の導通部１０６（貫通孔）の抵抗をRi、積層し接続する本発明の貫通電極基板１００の積層数をNとすると、直列に接続される導通部１０６（貫通孔）全体の抵抗はN×Riとなり、導通部１０６（貫通孔）の抵抗を小さくすることができる。
【００７９】
図１７（Ｂ）には、ＭＥＭＳデバイスやＣＰＵ、メモリ等のＬＳＩチップ（半導体チップ）３０６−１及び３０６−２が搭載された貫通電極基板１００を有する半導体装置の例を示す。ＬＳＩチップ３０６−１及び３０６−２の接続端子である電極パッド３０８−１及び３０８−２がそれぞれバンプ３０４を介して貫通電極基板１００の導通部１０６と電気的に接続されている。ＬＳＩチップ３０６−１及び３０６−２が搭載された貫通電極基板１００は、ＬＳＩ基板３０６に搭載され、ＬＳＩ基板３０６とＬＳＩチップ３０６−１とがワイヤボンディングによって接続されている。例えば、ＬＳＩチップ３０６−１を３軸加速度センサとし、ＬＳＩチップ３０６−２を２軸磁気センサとすることによって、５軸モーションセンサを一つのモジュールで実現することができる。このように、実施形態１に係る本発明の貫通電極基板１００は、複数のＬＳＩチップ同士を３次元実装するためのインターポーザとして用いることができる。
（実施形態３）
本実施形態３においては、上述の実施形態１及び２の貫通電極基板に搭載されるＬＳＩチップとして、ＭＥＭＳデバイスを用いる場合について説明する。本実施形態においては、ＭＥＭＳデバイスは、物理量センサ３０２−１を例にとって説明する。
【００８０】
以下、物理量センサ３０２−１により検出される加速度の変位信号を処理する処理回路について説明する。
【００８１】
＜処理回路＞
上記物理量センサ３０２−１により検出される加速度の変位信号を処理する各処理回路の構成例について図１８を参照して説明する。
【００８２】
図１８は、物理量センサ３０２−１により検出される加速度の変位信号を処理する加速度処理回路４００の回路構成を示す図である。この場合、物理量センサはピエゾ抵抗型加速度センサである。図１８において、加速度処理回路４００は、増幅回路４０１と、サンプルホールド回路（Ｓ／Ｈ）４０２〜４０４と、出力抵抗Ｒｏｕｔと、キャパシタＣｘ，Ｃｙ，Ｃｚと、から構成される。なお、図中のＸ軸出力、Ｙ軸出力、Ｚ軸出力は、印加される加速度に応じて物理量センサ３０２−１から出力されるＸ軸方向、Ｙ軸方向、Ｚ軸方向の各変位信号である。なお、出力抵抗ＲｏｕｔとキャパシタＣｘ，Ｃｙ，Ｃｚは、加速度信号に対応する周波数成分を通過させるローパスフィルタとして機能する。
【００８３】
増幅回路４０１は、印加される加速度に応じて物理量センサ３０２−１から出力されるＸ軸方向、Ｙ軸方向、Ｚ軸方向の各変位信号（静電容量変化）を所定の増幅率で増幅してサンプルホールド回路４０２〜４０４にそれぞれ出力する。サンプルホールド回路４０２は、増幅回路４０１で増幅されたＸ軸方向変位信号を所定のタイミングでサンプル／ホールドして出力抵抗Ｒｏｕｔ及びキャパシタＣｘを介してＸ方向の加速度検出信号Ｘｏｕｔを出力する。サンプルホールド回路４０３は、増幅回路４０１で増幅されたＹ軸方向変位信号を所定のタイミングでサンプル／ホールドして出力抵抗Ｒｏｕｔ及びキャパシタＣｙを介してＹ方向の加速度検出信号Ｙｏｕｔを出力する。サンプルホールド回路４０４は、増幅回路４０１で増幅されたＺ軸方向変位信号を所定のタイミングでサンプル／ホールドして出力抵抗Ｒｏｕｔ及びキャパシタＣｚを介してＺ方向の加速度検出信号Ｚｏｕｔを出力する。
【００８４】
この物理量センサ３０２−１と処理回路４００等を実装した本発明の貫通電極基板１００又は本発明の積層型貫通電極基板３００は、センサモジュールとして携帯情報端末や携帯電話などに搭載される。図１９は、物理量センサ３０２−１と処理回路４００等を実装した本発明の貫通電極基板１００又は本発明の積層型貫通電極基板３００を実装した半導体装置の一例である携帯型情報端末５００の一例を示す図である。図１９において、携帯型情報端末５００は、筐体５０１、ディスプレイ部５０２と、キーボード部５０３、から構成される。センサモジュールは、キーボード部５０２の内部に実装されている。携帯型情報端末５００は、その内部に各種プログラムを記憶し、各種プログラムにより通信処理や情報処理等を実行する機能を有する。この携帯型情報端末５００では、物理量センサ３０２−１と処理回路４００等が実装されたセンサモジュールにより検出される加速度や角速度をアプリケーションプログラムで利用することにより、例えば、落下時の加速度を検出して電源をオフさせる等の機能を付加することが可能になる。
【００８５】
上記のように物理量センサ３０２−１と処理回路４００等が実装されたセンサモジュールをモバイル端末機に実装することにより、新たな機能を実現することができ、モバイル端末機の利便性や信頼性を向上させることが可能になる。
【図面の簡単な説明】
【００８６】
【図１】一実施形態に係る本発明の貫通電極基板１００の断面図である。
【図２】一実施形態に係る本発明の貫通電極基板１００の製造工程を説明する図である。
【図３】一実施形態に係る本発明の貫通電極基板１００の製造工程を説明する図である。
【図４】一実施形態に係る本発明の貫通電極基板１００の貫通部１０６に金属材料を充填するための電解めっきに用いるパルス電圧を説明する図である。
【図５】一実施形態に係る本発明の貫通電極基板１００の貫通部１０６に金属材料を充填するための電解めっきに用いるパルス電圧を説明する図である。
【図６】一実施形態に係る本発明の貫通電極基板１００の貫通部１０６に金属材料を充填するための電解めっきに用いる直流電圧を説明する図である。
【図７】ＥＢＳＤ装置の構成を説明する図である。
【図８】ＥＢＳＤにより測定する試料測定の概念を説明する図である。
【図９】実施例１に係る本発明の貫通電極基板１００の貫通部１０６の金属材料の面積重み付けした結晶粒径分布図である。
【図１０】比較例１に係る貫通電極基板の貫通部の金属材料の面積重み付けした結晶粒径分布図である。
【図１１】比較例２に係る貫通電極基板の貫通部の金属材料の面積重み付けした結晶粒径分布図である。
【図１２】ＥＢＳＤにより測定した逆極点図の例である。
【図１３Ａ】実施例１に係る本発明の貫通電極基板１００の導通部１０６のマッピング測定及び逆極点図による結晶方位マップである（ＮＤ方向）。
【図１３Ｂ】実施例１に係る本発明の貫通電極基板１００の導通部１０６のマッピング測定及び逆極点図による結晶方位マップである（ＴＤ方向）。
【図１３Ｃ】実施例１に係る本発明の貫通電極基板１００の導通部１０６のマッピング測定及び逆極点図による結晶方位マップである（ＲＤ方向）。
【図１４】ＥＢＳＤパターンにおける、ＮＤ（Normal Direction）方向（Ｚ軸方向）、ＴＤ（Transverse Direction）方向（Ｙ軸方向）、ＲＤ（Reference Direction）方向（Ｘ軸方向）の結晶方位マップの説明図である。
【図１５Ａ】比較例１に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＮＤ方向）。
【図１５Ｂ】比較例１に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＴＤ方向）。
【図１５Ｃ】比較例１に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＲＤ方向）。
【図１６Ａ】比較例２に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＮＤ方向）。
【図１６Ｂ】比較例２に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＴＤ方向）。
【図１６Ｃ】比較例２に係る貫通電極基板の導通部のマッピング測定及び逆極点図による結晶方位マップである（ＲＤ方向）。
【図１７】本発明に係る貫通電極基板１００上にＬＳＩチップが積層された半導体装置及び本発明に係る貫通電極基板１００を積層した積層型貫通電極基板３００を説明するための断面図である。
【図１８】物理量センサにより検出される加速度の変位信号を処理する加速度処理回路の一例を示す図である。
【図１９】センサモジュールを実装したモバイル端末機の一例を示す図である。
【符号の説明】
【００８７】
１００：貫通電極基板
１０２：基板
１０４：貫通孔
１０６：導通部
１０８：絶縁膜
１１０：シード層
３０２：バンプ
３０４、３０６：ＬＳＩ基板
３０６−１、３０６−２：チップ
３０８−１、３０８−２：電極パッド
【特許請求の範囲】
【請求項１】
表裏を貫通する貫通孔を有する基板と、
前記貫通孔内に充填され、金属材料を含む導通部と、
を備え、
前記導通部の前記金属材料は、結晶粒径が２９μｍ以上の結晶粒を含むことを特徴とする貫通電極基板。
【請求項２】
前記導通部の前記金属材料は、面積重み付けした平均結晶粒径が１３μｍ以上であることを特徴とする請求項１に記載の貫通電極基板。
【請求項３】
前記導通部の前記金属材料の断面は、後方散乱電子回折法で検出される｛１０１｝面の以下の式（Ａ）で示される配向率が２１％以上であり、且つ、後方散乱電子回折法で検出される｛２２１｝面の以下の式（Ｂ）で示される配向率が１１％以上であることを特徴とする請求項１又は２に記載の貫通電極基板。
配向率（％）＝｛１０１｝面と前記導通部の断面の表面とがなす角が８°以内の測定点の和／測定点の全数 ・・・（Ａ）
配向率（％）＝｛２２１｝面と前記導通部の断面の表面とがなす角が８°以内の測定点の和／測定点の全数 ・・・（Ｂ）
【請求項４】
前記基板はシリコンからなり、
前記導通部は、少なくとも前記基板側に設けた絶縁層上に形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の貫通電極基板。
【請求項５】
前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは２０〜１００μｍであることを特徴とする請求項１乃至４のいずれか一項に記載の貫通電極基板。
【請求項６】
前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは３００〜８００μｍであることを特徴とする請求項１乃至４のいずれか一項に記載の貫通電極基板。
【請求項７】
請求項１乃至６の何れか一に記載の貫通電極基板を複数有し、前記複数の貫通電極基板が積層されていることを特徴とする半導体装置。
【請求項８】
接続端子部を備えた半導体チップを少なくとも１つ含み、
前記接続端子部と請求項１乃至７のいずれか一項に記載の貫通電極基板の導通部とを接続して構成された半導体装置。
【請求項９】
基板に表裏を貫通する貫通孔を形成し、
前記基板及び前記貫通孔の表面に絶縁膜を形成し、
前記基板の少なくとも一方及び／又は前記貫通孔に金属からなるシード膜を形成し、
前記シード膜にパルス電流を供給する電解めっき法により、前記貫通孔内に金属材料を充填することを特徴とする貫通電極基板の製造方法。
【請求項１０】
前記電解めっき法は、前記シード膜にプラス電圧とマイナス電圧を周期的に印加することによって行うことを特徴とする請求項９に記載の貫通電極基板の製造方法。
【請求項１】
表裏を貫通する貫通孔を有する基板と、
前記貫通孔内に充填され、金属材料を含む導通部と、
を備え、
前記導通部の前記金属材料は、結晶粒径が２９μｍ以上の結晶粒を含むことを特徴とする貫通電極基板。
【請求項２】
前記導通部の前記金属材料は、面積重み付けした平均結晶粒径が１３μｍ以上であることを特徴とする請求項１に記載の貫通電極基板。
【請求項３】
前記導通部の前記金属材料の断面は、後方散乱電子回折法で検出される｛１０１｝面の以下の式（Ａ）で示される配向率が２１％以上であり、且つ、後方散乱電子回折法で検出される｛２２１｝面の以下の式（Ｂ）で示される配向率が１１％以上であることを特徴とする請求項１又は２に記載の貫通電極基板。
配向率（％）＝｛１０１｝面と前記導通部の断面の表面とがなす角が８°以内の測定点の和／測定点の全数 ・・・（Ａ）
配向率（％）＝｛２２１｝面と前記導通部の断面の表面とがなす角が８°以内の測定点の和／測定点の全数 ・・・（Ｂ）
【請求項４】
前記基板はシリコンからなり、
前記導通部は、少なくとも前記基板側に設けた絶縁層上に形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の貫通電極基板。
【請求項５】
前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは２０〜１００μｍであることを特徴とする請求項１乃至４のいずれか一項に記載の貫通電極基板。
【請求項６】
前記貫通孔の開口径は１０μｍ〜１００μｍであり、かつ前記基板の厚みは３００〜８００μｍであることを特徴とする請求項１乃至４のいずれか一項に記載の貫通電極基板。
【請求項７】
請求項１乃至６の何れか一に記載の貫通電極基板を複数有し、前記複数の貫通電極基板が積層されていることを特徴とする半導体装置。
【請求項８】
接続端子部を備えた半導体チップを少なくとも１つ含み、
前記接続端子部と請求項１乃至７のいずれか一項に記載の貫通電極基板の導通部とを接続して構成された半導体装置。
【請求項９】
基板に表裏を貫通する貫通孔を形成し、
前記基板及び前記貫通孔の表面に絶縁膜を形成し、
前記基板の少なくとも一方及び／又は前記貫通孔に金属からなるシード膜を形成し、
前記シード膜にパルス電流を供給する電解めっき法により、前記貫通孔内に金属材料を充填することを特徴とする貫通電極基板の製造方法。
【請求項１０】
前記電解めっき法は、前記シード膜にプラス電圧とマイナス電圧を周期的に印加することによって行うことを特徴とする請求項９に記載の貫通電極基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１４】
【図１７】
【図１８】
【図１９】
【図９】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１４】
【図１７】
【図１８】
【図１９】
【図９】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【公開番号】特開２０１０−９８１４０（Ｐ２０１０−９８１４０Ａ）
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願番号】特願２００８−２６７８６５（Ｐ２００８−２６７８６５）
【出願日】平成２０年１０月１６日（２００８．１０．１６）
【出願人】（０００００２８９７）大日本印刷株式会社 (14,506)
【Ｆターム（参考）】
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願日】平成２０年１０月１６日（２００８．１０．１６）
【出願人】（０００００２８９７）大日本印刷株式会社 (14,506)
【Ｆターム（参考）】
[ Back to top ]