【課題】信頼性の高い回路基板を低コストで供給する。
【解決手段】例えば、開口部１０１を介してチップ取り出し電極２を含む基板１の一部表面が露出するようメタルマスク１００を基板１に被せ、イオン化された被着金属に、０．０１ｅＶから２５０ｅＶの被着エネルギを与えるイオンプレーティング法により金属導体を形成した後、メタルマスク１００を剥離することによって、基板１の一部表面に形成された金属導体からなる配線層２１を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層２１を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。 （もっと読む）

【課題】製造プロセスの工程数を少なくし得ると同時に低い接続抵抗を実現し得る構造を持つ半導体装置の製造方法を提供する。
【解決手段】この製造方法は、セルトランジスタの拡散領域２０６Ａ，２０６Ｃ，２０６Ｄ，２０６Ｆに達する第１のコンタクトホールと、セルトランジスタの拡散領域２０６Ｂ，２０６Ｅに達するビット線コンタクトホールと、このビット線コンタクトホールに連通する配線溝とを第１の絶縁膜２０８Ｐに埋め込み形成する。また、これら第１のコンタクトホール、ビット線コンタクトホールおよび配線溝に導電性材料を埋め込むことでそれぞれ第１のコンタクトプラグ２１０Ａ〜２１０Ｄとビット線コンタクト２１１Ｂ，２１１Ｆとを形成し、第１のコンタクトプラグ２１０Ａ〜２１０Ｄを、第２の絶縁膜２１２に形成された開口部を介して、第３の絶縁膜２１４Ｐに形成されたキャパシタと電気的に接続する。 （もっと読む）

【課題】回路素子と機能素子とが同一基板上に絶縁膜を介して積層して形成される電気部品において、２つの素子間を結ぶ接続配線の信頼性を従来に比して高められる電気部品を提供する。
【解決手段】ＣＭＯＳトランジスタ１１に接続され、第１の絶縁膜２０上に形成される第１の配線２２Ａと、第１の配線２２Ａ上に形成される第２の絶縁膜３０を介して形成され、ＭＥＭＳ素子５０に接続される第２の配線３１と、第２の配線３１上を覆う第３と第４の絶縁膜４０，６０と、第２の配線３１と第１の配線２２Ａとを接続する接続配線７０とを備え、接続配線７０は、第２の配線３１の形成位置内で第４と第３の絶縁膜６０，４０を貫通する第１のビア７１と、第１の配線２２Ａの形成位置内で第４〜第２の絶縁膜６０，４０，２０を貫通するビア７０２と、第４の絶縁膜６０上で第１と第２のビア７０１，７０２とを結ぶ接続用配線７０３とが同一材料で一体的に形成されている。 （もっと読む）

【課題】酸化物半導体層と多結晶シリコン半導体層を共に用い得る有機発光表示装置及びその製造方法を提供する。
【解決手段】基板本体と、基板本体上に形成された第１ゲート電極及び第２半導体層と、第１ゲート電極及び第２半導体層の上に形成されたゲート絶縁膜と、ゲート絶縁膜を介在して第１ゲート電極及び第２半導体層上にそれぞれ形成された第１半導体層及び第２ゲート電極と、第１半導体層と少なくとも一部が相接して重畳した複数のエッチングストッパ層と、複数のエッチングストッパ層をそれぞれ露出する複数のコンタクトホールを有し、第１半導体層及び第２ゲート電極上に形成された層間絶縁膜と、層間絶縁膜上に形成され、複数のエッチングストッパ層を通じて第１半導体層とそれぞれ直接的／間接的に接続された第１ソース電極及び第１ドレイン電極と、層間絶縁膜上に形成され、第２半導体層と接続された第２ソース電極及び第２ドレイン電極とを含む。 （もっと読む）

【課題】単一のスパッタリングチャンバを用いて基板に形成された開口部内へのＡｌ材料のコンタクト埋め込みを適切に行えるスパッタリング装置を提供する。
【解決手段】スパッタリング装置１００は、Ａｌからなるターゲット３５Ｂおよび開口部が形成された基板３４Ｂを格納可能なスパッタリングチャンバ３０と、カソードユニット４１およびアノードＡ間の放電によりプラズマを形成可能なプラズマガン４０と、プラズマガン４０から放出されたプラズマを磁界の作用によりシート状に変形可能な磁界発生手段２４Ａ、２４Ｂと、を備える。シートプラズマ２７は、スパッタリングチャンバ３０内の基板３４Ｂとターゲット３５Ｂとの間を通過するように誘導され、シートプラズマ２７中の荷電粒子によってターゲット３５ＢからスパッタリングされたＡｌ材料が基板３４Ｂの開口部に堆積する際に、Ａｌ材料からなる堆積膜のカバレッジ性が、プラズマ放電電流ＩＤおよび基板バイアス電圧ＶＡに基づいて調整されている。 （もっと読む）

【課題】多孔質層間絶縁膜作製の際の多層化工程数を削減することができる前駆体組成物、この前駆体組成物を用いて得られた多孔質膜及びその作製方法、並びにこの多孔質膜を利用した半導体装置の提供。
【解決手段】式：Ｓｉ(ＯＲ^１)_４の化合物（Ａ）及び式：Ｒ_ａ(Ｓｉ)(ＯＲ^２)_４−ａの化合物（Ｂ）（上記式中、Ｒ^１は１価の有機基を表し、Ｒは水素原子、又は１価の有機基を表し、Ｒ^２は１価の有機基を表し、ａは１〜３の整数であり、Ｒ、Ｒ^１及びＲ^２は同一であっても異なっていてもよい。）から選ばれた少なくとも１種の化合物と、２５０℃以上で熱分解する熱分解性有機化合物（Ｄ）と、９０〜２００℃の温度範囲内で熱分解し、そしてこの熱分解によりアミン類を発生する化合物であって、この熱分解温度以下では、この化合物の水溶液又はこの水溶液とアルコールとの混合溶液のｐＨが６．５〜８の範囲内に入る化合物（Ｅ）を含む。 （もっと読む）

【課題】フォーカス値の測定時間を短縮し、かつ正確なフォーカス値を得ることができる半導体装置の製造方法及び露光装置を提供する。
【解決手段】半導体装置の製造方法は、ウエハ３上に形成されたレジスト６より下層に形成された膜によって反射率が異なる領域について測定されたフォーカス値を取得し、反射率が低い第１の領域３１について得られたフォーカス値に、前記第１の領域３１よりも反射率が高い第２の領域３２について得られたフォーカス値を近づけて露光処理を行う。 （もっと読む）

【課題】 金属膜やＨｉｇｈ−ｋ膜の膜質の劣化を抑制できる半導体装置の製造方法を提供すること。
【解決手段】 第１の薄膜２上に、第１の薄膜２とは異なる第２の薄膜３を形成し、第２の薄膜３上に、第２の薄膜３とは異なる膜からなる犠牲膜５を形成し、犠牲膜５をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成し、シリコン含有プリカーサー、酸素含有ガスを基板上に間欠的に供給して、犠牲膜パターンにシリコン酸化膜６を被覆し、シリコン酸化膜６をエッチングにより犠牲膜５の側壁上に側壁スペーサー６ａを形成し、犠牲膜５を除去し、側壁スペーサー６ａをマスクとして用いて第１の薄膜２および第２の薄膜３を加工する。 （もっと読む）

【課題】画素ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現し、信頼性と生産性を向上させる技術を提供することを課題とする。
【解決手段】画素領域に形成する画素ＴＦＴをチャネルエッチ型の逆スタガ型ＴＦＴで基板上に形成し、ソース領域及びドレイン領域のパターニングと画素電極のパターニングを同じフォトマスクで行う。また、ソース配線を画素電極と同じ材料である導電膜で覆い、基板全体を外部の静電気等から保護する構造とする。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による静電気の発生を防止することができる。特に、製造工程で行われる液晶配向処理のラビング時に発生する静電気からＴＦＴ等を保護することができる。 （もっと読む）

【課題】
太幅配線の添加元素を細幅配線の添加元素とは独立に制御する。
【解決手段】
層間絶縁膜に、第１の幅を有する第１の配線溝および第１の幅より広い第２の幅を有する第２の配線溝を形成し、第１の配線溝および第２の配線溝内に、第１の添加元素を含む第１のシード層を形成し、第１のシード層上に第１の銅層を形成し、第１の配線溝内の第１の銅層および第１のシード層を残存させつつ、第２の配線溝内の第１の銅層および第１のシード層を除去し、その後、第２の配線溝内に、第２の添加元素を含む又は添加元素を含まない第２のシード層を形成し、第２のシード層の上に第２の銅層を形成する。 （もっと読む）

【課題】表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有するＩＣチップをボンディング等により実装することが困難となり、製造コストが増大するという問題がある。
【解決手段】同一基板上に画素部と、画素部を駆動する駆動回路とを有し、画素部に酸化物半導体を用いた薄膜トランジスタを用い、さらに駆動回路の少なくとも一部の回路も酸化物半導体を用いた薄膜トランジスタで構成する。同一基板上に画素部に加え、駆動回路を設けることによって製造コストを低減する。 （もっと読む）

【課題】ＩＧＺＯ層とＩＴＯ層とを電気的に接続する場合には、易加工性を備え電気抵抗率が低いアルミ等の金属と高融点金属としてのチタン等との積層構造を用いる必要があるが、積層構造を形成する場合、複数の金属層を形成する必要がある。そのため製造工程が増えると共に、パーティクル等の発生確率が増え、歩留まりを落とすという課題がある。
【解決手段】ＩＴＯ等の金属酸化物を用いた画素電極２ａが、層間絶縁層９に形成されたコンタクトホール９ａを介してＩＧＺＯ層を用いた配線層７ａと電気的に接続している。画素電極２ａとＡｌ−Ｎｄ合金を用いた上電極６ｃと直接接触させた場合、コンタクト抵抗が高くなるが、配線層７ａにＩＧＺＯ層を用い、画素電極２ａにＩＴＯ等の第２金属酸化物配線層を用いた場合、互いの構造が類似していることから、密接させるだけで接触抵抗の増大を招くことなく電気的に導通を取ることが可能となる。 （もっと読む）

【課題】グラフェンのバリスティック（弾道）伝導性を利用し、パターン形状によらず電気抵抗の上昇を抑えることができ、さらにエレクトロマイグレーションやストレスマイグレーション等のマイグレーションに対する耐性に優れた低抵抗配線を備えた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、配線層絶縁膜５中に形成されたシングルダマシン構造を有する配線１０と、コンタクト層絶縁膜２中に形成され、上層の配線１０と下層の導電部材１を電気的に接続するコンタクト３と、コンタクト層絶縁膜２と配線層絶縁膜５との間に形成されたエッチングストッパ膜４と、配線層絶縁膜５上に形成された拡散防止膜６と、を有する。配線１０は、芯材１４と、芯材１４の底面および両側面に接するグラフェン層１３と、グラフェン層１３の底面および両側面に接する触媒層１２と、触媒層１２の底面および両側面に接する下地層１１とを含む。 （もっと読む）

【課題】露光によるフォトレジスト膜のパターニングに際し、下地層からの反射光を抑制することができ、かつ、製造コストが抑えられる半導体装置の製造方法を提供する。
【解決手段】半導体基板２上の第１層間絶縁膜３に第１導電層７を形成する工程と、第１導電層７上にストッパー膜８を形成する工程と、ストッパー膜８上にビアホール１４が形成された第２層間絶縁膜９を形成する工程と、染料が含有されているフォトレジスト膜を、前記ビアホール内に埋め込むとともに、第２層間絶縁膜９上に形成する工程と、フォトレジスト膜に配線パターンを形成する工程と、配線パターンが形成されたフォトレジスト膜をマスクとして、第２層間絶縁膜９をエッチングして、第２溝部１８を形成する工程と、ビアホール１４内及び第２溝部１８内に第２導電層２０を形成する工程と、を備えることを特徴とする。 （もっと読む）

【課題】多層配線構造等を含む半導体装置の製造工程を簡略化する。
【解決手段】半導体装置の製造方法は、基板１０１上に絶縁膜１０２を形成する工程（ａ）と、絶縁膜１０２上にハードマスク膜１０３を形成する工程（ｂ）と、ハードマスク膜１０３上に第１のモールド１０８を接触させて、陽極酸化により第１の酸化領域１１０を形成する工程（ｃ）と、ハードマスク膜１０３上に第２のモールド１１１を接触させて、陽極酸化により第２の酸化領域１１２を形成する工程（ｄ）と、第１の酸化領域１１０及び第２の酸化領域１１２を除去してハードマスク１０３ａを形成する工程（ｅ）と、ハードマスク１０３ａをマスクとするエッチングにより、絶縁膜１０３中に接続孔１０４及び配線溝１０５を形成する工程（ｆ）とを備える。第１の酸化領域１１０と第２の酸化領域１１２とは面積及び深さが異なる。 （もっと読む）

【課題】Ｃｕ配線層上にＣｕワイヤを実装可能とする半導体装置を提供すること。
【解決手段】本発明の半導体装置は、シリコン基板１上に形成される保護層６と、前記保護層６に形成され、前記シリコン基板１に形成される半導体素子と電気的に接続するＣｕ配線層９と、前記Ｃｕ配線層９を被覆し、前記保護層６上に形成される樹脂膜１０と、前記樹脂膜１０に形成される開口領域１１を介して前記Ｃｕ配線層９と接続するパッド電極１２と、前記パッド電極１２上にワイヤボンディングされるＣｕワイヤ１４とを有し、前記Ｃｕワイヤ１４と前記Ｃｕ配線層９との間には合金層１３が配置されることを特徴とする。 （もっと読む）

【課題】自己組織化によるパターン形状を良好に且つより短時間で形成できるようにする。
【解決手段】まず、基板１０１の上に中性化膜１０２を形成する。続いて、中性化膜１０２の上に、親水性を有し且つ開口部１０３ａを有するガイドパターン１０３を形成する。続いて、ガイドパターン１０３の少なくとも側面に対して、該ガイドパターン１０３の親水性を増長する表面処理である水素化処理を行う。その後、中性化膜１０２の上であって、表面処理を行ったガイドパターン１０３の開口部に、ブロックコポリマー膜１０５を形成する。続いて、ブロックコポリマー膜１０５をアニーリングすることにより、該ブロックコポリマー膜１０５を自己組織化する。その後、自己組織化されたブロックコポリマー膜１０５から自己組織化パターンの１つである第２のパターン１０５ｂを形成する。 （もっと読む）

【課題】容易なプロセスで導電層のコンタクト構造を形成できる半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置は、基体１０のメモリセル領域５上に交互に積層された導電層ＷＬ１〜ＷＬ８と絶縁層１７ａ〜１７ｈとを有する積層体と、基体１０のコンタクト領域６上に上記積層体の厚さと同等以上の高さで設けられ、各導電層ＷＬ１〜ＷＬ８の一層分の厚さよりも広い間隔を隔てて対向する壁部３１〜３５と、各壁部３１〜３５間に介在して設けられ各壁部３１〜３５間の開放端を通じてメモリセル領域５の積層体の各導電層ＷＬ１〜ＷＬ８と接続されたコンタクト層４１〜４４と、各コンタクト層４１〜４４上に設けられ各コンタクト層４１〜４４と接続されたコンタクト電極６１〜６４とを有する。 （もっと読む）

【課題】遮光領域を抑制することにより、開口率の低下を防止するとともに、製造工程を簡素化することができる多層配線基板及びそれを備えた半導体装置を提供することを目的とする。
【解決手段】ＴＦＴ基板１は、第１コンタクトホール１１が形成された第１絶縁膜８と、第１絶縁膜８の表面及び第１コンタクトホール１１の表面に形成された第１配線層１４と、第２コンタクトホール１５が形成された第２絶縁膜９と、第２絶縁膜９上に積層されるとともに、第２絶縁膜９の表面及び第２コンタクトホール１５の表面に形成され、第１配線層１４と導通された第２配線層１６とを備えている。そして、第１及び第２コンタクトホール１１，１５が、ＴＦＴ基板１の上下方向Ｘにおいて重なった状態で直線的に配置され、第１コンタクトホール１１において、第１配線層１４上に絶縁性樹脂２５が充填されている。 （もっと読む）

【課題】 工程数の増加がなく、しかも銅を使用している配線にダメージが及ぶ可能性も少ない多層配線の形成方法を提供すること。
【解決手段】 銅を使用している下層配線３上にエッチングストップ層５を形成し、エッチングストップ層５上に層間絶縁膜６を形成し、層間絶縁膜６にエッチングストップ層５に達する開孔７を形成し。層間絶縁膜６上に酸化マンガン膜８を形成し、酸化マンガン膜８を開孔７から露呈した層間絶縁膜６の表面に残しながら、下層配線３上に形成されたエッチングストップ層５を除去し、開孔７の底に下層配線３を露呈させ、開孔７の底に露呈した下層配線３上に、上層配線を形成する。 （もっと読む）