【課題】コンタクト抵抗の上昇を防止することが可能な半導体装置を提供すること。
【解決手段】シリコン基板に形成される複数の拡散領域と、複数の拡散領域にボトム部が接続して形成される複数のコンタクトプラグ３３と、ボトム部を含んでシリコン基板上に形成されるアモルファスカーボン膜２４とを備え、ボトム部はアモルファスカーボン膜２４を貫通して拡散領域に接合される。アモルファスカーボン層２４をコンタクトプラグ３３形成時のエッチングストッパ層として用いることで、拡散領域がオーバーエッチングによりダメージを受けることが防止される。 （もっと読む）

【課題】基板、少なくとも１つの第１のくぼんだ基部、少なくとも１つの第２のくぼんだ基部、少なくとも１つの接続構造および少なくとも１つのバンプを備える自己整合ウェハまたはチップ構造を提供する。
【解決手段】基板１００は第１の表面１０１ａおよび第２の表面１０１ｂを有し、少なくとも１つのパッド１０２は第１の表面１０１ａ上に形成されている。第１のくぼんだ基部１１６は、第１の表面１０１ａ上に配置されるとともに、パッド１０２に電気的に接続されている。第２のくぼんだ基部１２０は第２の表面１０１ｂ上に配置されている。接続構造は、第１および第２のくぼんだ基部１１６、１２０に電気的に接続するために、基板１００を貫通するとともに、第１および第２のくぼんだ基部１１６、１２０間に配置されている。バンプ１２２は、第２のくぼんだ基部１２０に充填され、第２の表面１０１ｂから突出する。 （もっと読む）

【課題】生産性を向上した一括加工型３次元積層メモリ構成の不揮発性半導体記憶装置を提供する。
【解決手段】実施形態によれば、積層構造体ＭＬと、選択ゲート電極ＳＧと、半導体ピラーＳＰと、記憶層４８と、内側絶縁膜４２と、外側絶縁膜４３と、選択ゲート絶縁膜ＳＧＩと、を備えた不揮発性半導体記憶装置が提供される。積層構造体は、第１方向に積層された複数の電極膜６１と、電極間絶縁膜６２と、を有する。選択ゲート電極は、積層構造体と積層された複数の選択ゲート導電膜７１と、選択ゲート導電膜間絶縁膜７２と、を有する。半導体ピラーは、積層構造体及び選択ゲート電極を第１方向に貫通する。記憶層は、電極膜と半導体ピラーとの間に、内側絶縁膜は、記憶層と半導体ピラーとの間に、外側絶縁膜は、記憶層と電極膜との間に、選択ゲート絶縁膜は、選択ゲート導電膜と半導体ピラーとの間に設けられる。 （もっと読む）

【課題】少ない層間接続プロセス工程数で、コンタクト部分の面積を小さくすることのできる半導体装置及び製造方法を提供する。
【解決手段】多層導体配線１０は、スルーホール１５は、導体１３の一部は、ひさし部１３Ｃとしてスルーホール１５の内側に露出する。そして、スルーホール１５のスルーホール用孔の内側に埋め込まれた埋め込み金属１６とひさし部１３Ｃとで、側面コンタクト構造を形成することができる。 （もっと読む）

【課題】チップ面積及びコストを増大させることなく、熱抵抗を低減できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１００は、半導体層１ａと配線層１ｂとを有する半導体基板１と、半導体層１ａの中央部に半導体層１ａの表面から所定の深さまで形成された活性領域３と、活性領域３及び活性領域３の周辺の配線層１ｂに形成され、半導体層１ａと電気的に接続された接続用電極４と、半導体層１ａから発生する熱を放熱する放熱部とを備え、放熱部は、半導体層１ａの裏面から活性領域３の近傍まで凹状に形成された少なくとも１の第１の孔５に充填された放熱体７を有する。 （もっと読む）

【課題】 煩雑なエッチング工程等を施すことなく、簡便に多層構造が形成できる、絶縁パターン形成方法及び樹脂組成物を提供すること。
【解決手段】 〔Ｉ〕基板上に有機パターンを形成する工程と、
〔II〕前記有機パターンのパターン間に絶縁材料を埋め込む工程と、
〔III〕前記有機パターンを除去し、前記絶縁材料からなる反転パターンを得る工程と、
〔IV〕得られた反転パターンを硬化させる工程と、
を有することを特徴とする、絶縁パターン形成方法と、ダマシンプロセス用絶縁パターン形成材料を提供する。 （もっと読む）

【課題】短時間で、配線母体の内部に、種々のトポロジーの貫通配線や連結配線を埋め込むことが可能な配線構造物を提供する。
【解決手段】配線母体１１と、配線母体１１の内部に設けられた複数の穴部の内部にそれぞれ配置された、配線子連続体（Ｑ_i1，Ｑ_i2，Ｑ_i3，……，Ｑ_in-1，Ｑ_in；Ｑ_i+11，Ｑ_i+12，Ｑ_i+13，……，Ｑ_i+1n-1，Ｑ_i+1n）からなる複数の貫通配線部とを備える。複数の配線子連続体のそれぞれをなす複数の配線子Ｑ_i1，Ｑ_i2，Ｑ_i3，……，Ｑ_in-1，Ｑ_in；Ｑ_i+11，Ｑ_i+12，Ｑ_i+13，……，Ｑ_i+1n-1，Ｑ_i+1nのそれぞれは、コア部と、コア部を被覆し、コア部より融点の低い導電体からなるシェル部Ｑ_i,shell，Ｑ_i+1,shellを有する。複数の配線子は、それぞれのシェル部を互いに溶融することにより金属学的に接合される。 （もっと読む）

【課題】安定した形状の信頼性の高いエアギャップを効率良く形成する半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法では、半導体基板上に、ビアホール及びエアギャップ用トレンチを含む複数のホールを有する層間絶縁膜を形成する。次に、エアギャップ用トレンチ内に有機材料を埋め込んだ後、硬化させる。また、ビアホール内にビアプラグを形成する。この後、エアギャップ用トレンチ内に埋め込まれた有機材料を除去することにより、エアギャップを形成する。 （もっと読む）

【課題】従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能な機能性デバイスの製造方法を提供する。
【解決手段】熱処理することにより機能性固体材料となる機能性液体材料を準備する第１工程と、基材上に機能性液体材料を塗布することにより、機能性固体材料の前駆体組成物層を形成する第２工程と、前駆体組成物層を８０℃〜２００℃の範囲内にある第１温度に加熱することにより、前駆体組成物層の流動性を予め低くしておく第３工程と、前駆体組成物層を８０℃〜３００℃の範囲内にある第２温度に加熱した状態で前駆体組成物層に対して型押し加工を施すことにより、前駆体組成物層に型押し構造を形成する第４工程と、前駆体組成物層を第２温度よりも高い第３温度で熱処理することにより、前駆体組成物層から機能性固体材料層を形成する第５工程とをこの順序で含む機能性デバイスの製造方法。 （もっと読む）

【課題】ＳＭＡＰ法と比べて少ない積層数の膜構成で被加工部材に対し高アスペクト比の加工を行うことができる半導体装置の製造方法を提供する。
【解決手段】実施の形態の半導体装置の製造方法によれば、被加工部材上にＢを含む第１の膜、及びシリコン酸化膜からなる第２の膜を形成し、凹凸形状によりパターンが形成された原版を第２の膜に押し付けてパターンを第２の膜に転写し、パターンが転写された第２の膜をマスクとして、ＣＨ_３ＦとＯ_２を含み、酸素濃度を５０〜９０原子％とするエッチングガスを用いて第１の膜をエッチングしてパターンを第１の膜に転写し、パターンが転写された第１の膜をマスクとして被加工部材を加工してパターンを有する凹部を形成する。 （もっと読む）

【課題】製造工程数及び製造コストを削減しつつ、信頼性の高い半導体装置を製造することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、下地層１上にＴｉを主成分とする密着層２を形成する工程と、密着層２上にＷを主成分とする導電層３を形成する工程と、導電層３上にＳｉＯＮを主成分とするハードマスク層４を形成する工程と、ハードマスク層４上にレジストパターン５を形成する工程と、レジストパターン５を保護膜とするエッチング処理により導電層３の一部３ａを露出させる工程と、レジストパターン５及びハードマスク層４の残部４ａを保護膜とするエッチング処理により密着層２の一部２ａを露出させる工程と、その後、エッチング処理により下地層１の一部１ａを露出させると共に、導電層３の残部３ｂを露出させる工程とを有する。 （もっと読む）

【課題】各半導体チップの電気接続を確実に行う。製造工程を簡略化することにより、製造コストを低減する。
【解決手段】半導体装置は、積層された３層以上の半導体チップと、各半導体チップ内を厚み方向に貫通するように設けられた貫通電極と、ランド部を有する。ランド部は、各半導体チップ内に貫通電極を囲むと共に貫通電極に接触するように設けられる。半導体装置の製造方法は、積層させた各ウェハを厚み方向に貫通すると共にランド部で周囲を囲まれるように、各ウェハ内にスルーホールを形成する工程と、スルーホール内に貫通電極を形成する工程を有する。 （もっと読む）

【課題】Ｃｕ系合金配線膜と半導体層との間に通常設けられるバリアメタル層を省略しても優れた低接触抵抗を発揮し得、さらに密着性に優れた配線構造を提供する。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、前記半導体層と前記Ｃｕ合金層との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素および酸素のいずれかの元素は前記半導体層のＳｉと結合しており、前記Ｃｕ合金層は、Ｃｕ−Ｘ合金層（第一層）と第二層とを含む積層構造である。 （もっと読む）

【課題】任意の方向に傾斜した開口部を形成可能な基板の製造方法、半導体装置の製造方法、およびこれを適用した半導体装置を備えた電気光学装置を提供すること。
【解決手段】本適用例の素子基板１０１の製造方法は、素子基板１０１上に設けられた半導体装置としてのＴＦＴ１１０を覆うと共に第１開口部としての孔１０４ａが設けられた第２絶縁膜としての層間絶縁膜１０４をマスクとして、素子基板１０１の面法線１０１ａと交差する一の方向からドライエッチングを第１絶縁膜としてのゲート絶縁膜１０３に施して、孔１０４ａに連通すると共にＴＦＴ１１０のドレイン電極１１０ｄに開口する第２開口部としての孔１０３ａを形成する。 （もっと読む）

【課題】薄膜トランジスタにおいて透明導電膜とＡｌ合金膜が直接接続する構造を有する薄膜トランジスタ基板であって、その製造工程において、腐食防止用塗料の塗布や剥離といった工程を設けることなく、ピンホール腐食を防止できるような薄膜トランジスタ基板を提供すること。
【解決手段】薄膜トランジスタにおいて透明導電膜とＡｌ合金膜が直接接続する構造を有する薄膜トランジスタ基板であって、前記Ａｌ合金膜は、Ｇｅを０．１〜５原子％含むと共に、前記Ａｌ合金膜の３倍以上のＧｅを含む第１層と、第１層よりもＧｅ含有率の低いＡｌ合金からなる第２層と、を含む積層構造を有すること。 （もっと読む）

【課題】複数の半導体素子を積層させる半導体装置を低コストで製造する手段を提供する。
【解決手段】半導体装置３１は、回路基板１上に第１の半導体素子１０が実装されており、第１の半導体素子１０の第１の電極パッド１４上のハンダバンプ１７に第２の半導体素子２０の接続端子２６が接合されている。第１の半導体素子１０の第２、第３の電極パッド１５，１６はワイヤ１８で回路基板１に電気的に接続されている。第１の半導体素子１０と第２の半導体素子２０の間の距離Ｈ０は、背高の接続端子２６によって、ワイヤ１８のループ高さＨ１以上になっている。 （もっと読む）

【課題】生産のリードタイムが短く、小フットプリント化を実現できるエッチング装置を提供する。
【解決手段】基板Ｋを搬送する搬送装置２と、基板Ｋ上にエッチング液を供給して金属膜をエッチングする第１エッチング部１０と、金属膜エッチング後の基板Ｋを洗浄する第１洗浄部１５と、洗浄後の基板Ｋを乾燥させる第１乾燥部２０と、フッ素系反応成分及び酸化性反応成分を含む処理ガスを用い、略大気圧下で、基板Ｋ上のシリコン含有膜をエッチングする第２エッチング部３０と、シリコン含有膜エッチング後の基板Ｋを洗浄する第２洗浄部３５と、洗浄後の基板Ｋを乾燥させる第２乾燥部４０とを順次搬送方向に配設する。 （もっと読む）

【課題】アルミニウム合金膜と透明電極が直接コンタクトすることを可能とし、バリアメタルの省略を可能にするアルミニウム合金膜を用いた表示デバイスとその製造技術を提供すること。
【解決手段】ガラス基板上に配置された薄膜トランジスタと、透明電極によって形成された画素電極と、これら薄膜トランジスタと画素電極を電気的に接続するアルミニウム合金膜によって形成された接続配線部を主たる構成要素として備えた表示デバイスとその製法を開示する。 （もっと読む）

本願は、半導体デバイス及びその製造方法に関するものである。本発明の半導体デバイスの製造方法は、半導体基板を提供する工程と、半導体基板に、該半導体基板に形成されたゲート絶縁層及び該ゲート絶縁層に形成された犠牲ゲートを含むゲート領域と、ソース／ドレイン領域とを含むトランジスタ構造を形成する工程と、第１の層間絶縁層を堆積し、犠牲ゲートを露出させるように該第１の層間絶縁層に対して平坦化を行う工程と、犠牲ゲートを除去して、リプレースメントゲートホールを形成する工程と、第１の層間絶縁層におけるソース／ドレイン領域に対応する位置に、第１のコンタクトホールを形成する工程と、第１のコンタクトホール及びリプレースメントゲートホールに第１の導電材料を充填して、ソース／ドレイン領域に接触する第１のコンタクト部と、リプレースメントゲートとを形成する工程とを含む。本発明によれば、リプレースメントゲートと第１のコンタクト部は、同一の工程で同じ材料を堆積して形成することができるため、製造プロセスを簡単化できた。
（もっと読む）

【課題】深さの異なるコンタクトホールを同時に形成することを可能とした半導体装置を提供する。
【解決手段】第１の溝部７内に形成された第１の埋め込み配線１１と、第２の溝部１２内に形成された第２の埋め込み配線１４と、第１の埋め込み配線１１上に第１のコンタクトプラグ２４が形成される第１のコンタクト形成領域２３と、第２の埋め込み配線１４上に第２のコンタクトプラグ２６が形成される第２のコンタクト形成領域２５とを備え、第１のコンタクト形成領域２３の上面２３ａが第１の埋め込み配線１１の上面１１ａよりも高い位置にあり、第２のコンタクト形成領域２５の上面２５ａが第２の埋め込み配線１４の上面１４ａと同じかそれよりも高い位置にあり、第１のコンタクト形成領域２３の上面２３ａが第２のコンタクト形成領域２５の上面２５ａと同じかそれよりも高い位置にある。 （もっと読む）