【課題】送信機の変調器のキャリアリークを従来よりも高精度に抑制する。
【解決手段】半導体装置１０において、信号分配部３７は、発振器２６によって生成されて入力部ＩＮ１に入力された高周波信号を第１および第２の信号に分配し、第１および第２の出力部ＯＡ１，ＯＢ１からそれぞれ出力する。変調器３０は、ベースバンド信号を第１の信号で変調して出力する。オフセット調整部９０は、第２の信号と変調器３０の出力から漏洩した第１の信号とを比較することによってベースバンド信号のオフセットを調整する。上記の信号分配部３７は、入力部ＩＮ１と第１の出力部ＯＡ１との間に設けられた第１の容量素子Ｃｃａｐと、第１の出力部ＯＡ１と第２の出力部ＯＢ１との間に設けられた第２の容量素子Ｃｐとを含む。第１の容量素子Ｃｃａｐの静電容量は、第２の容量素子Ｃｐの静電容量よりも大きい。 （もっと読む）

【課題】デュアル電圧パワーアイランドアーキテクチャにおいて、低いオフ状態リークを実現する事が可能な最適な減結合キャパシタンスのための方法およびシステムを提供する。
【解決手段】チップの低電圧領域において、誘電体膜厚の異なる２つの異なるタイプのコンデンサが使用される。膜厚の薄いコンデンサは常時オン状態の領域で使用され、膜厚の厚いコンデンサーは条件付きで起動される領域で使用される。これによって低いオフ状態リークをで減結合コンデンサーを使用できる。 （もっと読む）

【課題】制御性が良く、安定して動作する可変容量素子を提供する。消費電力が少なく、表示品位の良い液晶表示装置を提供する。
【解決手段】印加される電界により、ｎ型またはｉ型となる半導体、もしくは、ｐ型またはｉ型となる半導体を用いて可変容量素子を構成する。容量素子を構成する第１の電極と第２の電極の間に、誘電体層として絶縁層と上記半導体層の積層を設ける。第１の電極を誘電体層側に設け、第２の電極を半導体層側に設けた時に、第１の電極と半導体層が重畳する面積Ｃ１よりも、第１の電極と半導体層と第２の電極が重畳する面積Ｃ２の方を小さくなるようにする。動画像表示と静止画像表示で駆動方法を切り替える液晶表示装置に可変容量素子を適用することで、消費電力が少なく、表示品位の良い液晶表示装置を実現できる。 （もっと読む）

【課題】複数のトランジスタを均一に動作させ、低消費電力及び良好な歪特性を実現する。
【解決手段】高周波信号を増幅する電力増幅器１００であって、上部電極１２０ａ及び下部電極１２０ｂを有し、高周波信号が入力される整合容量１２０と、整合容量１２０の下部電極１２０ｂから出力される高周波信号を増幅する複数のトランジスタ１１０が所定の方向に並んで配置されているトランジスタ列とを備え、トランジスタ列に隣り合う領域において、トランジスタ列の両端から略等しい距離には、接地されたビアホール１７０が形成され、下部電極１２０ｂは、ビアホール１７０を挟んで高周波信号が均等に分配されるように配置されたマイクロストリップ線路であり、複数のトランジスタ１１０のベース端子に接続される。 （もっと読む）

【課題】微細化されても高精度を維持できるキャパシタを提供する。
【解決手段】キャパシタは、平面上に交互に配列した、直線状で第１の長さを有し第１の方向に延在する第１の電極パターンと、直線状で前記第１の長さより短い第２の長さを有し、前記第１の方向に延在する第２の電極パタ―ンと、前記第１の電極パターンに第１の電圧を、第１のビアプラグを介して供給する第１の配線パタ―ンと、前記第２の電極パターンに第２の電圧を、第２のビアプラグを介して供給する第２の配線パタ―ンと、を備え、前記第１および第２の電極パターンをそれぞれの前記第１の方向で比較した場合、前記第１の電極パターンの第１の端部が、前記第１の端部に対応する前記第２の電極パターンの第２の端部よりも突出しており、前記第１の電極パターンの前記第１の端部に対向する第３の端部が、前記第３の端部に対応する前記第２の電極パターンの第４の端部よりも突出している。 （もっと読む）

【課題】半導体装置に用いられるキャパシタを効率よく、しかも少ない占有床面積で行うことができる半導体装置の製造方法および基板処理装置を提供する。
【解決手段】基板２００上に下電極を形成する工程（Ｓ１０４）と、下電極の上に、それぞれ異なる金属元素を含む３種の金属酸化膜を積層して誘電膜を形成する工程（Ｓ１０６、Ｓ１０８、Ｓ１１０）と、誘電膜の上に、上電極を形成する工程（Ｓ１１２）と、を有し、各工程は同一の装置で行う。 （もっと読む）

【課題】下部電極、上部電極およびそれらの間の絶縁膜により構成される容量素子の下部電極および上部電極間の耐圧を向上させる。
【解決手段】上部電極ＴＥならびに上部電極ＴＥのそれぞれの側壁の側壁酸化膜９およびサイドウォール１０と下部電極ＢＥとの間にＯＮＯ膜ＩＦを連続的に形成し、また、上部電極ＴＥの側壁に、側壁酸化膜９を介して真性半導体膜からなるサイドウォール１０を形成することにより、下部電極ＢＥおよび上部電極ＴＥ間にリーク電流が発生することを防ぐ。 （もっと読む）

【課題】内部回路の動作時における電源ノイズの影響を抑え、少ピン化および小面積化を実現する半導体装置を提供することである。
【解決手段】第１の内部回路１０２に対する電源線ＰＬ１と第２の内部回路１０４に対する電源線ＰＬ２とは共通のピン端子３０ａに接続され、第１の内部回路１０２に対する接地線ＳＬ１と第２の内部回路１０４に対する接地線ＳＬ２とは共通のピン端子３０ｂに接続される。第１の内部回路１０２の動作時に電源線ＰＬ１上に発生した電源ノイズは、電源線ＰＬ１に介挿され、ゲートが接地線ＳＬ１に接続されたＰチャネルＭＯＳトランジスタＰ１および電源線ＰＬ１および接地線ＳＬ１の間に設けられたキャパシタＣ１により吸収される。接地線ＳＬ１上に発生した電源ノイズは、接地線ＳＬ１に介挿され、ゲートが電源線ＰＬ１に接続されたＮチャネルＭＯＳトランジスタＮ１およびキャパシタＣ１により吸収される。 （もっと読む）

【課題】半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。そして、単位トランジスタは、コレクタ層と、ベース層と、エミッタ層とを備えており、エミッタ層上には、エミッタ層と電気的に接続されたエミッタメサ層が形成され、このエミッタメサ層上に、エミッタ層と電気的に接続されたバラスト抵抗層が形成されている。 （もっと読む）

【課題】半導体基板に設けられた貫通穴に、絶縁体を介して２つの導電体を充填してなるキャパシタ構造体を有する電子装置において、２つの導電体間の容量を大きくするのに適した構成を提供する。
【解決手段】半導体基板１０の表裏両主面１１、１２間を貫通する貫通穴３０には、当該穴の内面側から第１の導電体４０、絶縁体５０、第２の導電体６０が順次充填されてキャパシタ構造体２０が形成されており、キャパシタ構造体２０は、貫通穴３０の内部から半導体基板１０の両主面１１、１２まで連続して形成され、キャパシタ構造体２０の静電容量は、キャパシタ構造体２０のうち貫通穴３０に位置する部位の容量と両主面１１、１２に位置する部位の容量との合計とされている。 （もっと読む）

【課題】無線通信によりデータの交信を行う半導体装置において、装置を大型化することなく、アンテナの感度を向上させ、チップをノイズから保護することを課題とする。
【解決手段】コイル状のアンテナと当該コイル状のアンテナに電気的に接続された半導体集積回路とを有する。コイル状のアンテナと重なるように半導体集積回路を配置する。このように、半導体装置内のコイル状のアンテナと半導体集積回路の配置を工夫することで、装置を大型化することなく、アンテナの感度を向上させて、半導体集積回路が動作するために十分な電力を得ることができる。 （もっと読む）

【課題】必要十分なキャパシティをもつ保持容量を備えた半導体装置を提供する。
【解決手段】金属表面を有する基板１１と、前記金属表面を有する基板上に形成された絶縁膜１２と、前記絶縁膜上に形成された画素部とを有する半導体装置において、前記画素部は、ＴＦＴと、該ＴＦＴと接続する配線２１とを有しており、保持容量は、前記金属表面を有する基板、前記絶縁膜および前記配線により構成されている。前記絶縁膜の膜厚が薄いほど、また、前記絶縁膜と前記配線の接する領域の面積が大きいほど、大きなキャパシティを得られるので有利である。 （もっと読む）

【課題】酸化プラセオジムの誘電体、酸化プラセオジムを備えたトランジスタ及びその製造方法を提供し、以って半導体素子のリーク電流及び等価酸化物膜厚の過大の問題を解決すること。
【解決手段】本発明では、酸化プラセオジムを備えたトランジスタは、少なくとも一つのIII−Ｖ族基板と、一つのゲート誘電層と、一つのゲート電極とを含む。また、III−Ｖ族基板にゲート誘電層が設けられ、ゲート誘電層にゲート電極が設けられ、誘電層は酸化プラセオジム（Ｐｒ_xＯ_y）である。本発明は、誘電層材料として高誘電率及び高エネルギーギャップを備えた酸化プラセオジム（Ｐｒ₆Ｏ₁₁）を用いることにより、リーク電流を有効に抑制する外、更にIII−Ｖ族材料を基板とした素子の等価酸化膜厚（ＥＯＴ）を薄くさせることもできる。 （もっと読む）

【課題】半導体基板に設けられた穴に、絶縁体を介して２つの導電体を充填してなる電極部を有する半導体装置において、２つの導電体間の容量を大きくするのに適した構成を提供する。
【解決手段】半導体基板１０の第１の領域１には、表面１１に開口する複数個の有底穴２０が設けられ、第２の領域２には貫通穴３０が設けられ、有底穴２０は貫通穴３０よりも小さい穴幅を有する。絶縁体５０を両導電体４０、６０で挟んでなる積層構造体が、有底穴２０および貫通穴３０に充填され、さらに、第１の領域１において複数個の有底穴２０間にて連続して形成されており、第１の領域１は、当該積層構造体による容量形成部として構成される。有底穴６０における各導電体４０、６０は、それぞれ貫通穴３０における各導電体４０、６０に電気的に接続されて、半導体基板１０の表裏両面１１、１２に取りだされている。 （もっと読む）

【課題】容量素子の良好な特性と高い信頼性を実現することが可能な半導体装置を提供する。
【解決手段】半導体基板上に第１の絶縁膜を介して形成されている下部電極と、この下部電極の周囲に形成され、下部電極の表面よりも高い表面を有するダミー電極と、下部電極上にダミー電極の最上表面よりも表面が低い位置にある誘電体膜を介して形成された上部電極と、ダミー電極に周囲を囲まれた窪みを埋める第２の絶縁膜とを具備して成る半導体装置を構成する。 （もっと読む）

【課題】寄生容量が回避できないＳｉ半導体基板上に集積回路と一緒に製造するオンチップアンテナにおいて、その周波数特性をウエハプロセス製造工程後に自在に所望値へ制御する。
【解決手段】Ｓｉ半導体基板に対して第１のプロセスで形成される集積回路部及びアンテナ部を備える半導体装置において、該アンテナ部の周波数特性を調整する方法であって、アンテナ部と集積回路部との間に非連続的な複数の導線パターンを前記第１のプロセスにおいて形成し、第１のプロセスの終了後に、複数の導線パターンの一部又は全部を選択して、選択した前記導線パターンが直列的となるようにボンディングワイヤを懸架する。 （もっと読む）

【課題】シリコン基板に設けられた穴の内部に導電体と誘電体を配置することにより、キャパシタを構成してなるキャパシタ構造体において、穴をより深くしたり、穴の平面形状を複雑な形状とすることなく、導電体間の対向面積を増加させて容量値の増大が実現できるようにする。
【解決手段】穴２０は、シリコン基板１０の一方の主面に開口する有底穴であり、穴２０の内部にはシリコン基板１０よりなる突起２１が設けられ、穴２０の底面は、突起２１による凹凸面とされており、穴２０の内部では、穴２０の底面および側面に、これらの面側から第１の導電体３１、誘電体４０、第２の導電体３２が順次積層されているとともに、第１の導電体３１および誘電体４０は、突起２１による凹凸面の形状を承継した層形状とされている。 （もっと読む）

【課題】プロセスを簡素化し低コスト化を実現するとともに、さらに、システムを簡素化しノイズ対策を可能にするＭＥＭＳレゾネータ及びＭＥＭＳレゾネータの製造方法を提供する。
【解決手段】ＭＥＭＳレゾネータの製造方法は、基板１０上に形成された半導体デバイスとＭＥＭＳ構造体部４とを有するＭＥＭＳレゾネータ２の製造方法であって、半導体デバイスは、上部電極３０と下部電極２６とを有するＯＮＯキャパシタ部６と、ＣＭＯＳ回路部８と、を含み、ＯＮＯキャパシタ部６の下部電極２６を、第１シリコン層２６を用いて、形成する。ＭＥＭＳ構造体部４の下部構造体１６とＯＮＯキャパシタ部６の上部電極３０とを、第２シリコン層５２を用いて、形成する。及び、ＭＥＭＳ構造体部４の上部構造体１８とＣＭＯＳ回路部８のゲート電極３４とを、第３シリコン層５４を用いて、形成する。 （もっと読む）

【課題】プロセスを簡素化し低コスト化を実現するとともに、さらに、システムを簡素化しノイズ対策を可能にするＭＥＭＳレゾネータ及びＭＥＭＳレゾネータの製造方法を提供する。
【解決手段】ＭＥＭＳレゾネータの製造方法は、基板１０上に形成された半導体デバイスとＭＥＭＳ構造体部４とを有するＭＥＭＳレゾネータ２の製造方法であって、半導体デバイスは、上部電極３０と下部電極２６とを有するＯＮＯキャパシタ部６と、ＣＭＯＳ回路部８と、を含み、ＯＮＯキャパシタ部６の下部電極２６を、第１シリコン層２６を用いて、形成する。ＭＥＭＳ構造体部４の下部構造体１６とＯＮＯキャパシタ部６の上部電極３０とを、第２シリコン層５２を用いて、形成する。及び、ＭＥＭＳ構造体部４の上部構造体１８とＣＭＯＳ回路部８のゲート電極３４とを、第３シリコン層５４を用いて、形成する。 （もっと読む）

【課題】簡便・安価に製造可能な浮遊インダクタンスの小さいコンデンサ部品と、その製造方法を提供する。また、前記コンデンサ部品を低背化した部品と、その低背コンデンサを内蔵した多層配線基板を提供する。
【解決手段】有機材料の単分子膜を誘電体とするコンデンサにおいて、コンデンサ用電極のうち少なくとも一つが、誘電体単分子膜に担持された触媒物質によって開始する無電解めっきで形成されることを特徴とするコンデンサ。コンデンサを支持基材の上に形成することで、薄膜コンデンサを部品として扱うことが可能となる。また、前記支持基材を薄く研削することで、部品の低背化が可能となる。 （もっと読む）