【課題】電源遮断時にそれ以前の情報を保持する低消費電力モードにおいてその復帰を高速にする。その一つに従来のデータ保持型フリップフロップを用いることが考えられるが、そのためにセルを大きくする等の面積オーバーヘッドが生じるのは望ましくない。
【解決手段】電源遮断時のデータ保持のための電源線は一般の電源幹線よりも細い配線にて形成する。望ましくは、データ保持回路の電源を信号線扱いとして、自動配置配線時に配線することである。そのために、セルにはあらかじめ上記データ保持回路用電源のための端子を通常の信号線と同様に設けて設計しておく。［効果］セルに余分な電源線のレイアウトが不要となり省面積化が図られるとともに、既存の自動配置配線ツールにより設計が可能となる。 （もっと読む）

【課題】プロセスモニタに必要な回路面積を増加させることなく、高精度なプロセスキャリブレーションを短時間で行う。
【解決手段】ディジタル制御発振器３８が任意の発振バンドを選択した後、制御部２５はＴＤＣ４１の信号がプロセスモニタ制御部４０に入力されるようにスイッチ４４を切り換える。ＴＤＣ４１は、信号ＶＲＥＦの立ち上がりエッジと最も近い信号ＶＰＲＥの立ち上がりエッジの期間をディジタル値に、信号ＶＲＥＦの立ち上がりエッジと２番目に近い信号ＶＰＲＥの立ち上がりエッジの期間をディジタル値に変換し、その差を算出する。プロセスモニタ制御部４０は、ルックアップテーブルを参照し、算出した値と予め設定されている期待値とを比較し、プロセス値を決定する。そのプロセス値は、プロセス信号として調整制御部２６にそれぞれ出力され、プロセスキャリブレーションが行われる。 （もっと読む）

【課題】半導体デバイスのリーク電流を致命的なリーク電流暴走が発生する前に低減する装置および方法を提供する。
【解決手段】リーク電流シフト・モニタ・ユニット２０は、リーク電流ターゲット・ユニット１０の出力ノードに電気的に接続され、２つの連続する所定の時間的期間に選択されたターゲット半導体デバイスからリーク電流を収集して、収集されたリーク電流間の差を測定する。比較器４０は、電流シフト・モニタ・ユニット２０および基準電圧発生器３０の出力を受け取って比較する。リーク電流シフト・モニタ・ユニット２０から出力されるリーク電圧が、リーク電流が致命的な暴走レベルに近づこうとしていることを示す条件である基準電圧を超える場合に、比較器４０は、リーク電流ターゲット・ユニット１０に対して警告信号を伝播する。この警告信号により、ターゲット半導体デバイスのゲートに印加される修復電圧も含めてリークの低減を図る。 （もっと読む）

【課題】内部電源回路の電流供給能力が過剰となり、無駄な消費電流が発生することを防止する。
【解決手段】内部電源配線１９Ａを介して半導体装置１０の内部回路１２に電源電圧を供給する内部電源回路１１であって、内部電源配線１９Ａに共通接続された複数の電力供給部３０ａ〜３０ｃと、複数の電力供給部３０ａ〜３０ｃのうちの少なくとも一部に関し、活性化及び非活性化のいずれか一方を選択する内部電源制御回路１７とを備えることを特徴とする。 （もっと読む）

【課題】LSIに複数の電源を供給して回路ブロックごとに必要な電圧の電源を供給し、LSIの必要情報処理能力を維持したまま消費電力を最小化するとともに、電源の供給に必要な配線を極力低減し、２種類の電源を供給することによって発生する、LSIのチップ面積の増加や信号配線の性能低下を抑えることである
【解決手段】２種類の電源が供給されるLSIにおいて、高い電圧の電源の配線の密度を、低い電圧の電源の配線の密度よりも高くする。これにより、回路ブロックの性能にしたがって供給する電源を選択することによって、LSIで処理される情報量を高く保ったまま、不必要な電力を抑制し、消費電力を低減することが可能である。 （もっと読む）

【課題】従来の電源電圧検出回路は、電源電圧起動時等において安定した電源電圧を供給することができないという問題があった。
【解決手段】本発明にかかる電源電圧検出回路は、電源電圧ＶＤＤに基づいて基準信号を生成する基準電圧源１００と、基準信号に基づいて両端子間を流れる電流が制御されるスイッチ１０１と、電源電圧とスイッチ１０１の一方の端子との間に直列に接続され、電源電圧に応じた制御電圧を生成し、出力する電圧生成回路１０２と、制御電圧に基づいて、電源電圧を出力するか否かを制御するスイッチ１０７と、を備える。このような回路構成により、安定した電源電圧を供給することができる。 （もっと読む）

【課題】ＬＳＩ内部での動作モジュールの切り替え、動作周波数の変更時の急激な電流変動に伴うバウンスノイズにより、電源電圧を動作保証範囲内に抑える事が困難になってきている。また、ＬＳＩ外部の電圧測定結果に基づき、ＬＳＩの動作モジュール、周波数切り替え等を実施する事が可能であるが、パッケージの影響を受け、正確な電圧測定が困難となる。
【解決手段】半導体集積回路に集積され、電源電圧の特定時間内の最大電圧ないし最小電圧を測定する測定手段（０４２）と、この測定の結果を保持する測定結果保持手段（０４１）と、測定結果保持手段（０４１）から測定の結果を読み出すための読み出し手段とを備える。このような構成を備えることで、半導体集積回路内での動作モジュールの切り替え、動作周波数の変更時にも、ＬＳＩ電源電圧の変動を動作保証電圧範囲内に抑える事が可能となり、ＬＳＩの安定動作が可能となる。 （もっと読む）

【課題】被テスト信号のテストを正しく行うことが可能なテスト回路，半導体集積回路および電源装置の提供を図る。
【解決手段】被テスト信号を基準電圧Ｖref１と比較する少なくとも１つのコンパレータ５２と、第１周波数の第１信号ｆoscを発生する発振器５３と、前記コンパレータの出力信号と前記第１信号との論理を取る第１論理回路５４と、該第１論理回路の出力、および、前記第１信号を分周する少なくとも１つの分周器５５，５６と、を有するように構成する。 （もっと読む）

【課題】クロック信号の復帰時に発生する誤動作を防止する。
【解決手段】クロック分配回路１０は、クロック信号ＣＫを受け、複数の経路Ｐ１〜Ｐ３に分配する。デジタル回路３０は、複数の経路Ｐ１〜Ｐ３に対応づけられた複数の領域Ｒ１〜Ｒ３に分割されている。各領域Ｒ１〜Ｒ３が共通の電源電圧Ｖｄｄを受ける。また各領域Ｒ１〜Ｒ３はクロック分配回路１０により分配されたクロック信号ＣＫ１〜ＣＫ３と同期動作する。クロック分配回路１０は、クロック信号ＣＫが非入力状態から入力状態に遷移するとき、複数の経路Ｐ１〜Ｐ３それぞれに対して、時間差を付けてクロック信号を分配する。 （もっと読む）

【課題】半導体集積回路内部の遅延調整回路の故障を検出するにあたって、遅延誤差が数ｐｓという非常に微細である場合には、線路の長さの誤差が原因で誤判定が発生してしまう。基板レイアウトの改善以外の方法で、遅延調整回路の故障を検出するテスト回路及びテスト方法を提供する。
【解決手段】２つの遅延調整回路の出力をワイヤード接続し、両遅延調整回路に別々のテスト用信号を入力する。ワイヤード接続部の出力電圧を測定し、予め求めた期待値と照合することによって、故障が検出可能となる。 （もっと読む）

【課題】動作速度を低下させたり、回路設計を煩雑にさせたりすることなく、消費電力とリーク電流とを低減することができる、半導体集積回路を提供する。
【解決手段】クロックＬに同期して動作する同期回路を備えたモジュール２Ｌと、モジュール２Ｌに入力されるクロックＬの動作を予測する低速・高速判定回路５１と、モジュール２Ｌに供給する電圧の値を調整するレギュレータ６と、低速・高速判定回路５１の予測に基づき、モジュール２Ｌに供給する供給電圧を、所定の動作電圧、もしくは同期回路においてデータが保持される最低電圧のいずれかに切り替えるよう、レギュレータ６に指示する電圧切替信号発生器５と、を備えたことを特徴とする。 （もっと読む）

【課題】少量の追加回路で温度変化を検出する温度変化検出回路を提供する。
【解決手段】半導体集積回路０１０は、温度に依存する出力電圧Ｖｒｅｇを発生する電圧発生回路４００と、Ｖｒｅｇが印加されるＶＣＯを含むＰＬＬ５００と、ＶＣＯの発振を制御するＶＣＯ発振制御電圧Ｖｃｎｔのレベル変化を基に検出信号Ｃｕｐを出力するＶｃｎｔ検出回路２００とを含む。ＰＬＬ５００のＶＣＯ５６０に、電圧発生回路４００からのＶｒｅｇが印加される。Ｖｒｅｇの大きさにより、ＶＣＯ５６０の発振周波数が変化する。すなわち、温度によりＶＣＯ５６０の発振周波数が変化する。ＰＬＬ５００のループのフィードバック動作により、ＶＣＯ５６０に入力するＶＣＯ発振制御電圧であるＶｃｎｔの電圧レベルが変化する。そして、Ｖｃｎｔ検出回路２００が、Ｖｃｎｔのレベル変化を検出することにより温度変化を検出する。 （もっと読む）

【課題】充電時における電圧サイクル制御を高精度に行い、充電効率を大幅に向上させる。
【解決手段】充電開始端子ＣＨＧに充電開始信号が入力されると、パワースイッチ２９がＯＮとなり、電流Ｉ１が流れ始める。コンパレータ３９は、一次側電流と一次電流しきい値調整回路１３から出力されたしきい値とを比較する。このとき、論理積回路３２の出力部から出力された信号は、ディレイ回路４０によって任意の期間遅延されたＨｉレベルの遅延信号ＴＩＭＥとして出力される。パワースイッチ２９がＯＮした直後は、寄生容量に充電された電荷放電によるノイズが発生し、コンパレータ３９の正確な比較結果が得られないが、遅延信号ＴＩＭＥの出力期間は、コンパレータ３９の出力が否定論理和回路４１によってマスクされるので、正確なコンパレータ３９の比較結果を得ることができる。 （もっと読む）

【課題】許容される消費電気量を超えることなく、搭載した多数の回路を動作させることができる回路装置を提供する。
【解決手段】ＡＳＩＣ１に搭載された並列動作可能な複数の駆動回路Ａ〜Ｅの消費電流をそれぞれ調べておく。また、パッケージに係る許容損失などから、ＡＳＩＣ１の全体で許容される消費電流を調べておく。マイコン５１からＡＳＩＣ１へ駆動回路Ａ〜Ｅの動作指示が与えられた場合、制御回路１０は、各駆動回路Ａ〜Ｅの消費電流と、許容される全体の消費電流と、各駆動回路Ａ〜Ｅの動作状況とを基に、動作指示に係る駆動回路Ａ〜Ｅを動作させることができるか否かを判定する。 （もっと読む）

【課題】適用範囲の広い振動補正機能を備えるロジックチップの提供。
【解決手段】ドライバチップ２０とロジックチップ３０とを有する防振機能付きＭＣＰ半導体装置である。チップ３０は、チ振動検出信号に基づいた補正信号を生成する信号処理部３００と、光学部品の振動補正制御を実行し、かつ補正信号に応じた振動制御信号を出力する複数種類の信号出力部３５２，３５４，３５６を備える制御信号出力部３５０と、チップ２０へ制御信号を出力するドライバ出力端子と、ドライバ出力端子とは異なる外部出力端子と、複数の信号出力部のいずれかをドライバ出力端子または外部出力端子に接続する出力切替部を備える。信号処理部は、ＣＰＵ３４０と専用回路で構成される。 （もっと読む）

【課題】適用範囲の広い振動補正機能を備えるロジックチップの提供。
【解決手段】ドライバチップ２０とロジックチップ３０とを有する防振制御機能付きＭＣＰ半導体装置である。ロジックチップ３０は、振動検出信号に基づいて機器の振動量を求めて補正信号を生成する信号処理部３００と、光学部品の振動補正制御を実行し、補正信号に応じた振動制御信号を出力する複数種類の信号出力部３５２，３５４，３５６を備える制御信号出力部３５０を有する。チップ３０は、さらにドライバチップ２０へ振動制御信号を出力するドライバ出力端子と、ドライバチップ以外の外部回路に制御信号を出力する外部出力端子を有し、複数の信号出力部の内のいずれかをドライバ用出力端子または外部出力端子に接続する出力切替部（ＳＷ５１，５３，５５）を備える。 （もっと読む）

【課題】チップごとの特異性が高く、同一チップで再現性の高い固有識別情報を生成する手段を低コストかつ高スループットの製造工程で実現する。
【解決手段】半導体集積回路を構成するＭＯＳ閾値電圧や寄生容量などの特性ばらつきに起因する過渡応答変動を複数回のサンプリングによってチップ固有の識別情報を生成する。 （もっと読む）

【課題】スタンバイ時における消費電力がより低減された内部電圧生成回路を提供すること。
【解決手段】本発明による内部電圧生成回路１１０は、従属接続された複数の電圧生成部１１１，１１２を備え、これらの電圧生成部のうち、相対的に下位の電圧生成部１１２は相対的に上位の電圧生成部１１１の出力によって活性化されることを特徴とする。これによれば、上位の電圧生成部１１１が活性化しなければ下位の電圧生成部１１２が活性化しない。このため、電圧生成部１１２についてはスタンバイ時における消費電力が非常に少なくなることから、内部電圧生成回路全体としての消費電力を低減させることが可能となる。 （もっと読む）

【課題】外部からテストパターンを入力することを不要とし、ＴＡＴの増加を防止するとともに、電源電圧の電圧降下による動作不具合を検出することができない領域が発生しないようにする半導体集積回路を提供する。
【解決手段】セグメント毎に、電圧降下検出回路２０と、電源電圧レギュレート回路２１と、セグメント電源リング２２とを備える。セグメント“５”内に配置された電圧降下検出回路２０から電圧降下発生検出信号２７を受けた電圧レギュレート回路２１は、その信号２７が“Ｌｏｗ”を出力している場合に、セグメント“５”に対応している出力ポートから、そのときに生成されたセグメント電源リング昇圧電圧３１をセグメント電源リング２２に供給する。電源電圧の電圧降下による不具合を防止すべく、電圧降下が解消されるまで、段階的にセグメント電源リング２２の電圧を昇圧させる。 （もっと読む）

【課題】効率良く放熱すること、周囲の回路の誤動作の防止およびコンパクトな装置を提供する。
【解決手段】空洞部を内部に有し、空洞部の上方に形成された第１半導体領域と、空洞部を取り囲む領域の上方に形成された第２半導体領域と、を有する半導体基板と、第１半導体領域に形成された電力増幅器と、第２半導体領域に形成されたデジタル回路またはアナログ回路と、第１半導体領域を覆う第１絶縁膜と、第２半導体領域を覆う第２絶縁膜と、第２絶縁膜に設けられ、空洞部に接続する第１開口部と、電力増幅器に対して第１開口部と反対側の第２絶縁膜に設けられ、空洞部に接続し、第１開口部よりも開口面積が小さい第２開口部と、第１開口部から第２開口部に向かって外気が流れるように第１および第２絶縁膜上に形成され、第１開口部の第２開口部側の端部から第２開口部に向かうに連れて断面積が小さくなる流路とを備えている。 （もっと読む）