充電装置および半導体集積回路装置
【課題】充電時における電圧サイクル制御を高精度に行い、充電効率を大幅に向上させる。
【解決手段】充電開始端子ＣＨＧに充電開始信号が入力されると、パワースイッチ２９がＯＮとなり、電流Ｉ１が流れ始める。コンパレータ３９は、一次側電流と一次電流しきい値調整回路１３から出力されたしきい値とを比較する。このとき、論理積回路３２の出力部から出力された信号は、ディレイ回路４０によって任意の期間遅延されたＨｉレベルの遅延信号ＴＩＭＥとして出力される。パワースイッチ２９がＯＮした直後は、寄生容量に充電された電荷放電によるノイズが発生し、コンパレータ３９の正確な比較結果が得られないが、遅延信号ＴＩＭＥの出力期間は、コンパレータ３９の出力が否定論理和回路４１によってマスクされるので、正確なコンパレータ３９の比較結果を得ることができる。
【解決手段】充電開始端子ＣＨＧに充電開始信号が入力されると、パワースイッチ２９がＯＮとなり、電流Ｉ１が流れ始める。コンパレータ３９は、一次側電流と一次電流しきい値調整回路１３から出力されたしきい値とを比較する。このとき、論理積回路３２の出力部から出力された信号は、ディレイ回路４０によって任意の期間遅延されたＨｉレベルの遅延信号ＴＩＭＥとして出力される。パワースイッチ２９がＯＮした直後は、寄生容量に充電された電荷放電によるノイズが発生し、コンパレータ３９の正確な比較結果が得られないが、遅延信号ＴＩＭＥの出力期間は、コンパレータ３９の出力が否定論理和回路４１によってマスクされるので、正確なコンパレータ３９の比較結果を得ることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カメラ用のストロボなどに用いられる充電装置における充電技術に関し、特に、フライバック式のトランスを用いた充電装置における充電制御に有効な技術に関する。
【背景技術】
【０００２】
カメラ用ストロボなどに用いられるコンデンサ充電装置として、たとえば、フライバック式のトランスを用いたものが広く知られている（特許文献１参照）。この種のコンデンサ充電装置は、たとえば、コンデンサ充電装置の出力電圧Ｖｏｕｔをトランスの一次側で検出し、該出力電圧Ｖｏｕｔが所望の電圧に達したことを検知し、充電動作を停止するものがある。
【０００３】
出力電圧Ｖｏｕｔをトランスの一次側で検出する技術について、以下に説明する。
【０００４】
まず、充電動作中に、トランスの一次側に接続されたスイッチ（ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ）がＯＮからＯＦＦになると、該トランスに蓄積された磁気エネルギを放出するためトランスの二次側の電圧が上昇し、二次側に接続された出力コンデンサに充電される。
【０００５】
このときにトランスの一次側のスイッチのドレイン端子には、トランスの巻き線比に応じた電圧が発生し、その電圧ＶＢは次式であらわされる。
ＶＢ＝Ｎ１／Ｎ２×Ｖｏｕｔ＋Ｖｂａｔ （式１）
ここで、Ｎ１はトランスの一次側の巻き線数、Ｎ２は、トランスの二次側の巻き数、Ｖｂａｔは、トランスに与えられる電圧である。
したがって、式１より、ＶＢの電圧よりＶｂａｔを減じ、その数値に係数ｋを乗じることによって、出力電圧Ｖｏｕｔに比例した電圧を得ることができる。ｋを基準電圧に適合するように調節し、ここで得た電圧を比較器によって基準電圧と比較することで充電完了を検出する。
【０００６】
しかしながら、上記した出力電圧Ｖｏｕｔの検出技術には、以下の問題がある。
【０００７】
ＶＢから出力電圧Ｖｏｕｔに比例した電圧を求めるときに、Ｖｂａｔを減じてｋ倍する演算が必要となる。これはトランスの一次側と基準電位との間に、第１の抵抗、トランジスタ、および第２の抵抗を直列接続することにより実現している。
【０００８】
この方式では、トランジスタの温度特性ばらつきの影響を大きく受けてしまうことになる。出力電圧Ｖｏｕｔの検出は、一般的に±１％程度の精度が要求されるが、トランジスタのばらつきにより必要な精度が満たせないという問題があった。
【０００９】
また、トランスの一次側に接続されたスイッチがＯＮした直後にパルス状の電流が該スイッチに流れる。これは、スイッチの寄生容量に充電された電荷が放電されことで流れるものである。
【００１０】
このパルス電流が大きく流れることによって、電流検出しきい値を越えてしまうと誤動作を起こしてしまうという問題がある。
【００１１】
さらに、コンデンサ充電装置には、トランス内のエネルギ放出終了を検出する二次放電終了検出回路が設けられている。この二次放電終了検出回路は、一般にトランスの一次側に接続されたスイッチのドレイン端子を測定することによって二次放電を検出している。
【００１２】
ドレイン端子は、通常３０Ｖ程度の高電圧がかかる端子であるので、二次放電終了検出回路は、その高電圧に耐えられる高耐圧素子によって構成する必要があり、そのために、該素子が大型化し、コストが上昇し、レイアウト面積が大きくなってしまうという問題がある。
【００１３】
これら問題点を解決する技術として、たとえば、フライバック式のトランスに三次巻き線を追加するものがある。
【００１４】
充電動作中に、トランスの一次側に接続されたスイッチがＯＮからＯＦＦになると、該トランスに蓄積された磁気エネルギを放出するため、トランスの二次側の電圧が上昇し、二次側に接続された出力コンデンサに充電される。
【００１５】
このときにトランスの三次側端子にはトランスの巻き線比に応じた電圧が発生し、その電圧ＶＣは次式であらわされる。
【００１６】
ＶＣ＝Ｎ３／Ｎ２×Ｖｏｕｔ （式２）
ここで、Ｎ３は、トランスの三次側の巻き数であり、Ｎ２は、トランスの二次側の巻き数である。
【００１７】
したがって、式２より電圧ＶＣの電圧からＶｂａｔを減じる必要がなく、出力電圧Ｖｏｕｔに比例した電圧を得ることができる。ここで得た電圧を比較器で基準電圧と比較することで充電完了を検出することができる。
【００１８】
この場合、トランジスタを必要としないため、電圧ＶＣの電圧は温度ばらつきがほとんどなく、温度保障された基準電圧を使用することで充電完了の検出を温度の影響なく正確に検出することを可能にすることができる。
【００１９】
また、トランスの二次側に流れる電流の監視は、該トランスの二次側と基準電位との間に電流検出用の抵抗を接続し、該抵抗に流れる電流が０となることを検出している。
【００２０】
この種のトランスに三次巻き線を追加して出力電圧を検出する技術として、トランスの１次コイルに流れる電流をＯＮ／ＯＦＦするスイッチング素子のオフ時に接地電位を基準として３次コイルの一端に電圧を生じさせ、その電圧を所定電圧と比較し所定電圧よりも大きければ、スイッチング素子のオン・オフ動作を停止させるものがある（たとえば、特許文献２参照）。
【特許文献１】特開２００５−６５４９８号公報
【特許文献２】特開２００５−２８７１８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
ところが、上記のような充電装置における出力電圧の検出技術では、次のような問題点があることが本発明者により見い出された。
【００２２】
すなわち、トランスに三次巻き線を追加して出力電圧を検出する場合、スイッチがＯＮした直後にパルス状の電流が流れる電流ノイズの問題には対処することができないという問題がある。
【００２３】
近年、トランスには小型化が要求されており、そのためにトランスの端子数も少なくなり、たとえば、５ピン以下の端子数が一般的となっている。その場合、グランド（ＧＮＤ）端子、１次巻き線端子、ならびに三次巻き線端子がトランスの同じ辺側に配置されることになる。
【００２４】
一次側の出力電圧Ｖｏｕｔを検出する回路は、一般的に半導体集積回路装置に設けられており、該半導体集積回路装置のピン配置に配慮がない場合、大電流が流れる経路（トランスの一次側に接続されるスイッチに接続される端子）と電圧検出用の信号経路（トランスの三次側端子に発生する電圧をモニタする端子）とが交差し、ノイズによる誤動作の原因となる問題が潜在的に含んでいる。
【００２５】
また、トランスの二次側に流れる電流を電流検出用の抵抗によって検出するので、該抵抗によるロスが発生してしまい、充電効率が低下してしまうばかりでなく、部品点数が増加してしまうという問題がある。
【００２６】
さらに、出力電圧の検出を高精度に行うためには、基準電圧に高い精度が要求されることになる。たとえば、出力電圧Ｖｏｕｔは、通常、約３００Ｖ付近で使用される。出力電圧Ｖｏｕｔに必要とされる精度は±１％程度であるため、±３Ｖ以内の検出精度が必要となる。
【００２７】
三次巻き線数Ｎ３と二次巻き線数Ｎ２との比は、通常、１０〜２０倍程度が使用され、たとえば、２０倍とすると、電圧検出用の信号経路での検出は、約０．１５Ｖの精度が要求される。
【００２８】
実際には、トランス巻き線比のばらつき、コンパレータのオフセットなどばらつき要因があるため、基準電圧には、電圧検出用の信号経路電圧に要求される精度の１／１０の精度、すなわち±０．０１５Ｖの高い精度が理想とされる。
【００２９】
半導体チップは、たとえば、プラスチックパッケージなどに封入されるが、このプラスチックが硬化する際に機械的な応力が蓄積され、定常的に半導体チップに応力がかかってしまう。
【００３０】
この応力は、半導体チップ外周にいくほど大きくなり、半導体チップ中心付近では応力が小さい。半導体チップに応力がかかると、半導体チップの特性（たとえば、電圧源の電圧値）に影響を与えてしまう恐れが生じる。
【００３１】
基準電圧源のような高い精度を必要とする回路では、この応力による影響が無視できず、たとえば充電完了検出電圧が意図した電圧とならず、最悪の場合、充電するコンデンサの耐圧を越えてしまい、コンデンサを破壊してしまうという問題がある。ここまで極端に検出電圧がずれなくても、歩留まり低下など製造上の問題となることになる。
【００３２】
本発明の目的は、充電時における電圧サイクル制御を高精度に行い、充電効率を大幅に向上させることのできる技術を提供することにある。
【００３３】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００３５】
本発明は、一次巻き線と、二次巻き線と、基準電位に一方の端部が接続された三次巻き線とを有したトランスと、前記トランスの一次巻き線に流れる電流を制御するパワースイッチと、前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、前記トランスの三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる検出信号を出力する出力電圧検出部と、前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたものである。
【００３６】
また、本発明は、前記一次電流検出部が、検出された一次側電流としきい値電流とを比較し、その比較結果を第１の検出信号として出力する比較部と、前記ドライバ部が前記パワースイッチをＯＮする制御信号を出力した際に、任意の期間、前記比較部から出力される第１の検出信号の出力を停止する信号出力マスク部とを備えたものである。
【００３７】
さらに、本願のその他の発明の概要を簡単に示す。
【００３８】
本発明は、充電装置に用いられる半導体集積回路装置であって、外部接続されたトランスの一次巻き線に流れる電流を制御するパワースイッチと、前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、前記トランスの基準電位に一方の端部が接続された三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる検出信号を出力する出力電圧検出部と、前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたものである。
【００３９】
また、本発明は、前記一次電流検出部が、検出された一次側電流としきい値電流とを比較し、その比較結果を第１の検出信号として出力する比較部と、前記ドライバ部が前記パワースイッチをＯＮする制御信号を出力した際に、任意の期間、前記比較部から出力される第１の検出信号の出力を停止する信号出力マスク部とを備えたものである。
【００４０】
さらに、本発明は、前記基準電圧生成部が、半導体チップの略中央部にレイアウトされているものである。
【００４１】
また、本発明は、記パワースイッチが、前記半導体チップの任意の１辺の周辺部近傍にレイアウトされているものである。
【００４２】
さらに、本発明は、外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、前記第１の外部端子と前記第２の外部端子とは、隣り合って配置されているものである。
【００４３】
また、本発明は、外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、前記第１の外部端子と前記第２の外部端子とは、前記半導体集積回路装置のパッケージのコーナ部に互いに対向するように配置されているものである。
【発明の効果】
【００４４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００４５】
（１）精度の高い充電制御を行うことができ、信頼性が高く、かつ高性能な充電装置を実現することができる。
【００４６】
（２）また、二次側出力の電力損失を低減することができるので、効率よく充電を行うことができる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００４８】
図１は、本発明の一実施の形態による充電装置の回路図、図２は、図１の充電装置における動作例を示すタイミングチャート、図３は、図２に続くタイミングチャート、図４は、図１の充電装置に設けられた充電制御部における半導体チップのレイアウト例を示す説明図、図５は、図４の半導体チップを用いて構成された半導体集積回路装置におけるワイヤボンディング例を示した説明図、図６は、図５の半導体集積回路装置の外観上面図、図７は、図５の半導体集積回路装置における外観側面図、図８は、図５の半導体集積回路装置における外観裏面図、図９は、図１の充電装置に用いられるトランスの端子配置の一例を示す説明図、図１０は、図９のトランスの回路図、図１１は、図９のトランスと図５の半導体集積回路装置とが実装されるプリント配線基板の一例を示した説明図である。
【００４９】
本実施の形態において、充電装置１は、たとえば、カメラ用ストロボのコンデンサを充電する充電回路である。充電装置１は、図１に示すように、出力コンデンサ２、ダイオード３、トランス４、バッテリ５、トランジスタ６、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）７、および充電制御部８から構成されている。
【００５０】
充電制御部８は、出力電圧検出回路９、二次放電終了検出回路１０、基準電圧生成部１１、充電開始制御ロジック部１２、一次電流しきい値調整回路１３、パワースイッチ部１４、一次電流検出回路１５、およびＩＧＢＴドライバ１６から構成されている。この充電制御部８は、たとえば、１パッケージの半導体集積回路装置として構成されている。
【００５１】
充電制御部８は、外部端子として、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、充電調整端子ＣＨＧＡＤＪ、フラッシュスイッチ端子ＦＬＳＷ、電源電圧ＶＣＣが接続される電源端子ＶＣ、第１の外部端子となるモニタ端子ＭＯＮＩ、第２の外部端子となるドレイン端子ＤＲＡＩＮ、グランド端子ＰＧＮＤ、ならびにドライバ端子ＩＧＢＴＧＤＲがそれぞれ設けられている。
【００５２】
トランス４は、フライバック式のトランスよりなり、基準電位（ＧＮＤ）接地された３次巻き線を有した構成からなる。トランス４において、２次側巻き線の一方の接続部には、整流用のダイオード３のアノードが接続されており、２次側巻き線の他方の接続部には、基準電位が接続されている。
【００５３】
ダイオード３のカソードには、出力コンデンサ２の一方の接続部、およびトランジスタ６の一方の接続部がそれぞれ接続されており、該出力コンデンサ２の他方の接続部には基準電位が接続されている。
【００５４】
また、トランジスタ６の他方の接続部には、基準電位が接続されており、該トランジスタ６のゲートには、充電制御部８の外部端子であるドライバ端子ＩＧＢＴＧＤＲが接続されている。
【００５５】
このトランジスタ６は、たとえば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）からなり、ストロボの発光を制御する充電制御部８のドライバ端子ＩＧＢＴＧＤＲから出力される制御信号に基づいて、ＯＮ／ＯＦＦ制御される。
【００５６】
ダイオード３のカソードは、充電装置１の出力部となり、出力電圧Ｖｏｕｔが出力される。トランス４における１次側巻き線の一方の接続部には、バッテリ５が接続されており、このバッテリ５から電源電圧Ｖｂａｔが供給される。
【００５７】
また、トランス４の１次側巻き線の他方の接続部には、充電制御部８のドレイン端子ＤＲＡＩＮが接続されており、該トランス４の３次側巻き線には、充電制御部８のモニタ端子ＭＯＮＩが接続されている。充電制御部８の電源端子ＶＣＣには、電源電圧が接続され、充電制御部８のグランド端子ＰＧＮＤには、基準電位が接続されている。
【００５８】
これら外部端子のうち、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、およびフラッシュスイッチ端子ＦＬＳＷは、ＣＰＵ７に設けられた外部端子にそれぞれ接続されている。ＣＰＵ７は、充電装置１におけるすべての制御を司る。
【００５９】
出力電圧検出部となる出力電圧検出回路９は、抵抗分圧部１７、コンパレータ１８、論理積回路１９、フリップフロップ２０、インバータ２１，２２、およびディレイ回路２３から構成されている。この出力電圧検出回路９は、充電完了電圧に達したことを検出すると、ＣＰＵ７に対して検出信号を出力し、充電動作を停止させる。
【００６０】
二次放電終了検出部となる二次放電終了検出回路１０は、コンパレータ２４からなる。コンパレータ２４は、モニタ端子ＭＯＮＩの電圧と基準電位とを比較してトランス４内のエネルギ放出終了を検出し、第２の検出信号となる駆動制御信号を出力する。基準電圧生成部１１は、基準電圧ＶＲＥＦを生成し、出力電圧検出回路９に供給する。
【００６１】
充電開始制御ロジック部１２は、ＣＰＵ７から、充電開始端子ＣＨＧを介して入力される充電開始信号を受けて充電を開始する。充電開始制御ロジック部１２は、１ショットパルス回路２５、フリップフロップ２６、ディレイ回路２７、および論理積回路２８から構成されている。
【００６２】
一次電流しきい値調整回路１３は、一次側コイルの電流ピーク検出値を調整する。パワースイッチ部１４は、ＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどからなるパワースイッチ２９、一次側電流検出用の抵抗３０、ドライバ３１、論理積回路３２，３３、１ショットパルス回路３４，３５、否定論理和回路３６、インバータ３７、およびフリップフロップ３８から構成されている。
【００６３】
一次電流検出部となる一次電流検出回路１５は、トランス４の１次コイルに流れる電流をＯＮ／ＯＦＦ制御するパワースイッチに流れる電流を検出する抵抗３０の降下電圧を利用して検出し、該パワースイッチをＯＦＦする。この一次電流検出回路１５は、コンパレータ３９、ディレイ回路４０、否定論理和回路４１、ならびに１ショットパルス回路４２から構成されている。
【００６４】
ＩＧＢＴドライバ１６は、ＣＰＵ７から充電制御部８のフラッシュスイッチ端子ＦＬＳＷを介して入力される制御信号に基づいて、トランジスタ６を駆動する信号を出力する。
【００６５】
充電制御部８のモニタ端子ＭＯＮＩには、抵抗分圧部１７の入力部、コンパレータ２４の一方の入力部がそれぞれ接続されている。
【００６６】
抵抗分圧部１７は、モニタ端子ＭＯＮＩに入力される電圧を分圧して出力する。抵抗分圧部１７の出力部には、コンパレータ１８の一方の入力部が接続されており、該コンパレータ１８の他方の入力部には、基準電圧生成部１１が生成した基準電圧ＶＲＥＦが入力されるように接続されている。
【００６７】
コンパレータ１８は、抵抗分圧部１７が分圧した電圧と基準電圧ＶＲＥＦとを比較し、第３の検出信号となる比較結果を出力する。コンパレータ１８の出力部には、論理積回路１９の一方の入力部が接続されており、該論理積回路１９の他方の入力部には、ディレイ回路２３の出力部が接続されている。ディレイ回路２３は、インバータ２２から出力された信号を任意の時間遅延させて出力する。
【００６８】
論理積回路１９の出力部には、フリップフロップ２０のセット端子Ｓが接続されている。フリップフロップ２０のリセット端子Ｒ、および１ショットパルス回路２５の入力部には、充電開始端子ＣＨＧが接続されており、該フリップフロップ２０の出力端子Ｑには、インバータ２１の入力部が接続されている。
【００６９】
このインバータ２１の出力部には、出力電圧検出端子ＦＵＬＬ、およびフリップフロップ２６のリセット端子Ｒがそれぞれ接続されている。１ショットパルス回路２５の出力部には、１ショットパルス回路２５の出力部には、フリップフロップ２６のセット端子Ｓが接続されており、該フリップフロップ２６の出力端子Ｑには、ディレイ回路２７の入力部、および論理積回路２８の一方の入力部がそれぞれ接続されている。
【００７０】
ディレイ回路２７の出力部には、論理積回路２８の他方の入力部が接続されており、該論理積回路２８の出力部には、論理積回路３３の一方の入力部、１ショットパルス回路３４の入力部、および論理積回路３２の一方の入力部がそれぞれ接続されている。
【００７１】
１ショットパルス回路３４の出力部には、否定論理和回路３６の一方の入力部が接続されており、該否定論理和回路３６の他方の入力部には、１ショットパルス回路４２の出力部が接続されている。ディレイ回路２７は、フリップフロップ２６の出力端子Ｑから出力された信号を任意の時間遅延させて出力する。
【００７２】
否定論理和回路３６の出力部には、インバータ３７の入力部が接続されており、このインバータ３７の出力部には、フリップフロップ３８のセット端子Ｓが接続されている。また、フリップフロップ３８のリセット端子Ｒには、１ショットパルス回路３５の出力部が接続されており、該フリップフロップ３８の出力端子Ｑには、論理積回路３２の他方の入力部が接続されている。
【００７３】
論理積回路３２の出力部には、ドライバ部であるドライバ３１の入力部、信号出力マスク部を構成するディレイ回路４０の入力部、およびインバータ２２の入力部がそれぞれ接続されており、該ドライバ３１の出力部には、パワースイッチ部１４のゲートが接続されている。
【００７４】
パワースイッチ部１４の一方の接続部（ドレイン側）には、ドレイン端子ＤＲＩＮが接続されており、該パワースイッチ部１４の他方の接続部（ソース側）には、抵抗３０の一方の接続部、およびコンパレータ３９の他方の入力部がそれぞれ接続されている。また、抵抗３０の他方の接続部には、グランド端子ＰＧＮＤが接続されている。
【００７５】
比較部であるコンパレータ３９は、抵抗３０によって検出された一次側電流に比例した電圧と一次電流しきい値調整回路１３から出力されたしきい値とを比較し、第１の検出信号となる比較結果を出力する。
【００７６】
一次電流しきい値調整回路１３の入力部には、充電調整端子ＣＨＧＡＤＪが接続されており、該一次電流しきい値調整回路１３の出力部には、コンパレータ３９の一方の入力部が接続されている。
【００７７】
充電調整端子ＣＨＧＡＤＪには、任意の電圧が（たとえば、電源電圧を抵抗Ｒ１，Ｒ２で分圧した電圧）が入力されており、一次電流の検出しきい値を調整する。
【００７８】
コンパレータ３９の出力部には、信号出力マスク部を構成する否定論理和回路４１の一方の入力部が接続されており、否定論理和回路４１の他方の入力部には、ディレイ回路４０の出力部が接続されている。否定論理和回路４１の出力部には、１ショットパルス回路４２の入力部が接続されている。ディレイ回路４０は、論理積回路３２から出力された信号を任意の時間遅延させて出力する。
【００７９】
次に、本実施の形態による充電装置１における動作について、図２、および図３のタイミングチャートを用いて説明する。
【００８０】
図２は、充電装置１における充電開始時におけるタイミングチャートであり、図３は、充電装置１における充電終了時におけるタイミングチャートである。
【００８１】
図２、ならびに図３において、上方から下方にかけては、充電制御部８の充電開始端子ＣＨＧに入力される充電開始信号、充電制御部８の出力電圧検出端子ＦＵＬＬから出力される検出信号、ドライバ３１から出力されるパワースイッチ部１４の制御信号、ディレイ回路４０から出力される遅延信号ＴＩＭＥ、トランス４の一次側コイルに流れる電流Ｉ１、トランス４の二次側コイルに流れる電流Ｉ２、充電制御部８のドレイン端子ＤＲＡＩＮの電圧ＶＤＲＡＩＮ、充電制御部８のモニタ端子ＭＯＮＩの電圧ＶＭＯＩ、充電装置１の出力電圧Ｖｏｕｔのそれぞれの信号タイミングについて示している。
【００８２】
まず、図２に示すように、充電開始端子ＣＨＧにＣＰＵ７から出力される充電開始信号が入力されると、充電開始制御ロジック部１２のラッチ２６がセットされてパワースイッチ２９がＯＮとなる。パワースイッチ２９がＯＮすることにより、トランス４に電流Ｉ１が流れ始める。
【００８３】
また、コンパレータ３９は、抵抗３０によって検出された一次側電流と一次電流しきい値調整回路１３から出力されたしきい値とを比較する。このとき、論理積回路３２の出力部から出力された信号は、ディレイ回路４０によって任意の期間遅延されたＨｉレベルの遅延信号ＴＩＭＥとして出力される。
【００８４】
このＨｉレベルの遅延信号ＴＩＭＥが出力されている期間は、コンパレータ３９の出力が否定論理和回路４１によってマスクされることになる。パワースイッチ２９がＯＮした直後は、該パワースイッチ２９の寄生容量に充電された電荷が放電されることによってパルス状の電流が流れるが、このパルス状に流れる電流を遅延信号ＴＩＭＥによってマスクすることにより、正確なコンパレータ３９の比較結果を得ることができる。このマスク期間は、遅延信号ＴＩＭＥがＬｏレベルとなると終了する。
【００８５】
そして、マスク期間が終了すると、電流Ｉ１がトランス４の一次側のコイル成分にしたがって徐々に上昇する。この時、トランスの巻き線比によって、電圧ＶＤＲＡＩＮは、パワースイッチ２９のオン抵抗をＲｏｎとして、Ｉ１×Ｒｏｎ×Ｎ１／Ｎ２となり、電圧ＶＭＯＮＩは、（ＶＤＲＡＩＮ−Ｖｂａｔ）×Ｎ３／Ｎ２となる。ここで、Ｎ１はトランス４の一次巻き線数、Ｎ２はトランス４の二次巻き線数、Ｎ３はトランス４の三次巻き線数である。
【００８６】
やがて、電流Ｉ１が、充電調整端子ＣＨＧＡＤＪに入力された電圧により、一次電流検出回路１５で決まる電流しきい値に達すると、コンパレータ３９がそれを検出し、１ショットパルス回路４２からパワースイッチ２９をＯＦＦする信号が出力され、該パワースイッチ２９がＯＦＦＯＦＦとなる。
【００８７】
パワースイッチ２９がＯＦＦすると、トランス４に蓄積された磁気エネルギーが放出されて、該トランジスタ４の二次側に電流Ｉ２が流れる。この時、トランス４の巻き線比によって、電圧ＶＤＲＡＩＮは、Ｎ１／Ｎ２×Ｖｏｕｔ＋Ｖｂａｔとなり、電圧ＶＭＯＮＩは、Ｎ３／Ｎ２×Ｖｏｕｔとなる。
【００８８】
電流Ｉ２が流れることで、出力コンデンサ２に電荷が蓄積されて出力電圧Ｖｏｕｔが上昇（充電される）する。その後、蓄積された磁気エネルギーが徐々に減少し、それに伴い電流Ｉ２が徐々に減少し、やがて電流Ｉ２が略０Ａとなる。
【００８９】
電流Ｉ２が０となると、電圧ＶＭＯＮＩは略０Ｖとなる。二次放電終了検出回路１０は、電圧ＶＭＯＮＩが略０Ｖとなったことを検出すると、駆動制御信号を出力してパワースイッチ２９をＯＮさせる。
【００９０】
上記したパワースイッチ２９のＯＮ／ＯＦＦ動作は自励的に繰り返され、出力電圧Ｖｏｕｔが上昇していくことになる。これに伴い、パワースイッチ２９がＯＦＦ時の電圧ＶＭＯＮＩもＶＭＯＮＩ＝Ｎ３／Ｎ２×Ｖｏｕｔであるから上昇する。
【００９１】
続いて、図３に示すように、出力電圧検出回路１８は、電圧ＶＭＯＮＩを監視し、電圧ＶＭＯＮＩが基準電圧ＶＲＥＦに達することをコンパレータ１８が検出すると検出信号を出力する。これにより、出力電圧検出端子ＦＵＬＬから出力されるＨｉレベルの検出信号が出力されるとともに、充電開始制御ロジック部１２のラッチ２６をリセットし、充電動作が終了となる。
【００９２】
次に、半導体集積回路装置として構成されている充電制御部８におけるレイアウトについて、図４の半導体チップＣＨのレイアウトの説明図を用いて説明する。
【００９３】
図４において、半導体チップＣＨの左側周辺部には、上方から下方にかけて、ドレイン端子ＤＲＡＩＮと接続されるチップ電極Ｔ１、モニタ端子ＭＯＮＩと接続されるチップ電極Ｔ２、電源電圧ＶＣＣが接続される電源端子ＶＣと接続されるチップ電極Ｔ３、出力電圧検出端子ＦＵＬＬと接続されるチップ電極Ｔ４、および充電開始端子ＣＨＧと接続されるチップ電極Ｔ５がそれぞれレイアウトされている。
【００９４】
また、半導体チップＣＨの右側周辺部には、上方から下方にかけて、グランド端子ＰＧＮＤと接続されるチップ電極Ｔ６、ドライバ端子ＩＧＢＴＧＤＲと接続されるチップ電極Ｔ７、フラッシュスイッチ端子ＦＬＳＷと接続されるチップ電極Ｔ８、ならびに充電調整端子ＣＨＧＡＤＪと接続されるチップ電極Ｔ９がそれぞれレイアウトされている。
【００９５】
半導体チップＣＨの略中央部には、基準電圧生成部１１がレイアウトされており、該半導体チップＣＨの上部の周辺部近傍には、パワースイッチ２９がレイアウトされている。
【００９６】
また、パワースイッチ２９を除くパワースイッチ部１４、ならびに二次放電終了検出回路１０、基準電圧生成部１１、充電開始制御ロジック部１２、一次電流しきい値調整回路１３、パワースイッチ部１４、一次電流検出回路１５、ＩＧＢＴドライバ１６などから構成される周辺回路となるロジック回路ＬＣは、半導体チップＣＨの左右と下側の３辺の周辺部近傍にレイアウトされている。
【００９７】
このように、大電流が流れてスイッチングを行うために大きなノイズ源となるパワースイッチ２９をロジック回路ＬＣから遠ざけてレイアウトすることによって、該ロジック回路ＬＣの誤動作を防止することができる。
【００９８】
また、高精度な基準電圧ＶＲＥＦの生成が要求される基準電圧生成部１１を半導体チップＣＨの略中央部にレイアウトすることによって、精度の高い基準電圧ＶＲＥＦの生成を可能にすることができる。
【００９９】
半導体チップＣＨは、たとえば、プラスチックパッケージなどに封止されるが、このプラスチックパッケージが硬化する際に機械的な応力が蓄積され、恒常的に半導体チップＣＨに応力がかかってしまう。
【０１００】
この応力は、半導体チップＣＨの外周部にいくほど大きくなり、半導体チップＣＨの中央部付近では応力が小さくなっている。半導体チップＣＨに応力がかかると、基準電圧生成部１１の特性に影響を与えてしまうことなる。
【０１０１】
基準電圧生成部１１に大きな応力がかかると、基準電圧ＶＲＥＦの電圧レベルが狂ってしまい、充電完了終了電圧が意図した電圧とならず、最悪の場合には、充電する出力コンデンサ２の耐圧を超えてしまう恐れがある。
【０１０２】
しかし、図４に示すように、基準電圧生成部１１を半導体チップＣＨの中央部近傍にレイアウトすることによって、該基準電圧生成部１１にかかる応力を大幅に小さくすることができるので、高精度な基準電圧ＶＲＥＦを生成することができ、充電終了電圧を精度良く検出することができ、充電装置１の信頼性を向上させることができる。
【０１０３】
図５は、図４の半導体チップＣＨを用いて構成された半導体集積回路装置Ｈにおけるワイヤボンディング例を示した説明図である。
【０１０４】
半導体集積回路装置Ｈは、図示しない中央部のダイパッド上に半導体チップＣＨが搭載されている。また、半導体集積回路装置Ｈにおいて、プラスチックパッケージなどに形成されたパッケージの右側の周辺部には、上方から下方にかけて、ドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、および充電開始端子ＣＨＧがそれぞれレイアウトされている。
【０１０５】
また、パッケージの左側の周辺部には、上方から下方にかけて、グランド端子ＰＧＮＤ、どこにも接続されないノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪがそれぞれレイアウトされている。
【０１０６】
これらドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪは、半導体集積回路装置Ｈのパッケージ裏面に露出するように形成されている。
【０１０７】
ドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪは、半導体チップＣＨに形成されたチップ電極Ｔ１、チップ電極Ｔ２、チップ電極Ｔ３、チップ電極Ｔ４、チップ電極Ｔ５、チップ電極Ｔ６、チップ電極Ｔ７、チップ電極Ｔ８、およびチップ電極Ｔ９とボンディングワイヤＢＷによってそれぞれ接続されている。
【０１０８】
また、半導体集積回路装置Ｈにおいては、図５に示すように、ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとが隣り合うようにレイアウトされている。
【０１０９】
図６は、半導体集積回路装置Ｈの上面図、図７は、半導体集積回路装置Ｈの側面図、図８は、半導体集積回路装置Ｈの裏面図である。半導体集積回路装置Ｈは、図６〜図８に示すように、たとえば、正方形状のパッケージからなり、裏面に前述した銅などからなるドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪがそれぞれ露出するように設けられている。
【０１１０】
図９は、トランス４の端子配置の一例を示す説明図、図１０は、トランス４の回路図である。
【０１１１】
近年、トランスは、小型化が要求されており、そのために該トランスの端子数も少なくなり、５端子以下のものが一般的となっている。トランス４では、３つの巻き線が必要なために本来であれば６端子が必要となるが、小型化の要求を満たすように、図９、および図１０に示すように、二次巻き線と三次巻き線とのＧＮＤ（基準電位）接続端子ＴＥ４を共通として５端子に収めている。
【０１１２】
この場合、トランス４の端子構成は、図１０に示すように、一次巻き線側の一次巻き線端子ＴＥ１，ＴＥ２、および二次巻き線側の二次巻き線端子ＴＥ３、ＧＮＤ接続端子ＴＥ４、三次巻き線端子ＴＥ５（モニタ端子ＭＯＮＩに接続）となる。
【０１１３】
また、トランス４の端子配置は、図９に示すように、トランス４の右側の上方から下方にかけて、一次巻き線端子ＴＥ２（ドレイン端子ＤＲＡＩＮに接続）、三次巻き線端子Ｔ５（モニタ端子ＭＯＮＩに接続）、および二次巻き線側のＧＮＤ接続端子ＴＥ４がそれぞれ配列されている。さらに、トランス４の左側の上方から下方にかけては、二次巻き線端子ＴＥ３、および一次巻き線端子ＴＥ１がそれぞれ配列されている。
【０１１４】
図１１は、トランス４と半導体集積回路装置Ｈとが実装されるプリント配線基板Ｐの一例を示した説明図である。
【０１１５】
図１１のプリント配線基板Ｐにおいて、右側には、トランス４が実装され、該トランス４の左側に半導体集積回路装置Ｈが実装される。トランス４の実装位置の上方の右側には、該トランス４の一次巻き線端子ＴＥ１が接続されるランドＬ１が設けられており、該ランドＬ１の右側には、二次巻き線端子ＴＥ３が接続されるランドＬ２が設けられている。
【０１１６】
また、トランス４の実装位置の下方の左側には、該トランス４のＧＮＤ接続端子ＴＥ４が接続されるランドＬ３が設けられており、そのランドＬ３の右側には、三次巻き線端子ＴＥ５が接続されるランドＬ４が設けられている。そして、ランドＬ４の右側には、一次巻き線端子ＴＥ２が接続されるランドＬ５が設けられている。
【０１１７】
半導体集積回路装置Ｈを実装する際には、パッケージ裏面に露出したドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪが実装基板であるプリント配線基板に形成された任意のランドとはんだなどによって接続される。
【０１１８】
また、前述したように、半導体集積回路装置Ｈは、ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとが隣り合うようにレイアウトされているので、一次巻き線端子Ｔ１とドレイン端子ＤＲＡＩＮ）、および三次巻き線端子Ｔ４とモニタ端子ＭＯＮＩとを配線パターンＨＰ１，ＨＰ２によって最短距離で接続することができる。
【０１１９】
これによって、プリント配線基板Ｐにおける不要な配線の引き回しを防止することができ、耐ノイズ性を向上させることができる。
【０１２０】
それにより、本実施の形態によれば、パワースイッチ２９のＯＮ直後の寄生容量に充電された電荷が放電される期間をマスクして一次電流検出回路１５が一次電流を検出するので、誤検出を防止することができる。
【０１２１】
また、基準電圧生成部１１を半導体チップＣＨの中央部付近に配置することによって、半導体集積回路装置Ｈのパッケージ応力の影響を最小限にすることができ、高精度な基準電圧ＶＲＥＦを生成することができる。
【０１２２】
さらに、半導体集積回路装置Ｈのドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとを隣り合って配置することによって、プリント配線基板Ｐにおける配線設計が容易となり、配線長を短くすることができるので、ノイズなどによる誤動作を防止することができる。
【０１２３】
また、三次巻き線の電圧によって二次放電終了を検出することができるので、トランス４の二次巻き線での電流が不要となり、電力の損失を大幅に低減することができる。
【０１２４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１２５】
たとえば、前記実施の形態では、半導体集積回路装置Ｈのドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとが隣り合うようにレイアウトされた構成について記載したが、これらドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとは、たとえば、パッケージのコーナ部近傍にレイアウトしてもよい。
【０１２６】
図１２にドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとをパッケージのコーナ部近傍に隣接配置した例の外観裏面図を示す。
【０１２７】
本実施例の外観上面図、外観側面図はそれぞれ図７、図９と同じである。本実施例ではパッケージの４辺に端子を配置し、端子の数は１２本と図８の１２本より増加しているためノーコネクト端子ＮＣが増加している。ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩを配置するコーナはプリント配線基板Ｐにおける配線設計が容易さを優先してパッケージのコーナであればどのコーナに配置してもよい。
【０１２８】
また、ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩ以外の端子については同様に基板実装の容易さや必要とされる性能、または半導体チップのレイアウトに応じて適宜変更することが可能である。
【０１２９】
これによっても、半導体集積回路装置Ｈとトランス４との配線長を短くすることが可能となり、耐ノイズ性を向上させることができる。
【産業上の利用可能性】
【０１３０】
本発明は、ストロボ用の充電装置における高精度な充電の制御技術に適している。
【図面の簡単な説明】
【０１３１】
【図１】本発明の一実施の形態による充電装置の回路図である。
【図２】図１の充電装置における動作例を示すタイミングチャートである。
【図３】図２に続くタイミングチャートである。
【図４】図１の充電装置に設けられた充電制御部における半導体チップのレイアウト例を示す説明図である。
【図５】図４の半導体チップを用いて構成された半導体集積回路装置におけるワイヤボンディング例を示した説明図である。
【図６】図５半導体集積回路装置の外観上面図である。
【図７】図５の半導体集積回路装置における外観側面図である。
【図８】図５の半導体集積回路装置における外観裏面図である。
【図９】図１の充電装置に用いられるトランスの端子配置の一例を示す説明図である。
【図１０】図９のトランスの回路図である。
【図１１】図９のトランスと図５の半導体集積回路装置とが実装されるプリント配線基板の一例を示した説明図である。
【図１２】本発明の他の実施の形態による半導体集積回路装置における外観裏面図である。
【符号の説明】
【０１３２】
１ 充電装置
２ 出力コンデンサ
３ ダイオード
４ トランス
５ バッテリ
６ トランジスタ
７ ＣＰＵ
８ 充電制御部
９ 出力電圧検出回路
１０ 二次放電終了検出回路
１１ 基準電圧生成部
１２ 充電開始制御ロジック部
１３ 一次電流しきい値調整回路
１４ パワースイッチ部
１５ 一次電流検出回路
１６ ＩＧＢＴドライバ
１７ 抵抗分圧部
１８ コンパレータ
１９ 論理積回路
２０ フリップフロップ
２１，２２ インバータ
２３ ディレイ回路
２４ コンパレータ
２５ １ショットパルス回路
２６ フリップフロップ
２７ ディレイ回路
２８ 論理積回路
２９ パワースイッチ
３０ 抵抗
３１ ドライバ
３２，３３ 論理積回路
３４，３５ １ショットパルス回路
３６ 否定論理和回路
３７ インバータ
３８ フリップフロップ
３９ コンパレータ
４０ ディレイ回路
４１ 否定論理和回路
４２ １ショットパルス回路
ＤＲＡＩＮ ドレイン端子
ＭＯＮＩ モニタ端子
ＶＣ 電源端子
ＦＵＬＬ 出力電圧検出端子
ＣＨＧ 充電開始端子
ＰＧＮＤ グランド端子
ＩＧＢＴＧＤＲ ドライバ端子
ＦＬＳＷ フラッシュスイッチ端子
ＣＨＧＡＤＪ 充電調整端子
ＮＣ ノーコネクト端子
ＣＨ 半導体チップ
Ｔ１〜Ｔ９ チップ電極
ＢＷ ボンディングワイヤ
ＴＥ１，ＴＥ２ 一次巻き線端子
ＴＥ３ 二次巻き線端子
ＴＥ４ ＧＮＤ接続端子
ＴＥ５ 三次巻き線端子
Ｌ１〜Ｌ５ ランド
【技術分野】
【０００１】
本発明は、カメラ用のストロボなどに用いられる充電装置における充電技術に関し、特に、フライバック式のトランスを用いた充電装置における充電制御に有効な技術に関する。
【背景技術】
【０００２】
カメラ用ストロボなどに用いられるコンデンサ充電装置として、たとえば、フライバック式のトランスを用いたものが広く知られている（特許文献１参照）。この種のコンデンサ充電装置は、たとえば、コンデンサ充電装置の出力電圧Ｖｏｕｔをトランスの一次側で検出し、該出力電圧Ｖｏｕｔが所望の電圧に達したことを検知し、充電動作を停止するものがある。
【０００３】
出力電圧Ｖｏｕｔをトランスの一次側で検出する技術について、以下に説明する。
【０００４】
まず、充電動作中に、トランスの一次側に接続されたスイッチ（ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ）がＯＮからＯＦＦになると、該トランスに蓄積された磁気エネルギを放出するためトランスの二次側の電圧が上昇し、二次側に接続された出力コンデンサに充電される。
【０００５】
このときにトランスの一次側のスイッチのドレイン端子には、トランスの巻き線比に応じた電圧が発生し、その電圧ＶＢは次式であらわされる。
ＶＢ＝Ｎ１／Ｎ２×Ｖｏｕｔ＋Ｖｂａｔ （式１）
ここで、Ｎ１はトランスの一次側の巻き線数、Ｎ２は、トランスの二次側の巻き数、Ｖｂａｔは、トランスに与えられる電圧である。
したがって、式１より、ＶＢの電圧よりＶｂａｔを減じ、その数値に係数ｋを乗じることによって、出力電圧Ｖｏｕｔに比例した電圧を得ることができる。ｋを基準電圧に適合するように調節し、ここで得た電圧を比較器によって基準電圧と比較することで充電完了を検出する。
【０００６】
しかしながら、上記した出力電圧Ｖｏｕｔの検出技術には、以下の問題がある。
【０００７】
ＶＢから出力電圧Ｖｏｕｔに比例した電圧を求めるときに、Ｖｂａｔを減じてｋ倍する演算が必要となる。これはトランスの一次側と基準電位との間に、第１の抵抗、トランジスタ、および第２の抵抗を直列接続することにより実現している。
【０００８】
この方式では、トランジスタの温度特性ばらつきの影響を大きく受けてしまうことになる。出力電圧Ｖｏｕｔの検出は、一般的に±１％程度の精度が要求されるが、トランジスタのばらつきにより必要な精度が満たせないという問題があった。
【０００９】
また、トランスの一次側に接続されたスイッチがＯＮした直後にパルス状の電流が該スイッチに流れる。これは、スイッチの寄生容量に充電された電荷が放電されことで流れるものである。
【００１０】
このパルス電流が大きく流れることによって、電流検出しきい値を越えてしまうと誤動作を起こしてしまうという問題がある。
【００１１】
さらに、コンデンサ充電装置には、トランス内のエネルギ放出終了を検出する二次放電終了検出回路が設けられている。この二次放電終了検出回路は、一般にトランスの一次側に接続されたスイッチのドレイン端子を測定することによって二次放電を検出している。
【００１２】
ドレイン端子は、通常３０Ｖ程度の高電圧がかかる端子であるので、二次放電終了検出回路は、その高電圧に耐えられる高耐圧素子によって構成する必要があり、そのために、該素子が大型化し、コストが上昇し、レイアウト面積が大きくなってしまうという問題がある。
【００１３】
これら問題点を解決する技術として、たとえば、フライバック式のトランスに三次巻き線を追加するものがある。
【００１４】
充電動作中に、トランスの一次側に接続されたスイッチがＯＮからＯＦＦになると、該トランスに蓄積された磁気エネルギを放出するため、トランスの二次側の電圧が上昇し、二次側に接続された出力コンデンサに充電される。
【００１５】
このときにトランスの三次側端子にはトランスの巻き線比に応じた電圧が発生し、その電圧ＶＣは次式であらわされる。
【００１６】
ＶＣ＝Ｎ３／Ｎ２×Ｖｏｕｔ （式２）
ここで、Ｎ３は、トランスの三次側の巻き数であり、Ｎ２は、トランスの二次側の巻き数である。
【００１７】
したがって、式２より電圧ＶＣの電圧からＶｂａｔを減じる必要がなく、出力電圧Ｖｏｕｔに比例した電圧を得ることができる。ここで得た電圧を比較器で基準電圧と比較することで充電完了を検出することができる。
【００１８】
この場合、トランジスタを必要としないため、電圧ＶＣの電圧は温度ばらつきがほとんどなく、温度保障された基準電圧を使用することで充電完了の検出を温度の影響なく正確に検出することを可能にすることができる。
【００１９】
また、トランスの二次側に流れる電流の監視は、該トランスの二次側と基準電位との間に電流検出用の抵抗を接続し、該抵抗に流れる電流が０となることを検出している。
【００２０】
この種のトランスに三次巻き線を追加して出力電圧を検出する技術として、トランスの１次コイルに流れる電流をＯＮ／ＯＦＦするスイッチング素子のオフ時に接地電位を基準として３次コイルの一端に電圧を生じさせ、その電圧を所定電圧と比較し所定電圧よりも大きければ、スイッチング素子のオン・オフ動作を停止させるものがある（たとえば、特許文献２参照）。
【特許文献１】特開２００５−６５４９８号公報
【特許文献２】特開２００５−２８７１８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
ところが、上記のような充電装置における出力電圧の検出技術では、次のような問題点があることが本発明者により見い出された。
【００２２】
すなわち、トランスに三次巻き線を追加して出力電圧を検出する場合、スイッチがＯＮした直後にパルス状の電流が流れる電流ノイズの問題には対処することができないという問題がある。
【００２３】
近年、トランスには小型化が要求されており、そのためにトランスの端子数も少なくなり、たとえば、５ピン以下の端子数が一般的となっている。その場合、グランド（ＧＮＤ）端子、１次巻き線端子、ならびに三次巻き線端子がトランスの同じ辺側に配置されることになる。
【００２４】
一次側の出力電圧Ｖｏｕｔを検出する回路は、一般的に半導体集積回路装置に設けられており、該半導体集積回路装置のピン配置に配慮がない場合、大電流が流れる経路（トランスの一次側に接続されるスイッチに接続される端子）と電圧検出用の信号経路（トランスの三次側端子に発生する電圧をモニタする端子）とが交差し、ノイズによる誤動作の原因となる問題が潜在的に含んでいる。
【００２５】
また、トランスの二次側に流れる電流を電流検出用の抵抗によって検出するので、該抵抗によるロスが発生してしまい、充電効率が低下してしまうばかりでなく、部品点数が増加してしまうという問題がある。
【００２６】
さらに、出力電圧の検出を高精度に行うためには、基準電圧に高い精度が要求されることになる。たとえば、出力電圧Ｖｏｕｔは、通常、約３００Ｖ付近で使用される。出力電圧Ｖｏｕｔに必要とされる精度は±１％程度であるため、±３Ｖ以内の検出精度が必要となる。
【００２７】
三次巻き線数Ｎ３と二次巻き線数Ｎ２との比は、通常、１０〜２０倍程度が使用され、たとえば、２０倍とすると、電圧検出用の信号経路での検出は、約０．１５Ｖの精度が要求される。
【００２８】
実際には、トランス巻き線比のばらつき、コンパレータのオフセットなどばらつき要因があるため、基準電圧には、電圧検出用の信号経路電圧に要求される精度の１／１０の精度、すなわち±０．０１５Ｖの高い精度が理想とされる。
【００２９】
半導体チップは、たとえば、プラスチックパッケージなどに封入されるが、このプラスチックが硬化する際に機械的な応力が蓄積され、定常的に半導体チップに応力がかかってしまう。
【００３０】
この応力は、半導体チップ外周にいくほど大きくなり、半導体チップ中心付近では応力が小さい。半導体チップに応力がかかると、半導体チップの特性（たとえば、電圧源の電圧値）に影響を与えてしまう恐れが生じる。
【００３１】
基準電圧源のような高い精度を必要とする回路では、この応力による影響が無視できず、たとえば充電完了検出電圧が意図した電圧とならず、最悪の場合、充電するコンデンサの耐圧を越えてしまい、コンデンサを破壊してしまうという問題がある。ここまで極端に検出電圧がずれなくても、歩留まり低下など製造上の問題となることになる。
【００３２】
本発明の目的は、充電時における電圧サイクル制御を高精度に行い、充電効率を大幅に向上させることのできる技術を提供することにある。
【００３３】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００３５】
本発明は、一次巻き線と、二次巻き線と、基準電位に一方の端部が接続された三次巻き線とを有したトランスと、前記トランスの一次巻き線に流れる電流を制御するパワースイッチと、前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、前記トランスの三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる検出信号を出力する出力電圧検出部と、前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたものである。
【００３６】
また、本発明は、前記一次電流検出部が、検出された一次側電流としきい値電流とを比較し、その比較結果を第１の検出信号として出力する比較部と、前記ドライバ部が前記パワースイッチをＯＮする制御信号を出力した際に、任意の期間、前記比較部から出力される第１の検出信号の出力を停止する信号出力マスク部とを備えたものである。
【００３７】
さらに、本願のその他の発明の概要を簡単に示す。
【００３８】
本発明は、充電装置に用いられる半導体集積回路装置であって、外部接続されたトランスの一次巻き線に流れる電流を制御するパワースイッチと、前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、前記トランスの基準電位に一方の端部が接続された三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる検出信号を出力する出力電圧検出部と、前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたものである。
【００３９】
また、本発明は、前記一次電流検出部が、検出された一次側電流としきい値電流とを比較し、その比較結果を第１の検出信号として出力する比較部と、前記ドライバ部が前記パワースイッチをＯＮする制御信号を出力した際に、任意の期間、前記比較部から出力される第１の検出信号の出力を停止する信号出力マスク部とを備えたものである。
【００４０】
さらに、本発明は、前記基準電圧生成部が、半導体チップの略中央部にレイアウトされているものである。
【００４１】
また、本発明は、記パワースイッチが、前記半導体チップの任意の１辺の周辺部近傍にレイアウトされているものである。
【００４２】
さらに、本発明は、外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、前記第１の外部端子と前記第２の外部端子とは、隣り合って配置されているものである。
【００４３】
また、本発明は、外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、前記第１の外部端子と前記第２の外部端子とは、前記半導体集積回路装置のパッケージのコーナ部に互いに対向するように配置されているものである。
【発明の効果】
【００４４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００４５】
（１）精度の高い充電制御を行うことができ、信頼性が高く、かつ高性能な充電装置を実現することができる。
【００４６】
（２）また、二次側出力の電力損失を低減することができるので、効率よく充電を行うことができる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００４８】
図１は、本発明の一実施の形態による充電装置の回路図、図２は、図１の充電装置における動作例を示すタイミングチャート、図３は、図２に続くタイミングチャート、図４は、図１の充電装置に設けられた充電制御部における半導体チップのレイアウト例を示す説明図、図５は、図４の半導体チップを用いて構成された半導体集積回路装置におけるワイヤボンディング例を示した説明図、図６は、図５の半導体集積回路装置の外観上面図、図７は、図５の半導体集積回路装置における外観側面図、図８は、図５の半導体集積回路装置における外観裏面図、図９は、図１の充電装置に用いられるトランスの端子配置の一例を示す説明図、図１０は、図９のトランスの回路図、図１１は、図９のトランスと図５の半導体集積回路装置とが実装されるプリント配線基板の一例を示した説明図である。
【００４９】
本実施の形態において、充電装置１は、たとえば、カメラ用ストロボのコンデンサを充電する充電回路である。充電装置１は、図１に示すように、出力コンデンサ２、ダイオード３、トランス４、バッテリ５、トランジスタ６、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）７、および充電制御部８から構成されている。
【００５０】
充電制御部８は、出力電圧検出回路９、二次放電終了検出回路１０、基準電圧生成部１１、充電開始制御ロジック部１２、一次電流しきい値調整回路１３、パワースイッチ部１４、一次電流検出回路１５、およびＩＧＢＴドライバ１６から構成されている。この充電制御部８は、たとえば、１パッケージの半導体集積回路装置として構成されている。
【００５１】
充電制御部８は、外部端子として、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、充電調整端子ＣＨＧＡＤＪ、フラッシュスイッチ端子ＦＬＳＷ、電源電圧ＶＣＣが接続される電源端子ＶＣ、第１の外部端子となるモニタ端子ＭＯＮＩ、第２の外部端子となるドレイン端子ＤＲＡＩＮ、グランド端子ＰＧＮＤ、ならびにドライバ端子ＩＧＢＴＧＤＲがそれぞれ設けられている。
【００５２】
トランス４は、フライバック式のトランスよりなり、基準電位（ＧＮＤ）接地された３次巻き線を有した構成からなる。トランス４において、２次側巻き線の一方の接続部には、整流用のダイオード３のアノードが接続されており、２次側巻き線の他方の接続部には、基準電位が接続されている。
【００５３】
ダイオード３のカソードには、出力コンデンサ２の一方の接続部、およびトランジスタ６の一方の接続部がそれぞれ接続されており、該出力コンデンサ２の他方の接続部には基準電位が接続されている。
【００５４】
また、トランジスタ６の他方の接続部には、基準電位が接続されており、該トランジスタ６のゲートには、充電制御部８の外部端子であるドライバ端子ＩＧＢＴＧＤＲが接続されている。
【００５５】
このトランジスタ６は、たとえば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）からなり、ストロボの発光を制御する充電制御部８のドライバ端子ＩＧＢＴＧＤＲから出力される制御信号に基づいて、ＯＮ／ＯＦＦ制御される。
【００５６】
ダイオード３のカソードは、充電装置１の出力部となり、出力電圧Ｖｏｕｔが出力される。トランス４における１次側巻き線の一方の接続部には、バッテリ５が接続されており、このバッテリ５から電源電圧Ｖｂａｔが供給される。
【００５７】
また、トランス４の１次側巻き線の他方の接続部には、充電制御部８のドレイン端子ＤＲＡＩＮが接続されており、該トランス４の３次側巻き線には、充電制御部８のモニタ端子ＭＯＮＩが接続されている。充電制御部８の電源端子ＶＣＣには、電源電圧が接続され、充電制御部８のグランド端子ＰＧＮＤには、基準電位が接続されている。
【００５８】
これら外部端子のうち、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、およびフラッシュスイッチ端子ＦＬＳＷは、ＣＰＵ７に設けられた外部端子にそれぞれ接続されている。ＣＰＵ７は、充電装置１におけるすべての制御を司る。
【００５９】
出力電圧検出部となる出力電圧検出回路９は、抵抗分圧部１７、コンパレータ１８、論理積回路１９、フリップフロップ２０、インバータ２１，２２、およびディレイ回路２３から構成されている。この出力電圧検出回路９は、充電完了電圧に達したことを検出すると、ＣＰＵ７に対して検出信号を出力し、充電動作を停止させる。
【００６０】
二次放電終了検出部となる二次放電終了検出回路１０は、コンパレータ２４からなる。コンパレータ２４は、モニタ端子ＭＯＮＩの電圧と基準電位とを比較してトランス４内のエネルギ放出終了を検出し、第２の検出信号となる駆動制御信号を出力する。基準電圧生成部１１は、基準電圧ＶＲＥＦを生成し、出力電圧検出回路９に供給する。
【００６１】
充電開始制御ロジック部１２は、ＣＰＵ７から、充電開始端子ＣＨＧを介して入力される充電開始信号を受けて充電を開始する。充電開始制御ロジック部１２は、１ショットパルス回路２５、フリップフロップ２６、ディレイ回路２７、および論理積回路２８から構成されている。
【００６２】
一次電流しきい値調整回路１３は、一次側コイルの電流ピーク検出値を調整する。パワースイッチ部１４は、ＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどからなるパワースイッチ２９、一次側電流検出用の抵抗３０、ドライバ３１、論理積回路３２，３３、１ショットパルス回路３４，３５、否定論理和回路３６、インバータ３７、およびフリップフロップ３８から構成されている。
【００６３】
一次電流検出部となる一次電流検出回路１５は、トランス４の１次コイルに流れる電流をＯＮ／ＯＦＦ制御するパワースイッチに流れる電流を検出する抵抗３０の降下電圧を利用して検出し、該パワースイッチをＯＦＦする。この一次電流検出回路１５は、コンパレータ３９、ディレイ回路４０、否定論理和回路４１、ならびに１ショットパルス回路４２から構成されている。
【００６４】
ＩＧＢＴドライバ１６は、ＣＰＵ７から充電制御部８のフラッシュスイッチ端子ＦＬＳＷを介して入力される制御信号に基づいて、トランジスタ６を駆動する信号を出力する。
【００６５】
充電制御部８のモニタ端子ＭＯＮＩには、抵抗分圧部１７の入力部、コンパレータ２４の一方の入力部がそれぞれ接続されている。
【００６６】
抵抗分圧部１７は、モニタ端子ＭＯＮＩに入力される電圧を分圧して出力する。抵抗分圧部１７の出力部には、コンパレータ１８の一方の入力部が接続されており、該コンパレータ１８の他方の入力部には、基準電圧生成部１１が生成した基準電圧ＶＲＥＦが入力されるように接続されている。
【００６７】
コンパレータ１８は、抵抗分圧部１７が分圧した電圧と基準電圧ＶＲＥＦとを比較し、第３の検出信号となる比較結果を出力する。コンパレータ１８の出力部には、論理積回路１９の一方の入力部が接続されており、該論理積回路１９の他方の入力部には、ディレイ回路２３の出力部が接続されている。ディレイ回路２３は、インバータ２２から出力された信号を任意の時間遅延させて出力する。
【００６８】
論理積回路１９の出力部には、フリップフロップ２０のセット端子Ｓが接続されている。フリップフロップ２０のリセット端子Ｒ、および１ショットパルス回路２５の入力部には、充電開始端子ＣＨＧが接続されており、該フリップフロップ２０の出力端子Ｑには、インバータ２１の入力部が接続されている。
【００６９】
このインバータ２１の出力部には、出力電圧検出端子ＦＵＬＬ、およびフリップフロップ２６のリセット端子Ｒがそれぞれ接続されている。１ショットパルス回路２５の出力部には、１ショットパルス回路２５の出力部には、フリップフロップ２６のセット端子Ｓが接続されており、該フリップフロップ２６の出力端子Ｑには、ディレイ回路２７の入力部、および論理積回路２８の一方の入力部がそれぞれ接続されている。
【００７０】
ディレイ回路２７の出力部には、論理積回路２８の他方の入力部が接続されており、該論理積回路２８の出力部には、論理積回路３３の一方の入力部、１ショットパルス回路３４の入力部、および論理積回路３２の一方の入力部がそれぞれ接続されている。
【００７１】
１ショットパルス回路３４の出力部には、否定論理和回路３６の一方の入力部が接続されており、該否定論理和回路３６の他方の入力部には、１ショットパルス回路４２の出力部が接続されている。ディレイ回路２７は、フリップフロップ２６の出力端子Ｑから出力された信号を任意の時間遅延させて出力する。
【００７２】
否定論理和回路３６の出力部には、インバータ３７の入力部が接続されており、このインバータ３７の出力部には、フリップフロップ３８のセット端子Ｓが接続されている。また、フリップフロップ３８のリセット端子Ｒには、１ショットパルス回路３５の出力部が接続されており、該フリップフロップ３８の出力端子Ｑには、論理積回路３２の他方の入力部が接続されている。
【００７３】
論理積回路３２の出力部には、ドライバ部であるドライバ３１の入力部、信号出力マスク部を構成するディレイ回路４０の入力部、およびインバータ２２の入力部がそれぞれ接続されており、該ドライバ３１の出力部には、パワースイッチ部１４のゲートが接続されている。
【００７４】
パワースイッチ部１４の一方の接続部（ドレイン側）には、ドレイン端子ＤＲＩＮが接続されており、該パワースイッチ部１４の他方の接続部（ソース側）には、抵抗３０の一方の接続部、およびコンパレータ３９の他方の入力部がそれぞれ接続されている。また、抵抗３０の他方の接続部には、グランド端子ＰＧＮＤが接続されている。
【００７５】
比較部であるコンパレータ３９は、抵抗３０によって検出された一次側電流に比例した電圧と一次電流しきい値調整回路１３から出力されたしきい値とを比較し、第１の検出信号となる比較結果を出力する。
【００７６】
一次電流しきい値調整回路１３の入力部には、充電調整端子ＣＨＧＡＤＪが接続されており、該一次電流しきい値調整回路１３の出力部には、コンパレータ３９の一方の入力部が接続されている。
【００７７】
充電調整端子ＣＨＧＡＤＪには、任意の電圧が（たとえば、電源電圧を抵抗Ｒ１，Ｒ２で分圧した電圧）が入力されており、一次電流の検出しきい値を調整する。
【００７８】
コンパレータ３９の出力部には、信号出力マスク部を構成する否定論理和回路４１の一方の入力部が接続されており、否定論理和回路４１の他方の入力部には、ディレイ回路４０の出力部が接続されている。否定論理和回路４１の出力部には、１ショットパルス回路４２の入力部が接続されている。ディレイ回路４０は、論理積回路３２から出力された信号を任意の時間遅延させて出力する。
【００７９】
次に、本実施の形態による充電装置１における動作について、図２、および図３のタイミングチャートを用いて説明する。
【００８０】
図２は、充電装置１における充電開始時におけるタイミングチャートであり、図３は、充電装置１における充電終了時におけるタイミングチャートである。
【００８１】
図２、ならびに図３において、上方から下方にかけては、充電制御部８の充電開始端子ＣＨＧに入力される充電開始信号、充電制御部８の出力電圧検出端子ＦＵＬＬから出力される検出信号、ドライバ３１から出力されるパワースイッチ部１４の制御信号、ディレイ回路４０から出力される遅延信号ＴＩＭＥ、トランス４の一次側コイルに流れる電流Ｉ１、トランス４の二次側コイルに流れる電流Ｉ２、充電制御部８のドレイン端子ＤＲＡＩＮの電圧ＶＤＲＡＩＮ、充電制御部８のモニタ端子ＭＯＮＩの電圧ＶＭＯＩ、充電装置１の出力電圧Ｖｏｕｔのそれぞれの信号タイミングについて示している。
【００８２】
まず、図２に示すように、充電開始端子ＣＨＧにＣＰＵ７から出力される充電開始信号が入力されると、充電開始制御ロジック部１２のラッチ２６がセットされてパワースイッチ２９がＯＮとなる。パワースイッチ２９がＯＮすることにより、トランス４に電流Ｉ１が流れ始める。
【００８３】
また、コンパレータ３９は、抵抗３０によって検出された一次側電流と一次電流しきい値調整回路１３から出力されたしきい値とを比較する。このとき、論理積回路３２の出力部から出力された信号は、ディレイ回路４０によって任意の期間遅延されたＨｉレベルの遅延信号ＴＩＭＥとして出力される。
【００８４】
このＨｉレベルの遅延信号ＴＩＭＥが出力されている期間は、コンパレータ３９の出力が否定論理和回路４１によってマスクされることになる。パワースイッチ２９がＯＮした直後は、該パワースイッチ２９の寄生容量に充電された電荷が放電されることによってパルス状の電流が流れるが、このパルス状に流れる電流を遅延信号ＴＩＭＥによってマスクすることにより、正確なコンパレータ３９の比較結果を得ることができる。このマスク期間は、遅延信号ＴＩＭＥがＬｏレベルとなると終了する。
【００８５】
そして、マスク期間が終了すると、電流Ｉ１がトランス４の一次側のコイル成分にしたがって徐々に上昇する。この時、トランスの巻き線比によって、電圧ＶＤＲＡＩＮは、パワースイッチ２９のオン抵抗をＲｏｎとして、Ｉ１×Ｒｏｎ×Ｎ１／Ｎ２となり、電圧ＶＭＯＮＩは、（ＶＤＲＡＩＮ−Ｖｂａｔ）×Ｎ３／Ｎ２となる。ここで、Ｎ１はトランス４の一次巻き線数、Ｎ２はトランス４の二次巻き線数、Ｎ３はトランス４の三次巻き線数である。
【００８６】
やがて、電流Ｉ１が、充電調整端子ＣＨＧＡＤＪに入力された電圧により、一次電流検出回路１５で決まる電流しきい値に達すると、コンパレータ３９がそれを検出し、１ショットパルス回路４２からパワースイッチ２９をＯＦＦする信号が出力され、該パワースイッチ２９がＯＦＦＯＦＦとなる。
【００８７】
パワースイッチ２９がＯＦＦすると、トランス４に蓄積された磁気エネルギーが放出されて、該トランジスタ４の二次側に電流Ｉ２が流れる。この時、トランス４の巻き線比によって、電圧ＶＤＲＡＩＮは、Ｎ１／Ｎ２×Ｖｏｕｔ＋Ｖｂａｔとなり、電圧ＶＭＯＮＩは、Ｎ３／Ｎ２×Ｖｏｕｔとなる。
【００８８】
電流Ｉ２が流れることで、出力コンデンサ２に電荷が蓄積されて出力電圧Ｖｏｕｔが上昇（充電される）する。その後、蓄積された磁気エネルギーが徐々に減少し、それに伴い電流Ｉ２が徐々に減少し、やがて電流Ｉ２が略０Ａとなる。
【００８９】
電流Ｉ２が０となると、電圧ＶＭＯＮＩは略０Ｖとなる。二次放電終了検出回路１０は、電圧ＶＭＯＮＩが略０Ｖとなったことを検出すると、駆動制御信号を出力してパワースイッチ２９をＯＮさせる。
【００９０】
上記したパワースイッチ２９のＯＮ／ＯＦＦ動作は自励的に繰り返され、出力電圧Ｖｏｕｔが上昇していくことになる。これに伴い、パワースイッチ２９がＯＦＦ時の電圧ＶＭＯＮＩもＶＭＯＮＩ＝Ｎ３／Ｎ２×Ｖｏｕｔであるから上昇する。
【００９１】
続いて、図３に示すように、出力電圧検出回路１８は、電圧ＶＭＯＮＩを監視し、電圧ＶＭＯＮＩが基準電圧ＶＲＥＦに達することをコンパレータ１８が検出すると検出信号を出力する。これにより、出力電圧検出端子ＦＵＬＬから出力されるＨｉレベルの検出信号が出力されるとともに、充電開始制御ロジック部１２のラッチ２６をリセットし、充電動作が終了となる。
【００９２】
次に、半導体集積回路装置として構成されている充電制御部８におけるレイアウトについて、図４の半導体チップＣＨのレイアウトの説明図を用いて説明する。
【００９３】
図４において、半導体チップＣＨの左側周辺部には、上方から下方にかけて、ドレイン端子ＤＲＡＩＮと接続されるチップ電極Ｔ１、モニタ端子ＭＯＮＩと接続されるチップ電極Ｔ２、電源電圧ＶＣＣが接続される電源端子ＶＣと接続されるチップ電極Ｔ３、出力電圧検出端子ＦＵＬＬと接続されるチップ電極Ｔ４、および充電開始端子ＣＨＧと接続されるチップ電極Ｔ５がそれぞれレイアウトされている。
【００９４】
また、半導体チップＣＨの右側周辺部には、上方から下方にかけて、グランド端子ＰＧＮＤと接続されるチップ電極Ｔ６、ドライバ端子ＩＧＢＴＧＤＲと接続されるチップ電極Ｔ７、フラッシュスイッチ端子ＦＬＳＷと接続されるチップ電極Ｔ８、ならびに充電調整端子ＣＨＧＡＤＪと接続されるチップ電極Ｔ９がそれぞれレイアウトされている。
【００９５】
半導体チップＣＨの略中央部には、基準電圧生成部１１がレイアウトされており、該半導体チップＣＨの上部の周辺部近傍には、パワースイッチ２９がレイアウトされている。
【００９６】
また、パワースイッチ２９を除くパワースイッチ部１４、ならびに二次放電終了検出回路１０、基準電圧生成部１１、充電開始制御ロジック部１２、一次電流しきい値調整回路１３、パワースイッチ部１４、一次電流検出回路１５、ＩＧＢＴドライバ１６などから構成される周辺回路となるロジック回路ＬＣは、半導体チップＣＨの左右と下側の３辺の周辺部近傍にレイアウトされている。
【００９７】
このように、大電流が流れてスイッチングを行うために大きなノイズ源となるパワースイッチ２９をロジック回路ＬＣから遠ざけてレイアウトすることによって、該ロジック回路ＬＣの誤動作を防止することができる。
【００９８】
また、高精度な基準電圧ＶＲＥＦの生成が要求される基準電圧生成部１１を半導体チップＣＨの略中央部にレイアウトすることによって、精度の高い基準電圧ＶＲＥＦの生成を可能にすることができる。
【００９９】
半導体チップＣＨは、たとえば、プラスチックパッケージなどに封止されるが、このプラスチックパッケージが硬化する際に機械的な応力が蓄積され、恒常的に半導体チップＣＨに応力がかかってしまう。
【０１００】
この応力は、半導体チップＣＨの外周部にいくほど大きくなり、半導体チップＣＨの中央部付近では応力が小さくなっている。半導体チップＣＨに応力がかかると、基準電圧生成部１１の特性に影響を与えてしまうことなる。
【０１０１】
基準電圧生成部１１に大きな応力がかかると、基準電圧ＶＲＥＦの電圧レベルが狂ってしまい、充電完了終了電圧が意図した電圧とならず、最悪の場合には、充電する出力コンデンサ２の耐圧を超えてしまう恐れがある。
【０１０２】
しかし、図４に示すように、基準電圧生成部１１を半導体チップＣＨの中央部近傍にレイアウトすることによって、該基準電圧生成部１１にかかる応力を大幅に小さくすることができるので、高精度な基準電圧ＶＲＥＦを生成することができ、充電終了電圧を精度良く検出することができ、充電装置１の信頼性を向上させることができる。
【０１０３】
図５は、図４の半導体チップＣＨを用いて構成された半導体集積回路装置Ｈにおけるワイヤボンディング例を示した説明図である。
【０１０４】
半導体集積回路装置Ｈは、図示しない中央部のダイパッド上に半導体チップＣＨが搭載されている。また、半導体集積回路装置Ｈにおいて、プラスチックパッケージなどに形成されたパッケージの右側の周辺部には、上方から下方にかけて、ドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、および充電開始端子ＣＨＧがそれぞれレイアウトされている。
【０１０５】
また、パッケージの左側の周辺部には、上方から下方にかけて、グランド端子ＰＧＮＤ、どこにも接続されないノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪがそれぞれレイアウトされている。
【０１０６】
これらドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪは、半導体集積回路装置Ｈのパッケージ裏面に露出するように形成されている。
【０１０７】
ドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪは、半導体チップＣＨに形成されたチップ電極Ｔ１、チップ電極Ｔ２、チップ電極Ｔ３、チップ電極Ｔ４、チップ電極Ｔ５、チップ電極Ｔ６、チップ電極Ｔ７、チップ電極Ｔ８、およびチップ電極Ｔ９とボンディングワイヤＢＷによってそれぞれ接続されている。
【０１０８】
また、半導体集積回路装置Ｈにおいては、図５に示すように、ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとが隣り合うようにレイアウトされている。
【０１０９】
図６は、半導体集積回路装置Ｈの上面図、図７は、半導体集積回路装置Ｈの側面図、図８は、半導体集積回路装置Ｈの裏面図である。半導体集積回路装置Ｈは、図６〜図８に示すように、たとえば、正方形状のパッケージからなり、裏面に前述した銅などからなるドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪがそれぞれ露出するように設けられている。
【０１１０】
図９は、トランス４の端子配置の一例を示す説明図、図１０は、トランス４の回路図である。
【０１１１】
近年、トランスは、小型化が要求されており、そのために該トランスの端子数も少なくなり、５端子以下のものが一般的となっている。トランス４では、３つの巻き線が必要なために本来であれば６端子が必要となるが、小型化の要求を満たすように、図９、および図１０に示すように、二次巻き線と三次巻き線とのＧＮＤ（基準電位）接続端子ＴＥ４を共通として５端子に収めている。
【０１１２】
この場合、トランス４の端子構成は、図１０に示すように、一次巻き線側の一次巻き線端子ＴＥ１，ＴＥ２、および二次巻き線側の二次巻き線端子ＴＥ３、ＧＮＤ接続端子ＴＥ４、三次巻き線端子ＴＥ５（モニタ端子ＭＯＮＩに接続）となる。
【０１１３】
また、トランス４の端子配置は、図９に示すように、トランス４の右側の上方から下方にかけて、一次巻き線端子ＴＥ２（ドレイン端子ＤＲＡＩＮに接続）、三次巻き線端子Ｔ５（モニタ端子ＭＯＮＩに接続）、および二次巻き線側のＧＮＤ接続端子ＴＥ４がそれぞれ配列されている。さらに、トランス４の左側の上方から下方にかけては、二次巻き線端子ＴＥ３、および一次巻き線端子ＴＥ１がそれぞれ配列されている。
【０１１４】
図１１は、トランス４と半導体集積回路装置Ｈとが実装されるプリント配線基板Ｐの一例を示した説明図である。
【０１１５】
図１１のプリント配線基板Ｐにおいて、右側には、トランス４が実装され、該トランス４の左側に半導体集積回路装置Ｈが実装される。トランス４の実装位置の上方の右側には、該トランス４の一次巻き線端子ＴＥ１が接続されるランドＬ１が設けられており、該ランドＬ１の右側には、二次巻き線端子ＴＥ３が接続されるランドＬ２が設けられている。
【０１１６】
また、トランス４の実装位置の下方の左側には、該トランス４のＧＮＤ接続端子ＴＥ４が接続されるランドＬ３が設けられており、そのランドＬ３の右側には、三次巻き線端子ＴＥ５が接続されるランドＬ４が設けられている。そして、ランドＬ４の右側には、一次巻き線端子ＴＥ２が接続されるランドＬ５が設けられている。
【０１１７】
半導体集積回路装置Ｈを実装する際には、パッケージ裏面に露出したドレイン端子ＤＲＡＩＮ、モニタ端子ＭＯＮＩ、電源端子ＶＣ、出力電圧検出端子ＦＵＬＬ、充電開始端子ＣＨＧ、グランド端子ＰＧＮＤ、ノーコネクト端子ＮＣ、ドライバ端子ＩＧＢＴＧＤＲ、フラッシュスイッチ端子ＦＬＳＷ、ならびに充電調整端子ＣＨＧＡＤＪが実装基板であるプリント配線基板に形成された任意のランドとはんだなどによって接続される。
【０１１８】
また、前述したように、半導体集積回路装置Ｈは、ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとが隣り合うようにレイアウトされているので、一次巻き線端子Ｔ１とドレイン端子ＤＲＡＩＮ）、および三次巻き線端子Ｔ４とモニタ端子ＭＯＮＩとを配線パターンＨＰ１，ＨＰ２によって最短距離で接続することができる。
【０１１９】
これによって、プリント配線基板Ｐにおける不要な配線の引き回しを防止することができ、耐ノイズ性を向上させることができる。
【０１２０】
それにより、本実施の形態によれば、パワースイッチ２９のＯＮ直後の寄生容量に充電された電荷が放電される期間をマスクして一次電流検出回路１５が一次電流を検出するので、誤検出を防止することができる。
【０１２１】
また、基準電圧生成部１１を半導体チップＣＨの中央部付近に配置することによって、半導体集積回路装置Ｈのパッケージ応力の影響を最小限にすることができ、高精度な基準電圧ＶＲＥＦを生成することができる。
【０１２２】
さらに、半導体集積回路装置Ｈのドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとを隣り合って配置することによって、プリント配線基板Ｐにおける配線設計が容易となり、配線長を短くすることができるので、ノイズなどによる誤動作を防止することができる。
【０１２３】
また、三次巻き線の電圧によって二次放電終了を検出することができるので、トランス４の二次巻き線での電流が不要となり、電力の損失を大幅に低減することができる。
【０１２４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１２５】
たとえば、前記実施の形態では、半導体集積回路装置Ｈのドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとが隣り合うようにレイアウトされた構成について記載したが、これらドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとは、たとえば、パッケージのコーナ部近傍にレイアウトしてもよい。
【０１２６】
図１２にドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩとをパッケージのコーナ部近傍に隣接配置した例の外観裏面図を示す。
【０１２７】
本実施例の外観上面図、外観側面図はそれぞれ図７、図９と同じである。本実施例ではパッケージの４辺に端子を配置し、端子の数は１２本と図８の１２本より増加しているためノーコネクト端子ＮＣが増加している。ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩを配置するコーナはプリント配線基板Ｐにおける配線設計が容易さを優先してパッケージのコーナであればどのコーナに配置してもよい。
【０１２８】
また、ドレイン端子ＤＲＡＩＮとモニタ端子ＭＯＮＩ以外の端子については同様に基板実装の容易さや必要とされる性能、または半導体チップのレイアウトに応じて適宜変更することが可能である。
【０１２９】
これによっても、半導体集積回路装置Ｈとトランス４との配線長を短くすることが可能となり、耐ノイズ性を向上させることができる。
【産業上の利用可能性】
【０１３０】
本発明は、ストロボ用の充電装置における高精度な充電の制御技術に適している。
【図面の簡単な説明】
【０１３１】
【図１】本発明の一実施の形態による充電装置の回路図である。
【図２】図１の充電装置における動作例を示すタイミングチャートである。
【図３】図２に続くタイミングチャートである。
【図４】図１の充電装置に設けられた充電制御部における半導体チップのレイアウト例を示す説明図である。
【図５】図４の半導体チップを用いて構成された半導体集積回路装置におけるワイヤボンディング例を示した説明図である。
【図６】図５半導体集積回路装置の外観上面図である。
【図７】図５の半導体集積回路装置における外観側面図である。
【図８】図５の半導体集積回路装置における外観裏面図である。
【図９】図１の充電装置に用いられるトランスの端子配置の一例を示す説明図である。
【図１０】図９のトランスの回路図である。
【図１１】図９のトランスと図５の半導体集積回路装置とが実装されるプリント配線基板の一例を示した説明図である。
【図１２】本発明の他の実施の形態による半導体集積回路装置における外観裏面図である。
【符号の説明】
【０１３２】
１ 充電装置
２ 出力コンデンサ
３ ダイオード
４ トランス
５ バッテリ
６ トランジスタ
７ ＣＰＵ
８ 充電制御部
９ 出力電圧検出回路
１０ 二次放電終了検出回路
１１ 基準電圧生成部
１２ 充電開始制御ロジック部
１３ 一次電流しきい値調整回路
１４ パワースイッチ部
１５ 一次電流検出回路
１６ ＩＧＢＴドライバ
１７ 抵抗分圧部
１８ コンパレータ
１９ 論理積回路
２０ フリップフロップ
２１，２２ インバータ
２３ ディレイ回路
２４ コンパレータ
２５ １ショットパルス回路
２６ フリップフロップ
２７ ディレイ回路
２８ 論理積回路
２９ パワースイッチ
３０ 抵抗
３１ ドライバ
３２，３３ 論理積回路
３４，３５ １ショットパルス回路
３６ 否定論理和回路
３７ インバータ
３８ フリップフロップ
３９ コンパレータ
４０ ディレイ回路
４１ 否定論理和回路
４２ １ショットパルス回路
ＤＲＡＩＮ ドレイン端子
ＭＯＮＩ モニタ端子
ＶＣ 電源端子
ＦＵＬＬ 出力電圧検出端子
ＣＨＧ 充電開始端子
ＰＧＮＤ グランド端子
ＩＧＢＴＧＤＲ ドライバ端子
ＦＬＳＷ フラッシュスイッチ端子
ＣＨＧＡＤＪ 充電調整端子
ＮＣ ノーコネクト端子
ＣＨ 半導体チップ
Ｔ１〜Ｔ９ チップ電極
ＢＷ ボンディングワイヤ
ＴＥ１，ＴＥ２ 一次巻き線端子
ＴＥ３ 二次巻き線端子
ＴＥ４ ＧＮＤ接続端子
ＴＥ５ 三次巻き線端子
Ｌ１〜Ｌ５ ランド
【特許請求の範囲】
【請求項１】
一次巻き線と、二次巻き線と、基準電位に一方の端部が接続された三次巻き線とを有したトランスと、
前記トランスの一次巻き線に流れる電流を制御するパワースイッチと、
前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、
前記トランスの三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、
前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、前記二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、
前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる第３の検出信号を出力する出力電圧検出部と、
前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたことを特徴とする充電装置。
【請求項２】
請求項１記載の充電装置において、
前記一次電流検出部は、
検出された一次側電流としきい値電流とを比較し、その比較結果を第１の検出信号として出力する比較部と、
前記ドライバ部が前記パワースイッチをＯＮする制御信号を出力した際に、任意の期間、前記比較部から出力される第１の検出信号の出力を停止する信号出力マスク部とを備えたことを特徴とする充電装置。
【請求項３】
外部接続されたトランスの一次巻き線に流れる電流を制御するパワースイッチと、
前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、
前記トランスの基準電位に一方の端部が接続された三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、
前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、
前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる第３の検出信号を出力する出力電圧検出部と、
前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたことを特徴とする半導体集積回路装置。
【請求項４】
請求項３記載の半導体集積回路装置において、
前記一次電流検出部は、
検出された一次側電流としきい値電流とを比較し、その比較結果を第１の検出信号として出力する比較部と、
前記ドライバ部が前記パワースイッチをＯＮする制御信号を出力した際に、任意の期間、前記比較部から出力される第１の検出信号の出力を停止する信号出力マスク部とを備えたことを特徴とする半導体集積回路装置。
【請求項５】
請求項３または４記載の半導体集積回路装置において、
前記基準電圧生成部は、
半導体チップの略中央部にレイアウトされていることを特徴とする半導体集積回路装置。
【請求項６】
請求項５記載の半導体集積回路装置において、
前記パワースイッチは、
前記半導体チップの任意の１辺の周辺部近傍にレイアウトされていることを特徴とする半導体集積回路装置。
【請求項７】
請求項３〜６のいずれか１項に記載の半導体集積回路装置において、
外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、
外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、
前記第１の外部端子と前記第２の外部端子とは、隣り合って配置されていることを特徴とする半導体集積回路装置。
【請求項８】
請求項３〜６のいずれか１項に記載の半導体集積回路装置において、
外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、
外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、
前記第１の外部端子と前記第２の外部端子とは、前記半導体集積回路装置のパッケージのコーナ部に隣接して配置されていることを特徴とする半導体集積回路装置。
【請求項１】
一次巻き線と、二次巻き線と、基準電位に一方の端部が接続された三次巻き線とを有したトランスと、
前記トランスの一次巻き線に流れる電流を制御するパワースイッチと、
前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、
前記トランスの三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、
前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、前記二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、
前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる第３の検出信号を出力する出力電圧検出部と、
前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたことを特徴とする充電装置。
【請求項２】
請求項１記載の充電装置において、
前記一次電流検出部は、
検出された一次側電流としきい値電流とを比較し、その比較結果を第１の検出信号として出力する比較部と、
前記ドライバ部が前記パワースイッチをＯＮする制御信号を出力した際に、任意の期間、前記比較部から出力される第１の検出信号の出力を停止する信号出力マスク部とを備えたことを特徴とする充電装置。
【請求項３】
外部接続されたトランスの一次巻き線に流れる電流を制御するパワースイッチと、
前記トランスの一次側電流を検出し、任意の設定値に達した際に第１の検出信号を出力する一次電流検出部と、
前記トランスの基準電位に一方の端部が接続された三次巻き線の電圧と基準電位とを比較し、前記トランスのエネルギ放出終了を検出して第２の検出信号を出力する二次放電終了検出部と、
前記一次電流検出部から出力された第１の検出信号が入力された際に前記パワースイッチをＯＦＦし、二次放電終了検出部から出力された第２の検出信号が入力された際に前記パワースイッチをＯＮする制御信号を出力するドライバ部と、
前記トランスの三次巻き線の電圧と基準電圧とを比較して充電完了電圧に達したか否かを検出し、充電完了電圧に達したことを検出すると充電動作を停止させる第３の検出信号を出力する出力電圧検出部と、
前記出力電圧検出部に供給する基準電圧を生成する基準電圧生成部とを備えたことを特徴とする半導体集積回路装置。
【請求項４】
請求項３記載の半導体集積回路装置において、
前記一次電流検出部は、
検出された一次側電流としきい値電流とを比較し、その比較結果を第１の検出信号として出力する比較部と、
前記ドライバ部が前記パワースイッチをＯＮする制御信号を出力した際に、任意の期間、前記比較部から出力される第１の検出信号の出力を停止する信号出力マスク部とを備えたことを特徴とする半導体集積回路装置。
【請求項５】
請求項３または４記載の半導体集積回路装置において、
前記基準電圧生成部は、
半導体チップの略中央部にレイアウトされていることを特徴とする半導体集積回路装置。
【請求項６】
請求項５記載の半導体集積回路装置において、
前記パワースイッチは、
前記半導体チップの任意の１辺の周辺部近傍にレイアウトされていることを特徴とする半導体集積回路装置。
【請求項７】
請求項３〜６のいずれか１項に記載の半導体集積回路装置において、
外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、
外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、
前記第１の外部端子と前記第２の外部端子とは、隣り合って配置されていることを特徴とする半導体集積回路装置。
【請求項８】
請求項３〜６のいずれか１項に記載の半導体集積回路装置において、
外部接続される前記トランスの三次巻き線が接続される第１の外部端子と、
外部接続される前記トランスの一次巻き線が接続される第２の外部端子とを備え、
前記第１の外部端子と前記第２の外部端子とは、前記半導体集積回路装置のパッケージのコーナ部に隣接して配置されていることを特徴とする半導体集積回路装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００９−２３２６３６（Ｐ２００９−２３２６３６Ａ）
【公開日】平成２１年１０月８日（２００９．１０．８）
【国際特許分類】
【出願番号】特願２００８−７７５３１（Ｐ２００８−７７５３１）
【出願日】平成２０年３月２５日（２００８．３．２５）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２１年１０月８日（２００９．１０．８）
【国際特許分類】
【出願日】平成２０年３月２５日（２００８．３．２５）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]