【課題】第１インダクタと第２インダクタを構成する金属材料のマイグレーションに起因して第１インダクタと第２インダクタの絶縁が確保できなくなることを、抑制する。
【解決手段】半導体チップ１００は配線基板２００の第１面上に実装されており、多層配線層を有している。第１インダクタ１１２は多層配線層に形成されており、巻き軸方向が配線基板２００と水平方向を向いている。第２インダクタ１２２は多層配線層に形成されており、巻き軸方向が配線基板２００と水平方向を向いている。第２インダクタ１２２は第１インダクタ１１２に対向している。封止樹脂４００は、配線基板２００の少なくとも第１面と、半導体チップ１００とを封止している。溝５００は、封止樹脂４００と多層配線層の界面のうち、少なくとも第１インダクタ１１２と第２インダクタ１２２の間に位置している部分の全域に形成されている。 （もっと読む）

【課題】プローブ跡を除去でき、かつ、製造コストが増加することを抑制できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】この半導体装置は、回路が形成された基板１００と、この基板１００上に形成され、表面に保護絶縁膜３００が形成された多層配線層と、この多層配線層の最上層の配線層に位置し、上記回路に接続し、かつ、表面が保護絶縁膜と略同一面となっている電極パッド２００と、を備える。また、このような半導体装置の製造方法は、回路が形成された基板１００上に、この回路に接続し、かつ、保護絶縁膜３００から突出した突出部２０１を有する電極パッド２００を形成する工程と、プローブ端子５００を電極パッド２００に接触させることにより、回路の動作テストを行う工程と、突出部２０１の少なくとも表面を研磨する工程と、有する。 （もっと読む）

【課題】半導体基板の表側に配置された回路が半導体基板の裏側から解析されることを検出する技術を提供することを目的とする。
【解決手段】回路ブロックが配置された第１面と、第１面の反対側の第２面とを有する半導体基板と、半導体基板を搭載する実装基板と、実装基板のうち、回路ブロックの保護対象の部分と重なる領域に配置された導電パターンと、導電パターンに改変が加えられたことを検出する検出回路とを有する半導体集積回路装置が提供される。半導体基板の第２面と実装基板とが対向するように、半導体基板が実装基板に搭載されている。 （もっと読む）

【課題】保護対象の回路ブロックの上に配置された導電パターンに加えられた改変の検出精度を向上するための技術を提供することを目的とする。
【解決手段】半導体基板に配置された回路ブロックと、回路ブロックのうち保護対象の部分の上層に配置された導電パターンと、導電パターンの第１部分の電位を基準電位にリセットするリセット部と、第１部分を電流供給ラインに接続する接続部と、第１部分の電位を基準電位にリセットした後に第１部分を電流供給ラインに接続してから一定時間経過後の第１部分の電圧が事前に設定された範囲に含まれるか否かを判定し、一定時間経過後の電圧が事前に設定された範囲に含まれない場合に導電パターンに改変が加えられたことを検出する検出回路とを有する半導体集積回路装置が提供される。第１部分の電圧の変化は、導電パターンの回路定数に依存する。 （もっと読む）

【課題】モータ制御用半導体装置に対するコンタクト用ピンからの影響を低減する
【解決手段】ホール素子１０２からの出力のオフセット電圧を取り除くオフセットキャンセル回路１０４に含まれるオシレータ回路１２と、オフセットキャンセル回路１０４からの出力信号を受けて、当該出力信号と基準信号とを比較して比較信号を生成して出力するコンパレータ回路１０６と、モータを駆動するための駆動信号を生成して出力する出力回路１１０と、モータの制御に関係しないテスト回路１１２と、を有し、オシレータ回路１２の回路パターン上、コンパレータ回路１０６の回路パターン上、及び、テスト回路１１２の回路パターン上のいずれか１つに重なるようにパルス幅変調信号の入出力パッドＰ１を形成する。 （もっと読む）

【課題】半導体チップの高信頼実装技術を提供。
【解決手段】半導体チップ４は、基板１００と、前記基板の一方の面に形成されたデバイス層８０と、電磁波の輻射により発熱するヒータ配線３０２と、前記デバイス層と電気的に接続される電極１０３とを備えることを特徴とする。半導体チップ４を実装基板に実装する際には、ヒータとしての金属配線膜３０２を発熱させることにより、固着材料を溶かして半導体チップを実装基板と接続させる。 （もっと読む）

【課題】安定した静電気保護機能を有する半導体装置を提供すること。
【解決手段】半導体装置は、シリコン柱を有するシリコン基板、シリコン柱の側壁に沿って形成されたゲート電極、ゲート電極とシリコン柱との間に形成されたゲート絶縁膜シリコン柱の上部に形成された上部拡散層、及びシリコン基板において上部拡散層より下方に形成された下部拡散層、を有する縦型ＭＯＳトランジスタと、下部拡散層と電気的に接続されたパッドと、を備える。サージ電圧が印加された際に下部拡散層と基板との間においてブレイクダウンが発生する。 （もっと読む）

【課題】 電源電圧の安定した供給が可能な半導体集積回路および半導体集積回路装置を提供する。
【解決手段】 半導体集積回路４０において、半導体基板の表面の、コア領域に、第１の電源が供給されて動作するコア回路が形成されるとともに、前記半導体基板の表面の前記コア領域の外側のＩ／Ｏ領域に、第２の電源が供給されて動作するＩ／Ｏ回路が形成された半導体集積回路４０であって、前記半導体基板内に、該半導体基板を貫通して、前記第１の電源を供給する貫通ビア５１が設けられ、前記半導体基板の表面のＩ／Ｏ領域に、前記第２の電源を供給するパッド４６が設けられたことを特徴とする。 （もっと読む）

【課題】スイッチング素子の駆動により生じる熱について精度よく検出することのできる多層回路基板を提供する。
【解決手段】パワー基板４の基板本体１０は、積層された複数の絶縁層１１，１２，１３の間に導電層２１，２２が配置された構成を有している。基板本体１０の上面１０ａにベアチップ実装された半導体チップ１５は、スイッチング素子２８と、上温度センサ２９と、を含んでいる。ＣＰＵ７は、上温度センサ２９の検出温度Ｔ１、およびスイッチング素子２８の発熱量Ｑ１を用いて疑似熱抵抗ＴＲ１を演算する。ＣＰＵ７は、疑似熱抵抗ＴＲ１が大きいとき、パワー基板４に異常が生じていると判定する。 （もっと読む）

【課題】出力特性が優れた高周波スイッチを提供する。
【解決手段】本発明の実施形態の高周波スイッチは、入力端子ＡＮＴ１と複数のスイッチング素子と複数の高周波信号線と複数の出力端子ＲＦ１〜ＲＦ８とからなる高周波スイッチ回路部を有する高周波スイッチＩＣチップ１０を備える。前記入力端子ＡＮＴ１と前記複数の出力端子の各出力端子ＲＦ１〜ＲＦ８は、それぞれ等しい長さの高周波信号線Ｈ１〜Ｈ８で接続される。前記複数の出力端子ＲＦ１〜ＲＦ８は、前記高周波スイッチＩＣチップの外周の表面上に配置される。前記入力端子ＡＮＴ１は、前記高周波スイッチ回路部の中心に配置される。 （もっと読む）

【課題】素子チップの厚み方向に素子チップを押圧しても曲げ応力が加わり難い構造の素子チップを提供する。
【解決手段】回路基板１３に接着剤１２を介して実装される素子チップ１にかかわる。基板２上にスパイラルインダクターを構成するインダクター配線５と、インダクター配線５に沿ってインダクター配線５の一部を覆う第１樹脂膜６と、第１樹脂膜６に覆われていないインダクター配線５の他の一部と基板２との間に位置する第２樹脂膜７を有する。 （もっと読む）

【課題】多層配線層の層間における剥離の有無を簡便な手法で検出できるようにする。
【解決手段】第１電極４１２は多層配線層２０に形成されている。第２電極４２２は、絶縁膜２２の一部を介して第１電極４１２と対向している。第１電極パッド４３０は第１電極４１２に接続している。第２電極パッド４３２は第２電極４２２に接続している。そして少なくとも２層以上の絶縁膜２２のそれぞれが、第１電極４１２及び第２電極４２２に挟まれている。そして第１電極４１２及び第２電極４２２により、センサ４０の少なくとも一部が形成されている。センサ４０は、多層配線層２０の層間における剥離の有無を検出するために用いられる。 （もっと読む）

【課題】配線抵抗及び寄生インダクタンスを低減し、スパイク状のノイズの低減を図る。
【解決手段】ＤＣ−ＤＣコンバータ１１０の半導体装置２０は、第１スイッチ素子Ｑ１と、第２スイッチ素子Ｑ２と、入力電位Ｖinが与えられる第１配線層と、インダクタＬと接続される第２配線層と、基準電位ＧＮＤが与えられる第３配線層と、インダクタＬと接続される第４配線層と、を有し、これらが同一層において一方向に並んで配置される。実装用基板１０は、入力電位Ｖinが与えられ、第１配線パターンと導通し、半導体装置の実装領域に対して一方側に隣接して配置された第５配線パターン１５と、基準電圧ＧＮＤが与えられ、第３配線パターンと導通し、実装領域に対して一方側に隣接して配置された第６配線パターン１６と、第２配線パターン及び第４配線パターンと導通し、実装領域に対して他方側に隣接して配置された第７配線パターン１７と、を有する。 （もっと読む）

【課題】 半導体装置が装置に実装された状態での熱特性を求めて、ジャンクション温度の推定に適用する。
【解決手段】 本発明は、ジャンクション温度が制限温度を超えると、当該半導体装置の負荷を低下させる熱保護手段を備えた半導体装置の熱特性を推定する熱特性推定装置と、熱特性を利用して半導体装置のジャンクション温度を推定する温度推定装置に関する。そして、本発明の熱特性推定装置は、半導体装置のジャンクション温度が制限温度となる消費電力で半導体装置を動作させた状態で半導体装置の周囲の雰囲気温度を測定する手段と、測定した温度を利用して、半導体装置の熱特性を推定する手段とを有することを特徴とする。 （もっと読む）

【課題】サイズやコストを増大させることなく、テスト容易なシステムインパッケージを実現するとともに、そのシステムインパッケージをテストボードとして活用する。
【解決手段】テスト容易化回路内装ＳＩＰ１ｃは、少なくともその１つに集積回路チップが搭載された複数のコア基板を、絶縁樹脂層を介して貼り合わせて構成するとともに、コア基板に形成された配線層を、スルーホールを介して接続して構成される。そのコア基板の１つであるテスト容易化回路内装基板１０ｃには、テスト対象の集積回路であるＤＵＴ１２１を装着するソケット１２２が搭載されており、また、そのソケット１２２内に設けられたポゴピン１２２０には、インピーダンス整合用のチップ抵抗１２２４、インダクタ１２２５などの受動素子が設けられている。 （もっと読む）

【課題】電源配線と接地配線とを有する半導体装置において、配線の一部における電圧ドロップや、電圧ドロップに伴うマイグレーションの発生を抑制することが可能な半導体装置を提供する。
【解決手段】主表面を有する半導体基板ＳＵＢと、主表面に沿うように層状に広がる電源シート状配線ＰＰＷＲと、主表面に沿うように、主表面に交差する方向に関して電源シート状配線と一定の距離を隔てて層状に広がる接地シート状配線ＰＧＮＤと、上記主表面上に形成され、主表面内の一の方向に延在する電源配線ＰＷＲと、主表面上に形成され、一の方向に沿う方向に延在し、電源配線ＰＰＷＲと一定の距離を隔てて形成された接地配線ＧＮＤとを備える。上記電源シート状配線ＰＰＷＲは、電源配線ＰＷＲと電気的に接続されており、接地シート状配線ＰＧＮＤは、接地配線ＧＮＤと電気的に接続されている。 （もっと読む）

【課題】コモンノイズを低減する。
【解決手段】半導体装置１０は、直列に接続された半導体スイッチング素子１１，１２と、正極端子１３と、負極端子１４と、出力端子１５とを具備する半導体モジュール１６と、半導体モジュール１６に絶縁されたボディ１７とを備える。ボディ１７と各端子１３，１４との間の各浮遊容量Ｃ１，Ｃ３に対して、出力端子１５とボディ１７との間で、出力端子１５の浮遊容量Ｃ２と浮遊容量Ｃ１とが直列接続または出力端子１５の浮遊容量Ｃ２と浮遊容量Ｃ３とが直列接続になるようにして、各端子１３，１４，１５が配置されている。 （もっと読む）

【課題】半導体チップに安定した電源電流を供給したり、電源から信号系へ混入する雑音を低くするための、半導体デバイスの電源流入及び電源流出端子の端子数の低減と、前記半導体チップを搭載した実装面積の低減を可能とする半導体モジュールを提供する。
【解決手段】半導体チップ２０の両面に電源系と信号系の電気的接続端子を振り分けて配置する。大電流が流れる流路の許容電流値を大きくする構成により、少ない端子数でも安定な電源供給が可能、信号系への雑音混入を低減、ピン数の低減による実装面積の低減、放熱効果の増大などが可能となる。また、この半導体チップ２０を搭載した半導体モジュールにより、大電流が流れる高速動作でも安定した特性を実現できる。 （もっと読む）

【課題】半導体素子のビア構造物及び導電構造物を提供する。
【解決手段】前記ビア構造物は、平坦部及び突出部を含む表面を有する。前記導電構造物は前記平坦部のうち、少なくとも一部上に形成され、前記突出部のうち、少なくとも一部上には形成されない。例えば、前記導電構造物は前記平坦部上のみに形成されて前記突出部上には全く形成されない。これによって、前記導電構造物と前記ビア構造物との間に高品質の接続を形成することができる。 （もっと読む）

【課題】ＦＥＴを提供する。
【解決手段】ＦＥＴは、基板と、基板上に配置されたバッファ層と、バッファ層上に配置されたチャネル層と、チャネル層上に配置された障壁層とを含む。ソース、ゲート及びドレイン電極は障壁層上に配置されて長手方向に延伸する。チャネル及び障壁層の一部分は長手方向に延伸するメサ部を形成し、ソース及びドレイン電極がメサ部の縁を超えて延伸する。ゲート電極はメサ部の縁側壁に沿って延伸する。導電性ソース相互接続部は障壁層上に配置されソース電極に電気的に接続された第一の端部を有する。第一の誘電体層はバッファ層及びソース相互接続部上に配置される。ゲートビアは第一の誘電体層に形成される。導電性ゲートノードがバッファ層に沿って延伸して前記メサ部の側壁に沿って延伸するゲート電極の一部分に電気的に接続する。ゲートパッドはメサ部に隣接する第一の誘電体層上に配置される。 （もっと読む）