【課題】同一チップ上に形成されたインダクタ素子とその上方に位置する配線との間に生じる相互作用を、適切に抑制することを課題とする。
【解決手段】半導体基板１と、半導体基板１上に形成された多層配線層と、を有し、多層配線層は、インダクタ素子１０と、インダクタ素子１０の上方に形成された配線１１Ａ乃至１１Ｃおよび１２と、インダクタ素子１０とインダクタ上配線１１Ａ乃至１１Ｃおよび１２との間に形成され、平面視で前記インダクタ素子１０を覆う、固定電位を有する遮蔽導体１３及び１４と、を有する半導体装置が提供される。 （もっと読む）

【課題】信頼性と性能に優れた電子デバイスを提供する。
【解決手段】表面がシリコン結晶であるベース基板と、シリコン結晶上の一部の領域に形成された３−５族化合物半導体結晶と、３−５族化合物半導体結晶の一部を活性層として含む電子素子と、ベース基板上に形成され、当該電子素子を覆う絶縁膜と、絶縁膜上に形成された電極と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と電極とを電気的に結合する第１の結合配線と、絶縁膜上に形成された受動素子と、絶縁膜を貫通し、少なくとも一部が絶縁膜上に形成され、電子素子と受動素子とを電気的に結合する第２の結合配線とを備える電子デバイスを提供する。 （もっと読む）

【課題】ダイシング時に、アクセサリパターンが剥離することを抑制する。幅の狭いスクライブラインを使用して、１枚の半導体基板から得る半導体チップの個数を増加させる。
【解決手段】半導体装置は、半導体チップと、半導体チップの周囲に接するように設けられ層間絶縁膜とアクセサリとを有するスクライブラインとを有する。アクセサリは、層間絶縁膜上に設けられた層状の第１の部分と、第１の部分から層間絶縁膜の厚み方向の下方に向かって伸長する第２の部分と、を有する。 （もっと読む）

【課題】半導体装置の製造方法において、ヒューズ層を覆う絶縁膜の膜厚を精度良く調整する。
【解決手段】半導体基板１０上にザッピング素子１のヒューズ層１２を形成し、ヒューズ層１２を覆う第１の絶縁膜１３を形成する。第１の絶縁膜１３上にはヒューズ層１２を覆うエッチングストッパー膜１４を形成し、エッチングストッパー膜１４を覆う第２の絶縁膜１６を形成する。他の工程を経た後、第１のエッチング工程として、ヒューズ層１２上で、第２の絶縁膜１６をエッチングストッパー膜１４に対して選択的にエッチングすることにより、エッチングストッパー膜１４の表面を露出させる。次に、第２のエッチング工程として、ヒューズ層１２上で、エッチングストッパー膜１４を第１の絶縁膜１３に対して選択的にエッチングすることにより、第１の絶縁膜１３の表面を露出させる。 （もっと読む）

【課題】配線の表皮効果の抑制と低抵抗化を図る。
【解決手段】第１配線部４１と、その第１配線部４１の周りを被覆する、高融点金属窒化物を含む第２配線部４２とを含む配線４０ａを形成する。このような配線４０ａにおける第２配線部４２は、第１配線部４１側から外周に向かって窒素含有率が高くなる部分を有するように形成する。これにより、配線４０ａにおける表皮効果が抑制されると共に、配線４０ａの低抵抗化が図られるようになる。 （もっと読む）

【課題】高容量・高精度なＭＩＭ静電容量素子を少ない工程で製造する技術を提供する。
【解決手段】第１層間絶縁膜１７上に静電容量素子の下部電極２１と第２層配線２２とを同時に形成した後、第１層間絶縁膜１７上に堆積した第２層間絶縁膜２４に開口部３４を形成する。次に、開口部３４内を含む第２層間絶縁膜２４上に順次堆積した容量絶縁膜２７、第２金属膜および保護金属膜２９を順次堆積し、第２層間絶縁膜２４上の保護金属膜２９、第２金属膜および容量絶縁膜２７をＣＭＰ法で研磨・除去することによって、開口部３４内に容量絶縁膜２７、第２金属膜からなる上部電極２８および保護金属膜２９を残す。 （もっと読む）

【課題】半導体装置の配線における電気的干渉を低減する。
【解決手段】半導体装置１Ａにおける接続パッド１２と半田端子２３を繋ぐ電流経路となる配線を、半導体基板１１を覆う下地絶縁膜１４上に形成された下層配線１７と、下地絶縁膜１４を覆うフィルム材１９上に形成された上層配線２１とを組み合わせて構成するとともに、半導体基板１１から比較的離間した位置に配されて、下層配線１７よりも半導体基板１１と電気的に干渉しにくくなっている上層配線２１の割合を高くするように、上層配線２１を下層配線１７よりも長く形成することとした。 （もっと読む）

【課題】同一の不純物量の複数のポリシリコン層からなるが、異なる抵抗値を持つ複数の抵抗素子を有する半導体装置を提供すること。
【解決手段】不純物を含んだ第１ポリシリコン層からなる第１抵抗素子１０と、第１ポリシリコン層と同一面上に設けられ、第１ポリシリコン層と不純物量が同じ第２ポリシリコン層からなる第２抵抗素子２０と、第１抵抗素子１０及び第２抵抗素子２０を覆って設けられている第１層間絶縁層４１と、第１層間絶縁層４１上に、第１層間絶縁層４１を介して第２抵抗素子２０を覆って設けられている第１金属層２１と、を備える半導体装置。 （もっと読む）

【課題】使用した配線用マスクを簡単かつ確実に判別でき、確認工数を削減する。
【解決手段】所定の配線パターンと共に両端に端子を備えた抵抗素子の複数４１、４２、４３、を含む抵抗素子領域を形成するための所定配線用マスクを用いたリソグラフィステップと、半導体ウエハ特有の配線パターンと共に特有の配線パターンに応じて抵抗素子の端子間にて直列およびまたは並列接続された接続配線を含む識別領域５０を形成するための識別配線５１用マスクを用いたリソグラフィステップと、接続配線に接続され露出したパッド１９を形成するためのパッド配線用マスクを用いたリソグラフィステップと、を含む。第１配線層および第２配線層の抵抗素子領域および識別領域の組がＴＥＧチップまたはスクライブラインに形成されている。露出したパッドを介して抵抗素子の直列およびまたは並列接続された接続配線の抵抗値を測定するステップを更に含む。 （もっと読む）

【課題】抵抗層で発生する熱が基板の側に伝導しやすい状態で、基板との界面への導電層の形成が抑制できるようにする。
【解決手段】ＩｎＰからなる基板１０１と、基板１０１の上に形成された窒化シリコン層１０２と、窒化シリコン層１０２の上に形成された酸化シリコン層１０３と、ＷＳｉＮから構成されて酸化シリコン層１０３の上に形成された抵抗層１０４と、酸化シリコン層１０３の上に形成されて抵抗層１０４に接続された配線１０５および配線１０６とを少なくとも備える。 （もっと読む）

【課題】 パッケージに封止される半導体素子は、使用環境によって湿度の影響を受けて、半導体素子の劣化が起こることがある。パッケージに実装することが容易で、半導体素子周囲の湿度・水分量を測定・記録できる湿度センサを得る。
【解決手段】 半導体基板２上に形成した絶縁膜７の上に、水溶性金属の薄膜８を用いた湿度センサ６を形成し、水溶性金属の薄膜８の抵抗を測定する。水溶性金属とは、電位−ｐＨ図において、電位がゼロ、ｐＨが７付近で腐食域にある金属を意味する。 （もっと読む）

【課題】金属-絶縁体-金属キャパシタを提供する。
【解決手段】下部電極及び上、下部電極間に介在された誘電体膜を含むキャパシタ。上部電極には第１電圧が印加され、下部電極には第１電圧と異なる第２電圧とが印加される。上部電極に第１電圧を印加するための配線は下部電極の下部レベルまたは同一レベルの配線である。 （もっと読む）

【課題】オーディオ信号処理回路に最適なＴａＮ膜とＴａ膜との積層膜を使用して、ＴＣＲ値が小さく、シート抵抗が大きく、実用上必要な膜厚を確保できる高抵抗の高音質抵抗膜及びその製造方法を提供する。
【解決手段】高音質抵抗膜は、窒化タンタル膜２ａとタンタル膜２ｂとの積層膜２からなり、この積層膜全体として、抵抗値温度係数ＴＣＲが−５０乃至＋５０ｐｐｍ／℃であると共に、シート抵抗が１００Ω／□以上であり、前記窒化タンタル膜は、半導体装置の製造工程で常温から４００℃までの温度で、窒素分圧比を３乃至１５％として、２．５ｋＷ以下の低パワーで、スパッタリングにより成膜されたものである。前記ＴａＮ膜のスパッタリング時の基板温度をＴとし、窒素ガス分圧比をｍとしたとき、前記基板温度Ｔ及び窒素ガス分圧比ｍは、（２／１６５）Ｔ＋（９１／３３）≦ｍ≦（１／６６）Ｔ＋（１５５／３３）を満たすことが好ましい。 （もっと読む）

【課題】ＬＣＤドライバのチップサイズを縮小させる
【解決手段】シリコン基板上に構成されたＬＣＤドライバＤＲＶ１を有する半導体装置であって、ＬＣＤドライバＤＲＶ１は、ソース出力回路領域ＲＳに配置され、データ信号ＶＤを生じる複数のソース出力セルＣＳ１と、そのデータ信号ＶＤを受けて外部に送信するための複数の出力パッドＰＤ１とを有する。複数の出力パッドＰＤ１はシリコン基板上の行方向に沿って並んで配置され、複数のソース出力セルＣＳ１は行方向に沿って２行Ｎ列に並んで配置されている。特に、第１行第Ｎ列目に配置するソース出力セルＣＳ１は、第（２Ｎ−１）番目の出力パッドＰＤ１に電気的に接続され、第２行第Ｎ列目に配置するソース出力セルＣＳ１は、第（２Ｎ）番目の出力パッドＰＤ１に電気的に接続されている。 （もっと読む）

【課題】電気ヒューズに電流を流したときの被切断部の発熱を大きくして、電気ヒューズを切断しやすくする。
【解決手段】半導体装置１００は、基板１０１上に形成された層間絶縁膜１０８と、層間絶縁膜１０８中に形成された第１の配線１２０により構成され、被切断部１５２を有する電気ヒューズ１５０と、第１の配線１２０と同層において、被切断部１５２の両側方に、それぞれ、被切断部１５２に沿って延在して形成された第２の配線１２６および第３の配線１２８と、を含む。ここで、被切断部１５２と第２の配線１２６との間、および被切断部１５２と第３の配線１２８との間には、それぞれ、被切断部１５２に沿って延在して形成されたエアギャップ１１８が設けられている。 （もっと読む）

【課題】 従来のポリシリコン層を抵抗層とする抵抗素子は、抵抗素子のシート抵抗を例えば１０ＭΩ／□以上に高くしたい場合、所望のシート抵抗が得られない問題があった。この原因は、製造工程中にポリシリコン層上の絶縁膜が帯電することが考えられ、このため設計値より２桁以上も低い値となってしまっていた。また、同一ウエハ内であっても抵抗素子毎に抵抗層のばらつきが大きくなる問題があった。
【解決手段】 ポリシリコン層を抵抗層とする抵抗素子において、抵抗層を被覆する絶縁膜の上に、保護層を設ける。保護層は金属層であり、抵抗素子の配線層や、電極等の金属層と同一金属層で形成できる。保護層は、ポリシリコン層の曲折部が露出するパターンに設ける。また、保護層に固定電位を印加する。固定電位に応じて、異なるシート抵抗が得られる。 （もっと読む）

【課題】設計基準を遵守しつつ容量値を向上しうる容量素子を有する半導体装置及びその製造方法を提供する。
【解決手段】複数の電極パターンをそれぞれ有し、積み重ねるように配置された複数の配線層と、複数の配線層の間にそれぞれ設けられ、隣接する配線層の複数の電極パターンのそれぞれを電気的に接続する複数のビア部と、複数の配線層及び複数のビア部の間隙に形成された絶縁膜とを有する容量素子を有し、ビア部は、電極パターンの中心に対して、電極パターンの延在方向と交差する方向にずらして配置されており、電極パターンは、ビア部が接続された部分において線幅が太くなっており、隣接する電極パターンとの間の間隔が狭まっている。 （もっと読む）

【課題】スリムな細長の集積回路装置及びこれを含む電子機器の提供。
【解決手段】集積回路装置は、Ｄ１方向に沿って配置される第１〜第Ｎの回路ブロックＣＢ１〜ＣＢＮと、ＣＢ１〜ＣＢＮのＤ２方向側に設けられる第１のインターフェース領域１２と、ＣＢ１〜ＣＢＮのＤ４方向側に設けられる第２のインターフェース領域１４を含む。回路ブロックＣＢ１〜ＣＢＮはデータドライバブロックＤＢとそれ以外の回路ブロックを含み、第１のインターフェース領域１２、回路ブロックＣＢ１〜ＣＢＮ、第２のインターフェース領域１４のＤ２方向での幅を、各々、Ｗ１、ＷＢ、Ｗ２とした場合、集積回路装置のＤ２方向での幅ＷはＷ１＋ＷＢ＋Ｗ２≦Ｗ＜Ｗ１＋２×ＷＢ＋Ｗ２となる。 （もっと読む）

【課題】誘電損を回避でき、挿入損失を小さくすることが可能なスパイラルインダクタを提供する
【解決手段】接地導体を設けた半絶縁性の基板２と、この基板２上に形成された誘電体膜３と、それぞれこの誘電体膜３上に形成された複数の支持体４と、これらの支持体４によって支持され、基板２上でスパイラル形状の導体パターンを有し、一方の端部７ａから入力された信号を他方の端部７ｂへ通過させるマイクロストリップライン導体５と、を備え、このマイクロストリップライン導体５は、それぞれ導体パターンの形状に沿って設けられた複数の支持体４によってパターン裏面を支持される架橋構造を有する。 （もっと読む）

【課題】パッド電極が設けられる層間絶縁膜に低誘電率膜を用いた場合にも、該層間絶縁膜の破壊及び界面剥離を発生させず、高い接続信頼性を確保できるようにする。
【解決手段】半導体基板１の上方に、層間絶縁膜１１、２１等を介在させて形成された外部接続用電極を備えている。外部接続用電極は、上面を露出するパッドメタル層８と、該パッドメタル層８と半導体基板１との間に形成された第１のメタル層２と、層間絶縁膜２１を貫通してパッドメタル層８と第１のメタル層２とを電気的に接続し、且つ、層間絶縁膜２１に形成された少なくとも２つの第１のビア２２とを有している。第１のビア２２同士の最大の間隔ｂは、パッドメタル層８の幅寸法ａよりも大きい。 （もっと読む）