半導体装置およびその製造方法
【課題】ダイシング時に、アクセサリパターンが剥離することを抑制する。幅の狭いスクライブラインを使用して、１枚の半導体基板から得る半導体チップの個数を増加させる。
【解決手段】半導体装置は、半導体チップと、半導体チップの周囲に接するように設けられ層間絶縁膜とアクセサリとを有するスクライブラインとを有する。アクセサリは、層間絶縁膜上に設けられた層状の第１の部分と、第１の部分から層間絶縁膜の厚み方向の下方に向かって伸長する第２の部分と、を有する。
【解決手段】半導体装置は、半導体チップと、半導体チップの周囲に接するように設けられ層間絶縁膜とアクセサリとを有するスクライブラインとを有する。アクセサリは、層間絶縁膜上に設けられた層状の第１の部分と、第１の部分から層間絶縁膜の厚み方向の下方に向かって伸長する第２の部分と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体チップでは、最上面をポリイミド膜等の保護膜で覆うことが一般に行われている。半導体基板上に形成された半導体チップは、前工程（拡散工程）が終了した段階で、スクライブライン（ダイシングライン）に沿ってダイシングを行うことにより個片化される。スクライブライン上には、製造時の露光工程で使用するアライメントマーク等のアクセサリパターンが複数、設けられている。ダイシング時にスクライブライン上のアクセサリパターンが剥離して飛散するのを防止するため、ポリイミド膜でパターンの一部を覆う技術が知られている（特許文献１）。
【０００３】
また、スクライブライン上のアクセサリパターンは、保護膜を設けない場合には、露出状態となることがある。特に、レーザー光を照射して切断を行うフューズを備えている場合には、フューズ上の層間絶縁膜の厚さを適切に制御するための加工を行う必要がある（特許文献２）。これに伴い、スクライブライン上のアクセサリパターンの露出が起き易い。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１８３８６６号公報
【特許文献２】特開平１１−１４５２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ダイシング時に使用するブレードの劣化防止のためには、スクライブライン上には、特許文献１のようなポリイミド膜等の保護膜を設けないことが好ましい。また、１枚の半導体基板上に形成される半導体チップの個数を増加させるには、スクライブラインの幅をできるだけ狭くする（例えば、幅８０〜６０μｍ）ことが有効である。幅を狭くしたスクライブラインにおいて、特許文献１のような、スクライブライン上のアクセサリパターンの両端をポリイミド膜で押さえた従来の構造を用いると、ダイシング時の切断位置のアライメント余裕が非常に小さくなってしまうと言う問題があった。
【０００６】
すなわち、幅を狭く設定したスクライブラインでは、アクセサリパターンを押さえているポリイミド膜に接触しないように、ブレードのアライメントを制御することが困難であった。このため、幅を狭くしたスクライブライン構造では、従来のアクセサリパターンの剥離防止技術を用いることができなかった。
【０００７】
また、特許文献２の加工によってアクセサリパターンが露出すると、アクセサリパターンの剥離が起こりやすくなっていた。
【０００８】
本発明は、上記課題に鑑みてなされたものである。すなわち、本発明は、幅の狭いスクライブラインを使用した場合であっても、ダイシング時に、アクセサリパターンが剥離することを抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
一実施形態は、
半導体チップと、
前記半導体チップの周囲に接するように設けられ、層間絶縁膜とアクセサリとを有するスクライブラインと、
を有し、
前記アクセサリは、前記層間絶縁膜上に設けられた層状の第１の部分と、前記第１の部分から前記層間絶縁膜の厚み方向の下方に向かって伸長する第２の部分と、を有する半導体装置に関する。
【００１０】
他の実施形態は、
半導体チップと、
前記半導体チップの周囲に接するように設けられ、層間絶縁膜とアクセサリとを有するスクライブラインと、
を有し、
前記アクセサリは、前記層間絶縁膜内に埋め込まれた第２の部分と、前記第２の部分に接するように前記層間絶縁膜上に設けられた層状の第１の部分と、を有する半導体装置に関する。
【００１１】
他の実施形態は、
半導体基板上のスクライブライン形成領域において、
層間絶縁膜を形成する工程と、
前記層間絶縁膜内をその表面から厚み方向に伸長するように、第２の部分を形成する工程と、
前記第２の部分に接するように、前記層間絶縁膜上に層状の第１の部分を形成することにより、第１及び第２の部分を有するアクセサリを形成する工程と、
を有する半導体装置の製造方法に関する。
【００１２】
他の実施形態は、
半導体基板上のスクライブライン形成領域において、
露出した表面を有する第２の部分が埋め込まれた層間絶縁膜を形成する工程と、
前記第２の部分に接するように、前記層間絶縁膜上に層状の第１の部分を形成することにより、第１及び第２の部分を有するアクセサリを形成する工程と、
を有する半導体装置の製造方法に関する。
【発明の効果】
【００１３】
ダイシング時に、アクセサリパターンが剥離することを抑制できる。また、保護膜でアクセサリパターンの一部を覆う必要がないため、幅の狭いスクライブラインを使用して、１枚の半導体基板上に配置する半導体チップの個数を増加することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図２Ａ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図２Ｂ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図３】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図４】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図５Ａ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図５Ｂ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図５Ｃ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図６】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図７Ａ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図７Ｂ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図７Ｃ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図７Ｄ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図７Ｅ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図８Ａ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図８Ｂ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図８Ｃ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図８Ｄ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図８Ｅ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図９Ａ】第１実施例の半導体装置を表す図である。
【図９Ｂ】第１実施例の半導体装置を表す図である。
【図９Ｃ】第１実施例の半導体装置を表す図である。
【図９Ｄ】第１実施例の半導体装置を表す図である。
【図９Ｅ】第１実施例の半導体装置を表す図である。
【図９Ｆ】第１実施例の半導体装置を表す図である。
【図１０Ａ】第２実施例の半導体装置の製造方法の一工程を表す図である。
【図１０Ｂ】第２実施例の半導体装置の製造方法の一工程を表す図である。
【図１０Ｃ】第２実施例の半導体装置の製造方法の一工程を表す図である。
【図１１Ａ】第２実施例の半導体装置を表す図である。
【図１１Ｂ】第２実施例の半導体装置を表す図である。
【図１１Ｃ】第２実施例の半導体装置を表す図である。
【図１２Ａ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１２Ｂ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１２Ｃ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１３Ａ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１３Ｂ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１３Ｃ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１３Ｄ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１３Ｅ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１４Ａ】第３実施例の半導体装置を表す図である。
【図１４Ｂ】第３実施例の半導体装置を表す図である。
【図１４Ｃ】第３実施例の半導体装置を表す図である。
【図１４Ｄ】第３実施例の半導体装置を表す図である。
【図１４Ｅ】第３実施例の半導体装置を表す図である。
【図１４Ｆ】第３実施例の半導体装置を表す図である。
【図１５Ａ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図１５Ｂ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図１５Ｃ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図１６】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図１７Ａ】第４実施例の半導体装置を表す図である。
【図１７Ｂ】第４実施例の半導体装置を表す図である。
【図１７Ｃ】第４実施例の半導体装置を表す図である。
【図１７Ｄ】第４実施例の半導体装置を表す図である。
【図１８Ａ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図１８Ｂ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図１８Ｃ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図１９Ａ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図１９Ｂ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図１９Ｃ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２０】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２１Ａ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２１Ｂ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２１Ｃ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２２Ａ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２２Ｂ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２２Ｃ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２３】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２４Ａ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２４Ｂ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２４Ｃ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２４Ｄ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２４Ｅ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ａ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｂ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｃ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｄ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｅ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｆ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｇ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２６Ａ】第５実施例の半導体装置を表す図である。
【図２６Ｂ】第５実施例の半導体装置を表す図である。
【図２６Ｃ】第５実施例の半導体装置を表す図である。
【図２６Ｄ】第５実施例の半導体装置を表す図である。
【図２６Ｅ】第５実施例の半導体装置を表す図である。
【図２６Ｆ】第５実施例の半導体装置を表す図である。
【図２６Ｇ】第５実施例の半導体装置を表す図である。
【図２７】第５実施例の半導体装置を表す図である。
【図２８Ａ】第１実施例の半導体装置を表す図である。
【図２８Ｂ】第１実施例の半導体装置を表す図である。
【図２８Ｃ】第１実施例の半導体装置を表す図である。
【発明を実施するための形態】
【００１５】
半導体装置及びその製造方法では、スクライブライン上にアクセサリを有する。アクセサリは、層間絶縁膜上に設けられた層状の第1の部分と、第２の部分（以下、「アクセサリ孔埋設体」と記載する場合がある）とを有する。この第２の部分は、第1の部分に接合されると共に、前記層間絶縁膜内に埋め込まれている。この第２の部分よって、第1の部分は強固に半導体チップ上に固着されている。
【００１６】
従って、半導体チップを個片化するためのダイシング工程や、ダイシング後の組み立て工程などで加わる応力によって第１の部分が剥離することを防止できる。このため、ダイシング工程や組み立て工程などの工程においてアクセサリが飛散するという問題を防止することができる。また、第１の部分の剥離・飛散によるパッド間の短絡などを引き起こし、歩留まりが低下することを防止できる。
【００１７】
以下では、図面を参照して、本発明の具体的な態様を説明する。なお、下記実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの実施例に何ら限定されるものではない。
【００１８】
（第１実施例）
図９は、第１実施例の半導体装置の完成図である。以下、これらの図面を用いて本実施例の半導体装置の構造を説明する。
【００１９】
図９Ａは半導体基板の表面の一領域を、半導体基板の上面から見た上面図である。図９Ａに示すように、スクライブライン２４が格子状に形成される。スクライブライン２４は、半導体基板上に形成された半導体チップを切断して個片化する際の切断領域として使用される。スクライブライン２４で区画された素子形成領域に矩形の半導体チップ４０が形成されている。半導体チップ４０上には、複数のパッド１９が設けられている。個々のパッド１９には、半導体装置の組み立て工程において、ボンディング装置を用いて外部端子と接続するための配線が圧着される。
【００２０】
半導体チップ４０の表面は保護膜（ポリイミド膜）２２で覆われている。パッド１９が形成されている部分では、表面の保護膜２２および保護膜の下層に位置するパッシベーション膜２１が開口されてパッド１９の上面が露出している。このパッド１９が形成されている領域を領域Ｂとする。半導体チップ４０の主面上には、ＭＯＳ型トランジスタ等の素子が形成されているが、図９中には図示していない。
【００２１】
スクライブライン２４の上面は第３層間絶縁膜１３で形成されている。スクライブライン２４には、第３配線で形成された複数のアクセサリからなる、アクセサリパターン１８が露出している。本実施例では、このアクセサリパターン１８は、露光工程で使用するアライメントマークとなる。このアクセサリパターン１８が形成されている領域と、隣接する素子形成領域４０の一部を含む領域を、領域Ａとする。
【００２２】
図９Ｂは、図９Ａの領域Ａを拡大した図を表す。図９Ｂに示すように、スクライブライン２４の上面は、第３層間絶縁膜１３で形成されている。スクライブライン２４は、本実施例では幅８０μｍで形成されている。スクライブラインの幅は、これに限定されず、ダイシングに用いる装置のブレード幅とアライメント精度に応じて、さらに小さい幅としてもよい。
【００２３】
スクライブライン２４上には、スクライブライン２４の幅方向４１に延在する矩形状の第３配線のパターンが、幅方向と垂直な方向４２に並列して複数、形成されている。本実施例では、各配線パターンの大きさは幅方向４１に６０μｍ、垂直な方向４２に１μｍを有し、垂直な方向４２に２μｍピッチで配置されている。本実施例では、アクセサリパターン１８は、スクライブライン２４の左右縁から均等の幅を持つ位置に配置されている。本実施例では、個々の配線パターンの幅方向に沿った長さは約６０μｍを有するが、スクライブライン２４の幅に応じて変更可能である。スクライブラインの左右に隣接する素子形成領域の上面は保護膜２２で覆われている。
【００２４】
図９Ｃ、Ｄはそれぞれ、図９ＢのＸ−Ｘ方向、Ｙ−Ｙ方向の断面図を表す。図９Ｃ及びＤに示すように、半導体基板６に、素子分離領域５と活性領域が形成されている。半導体基板６の活性領域にはＭＯＳ型トランジスタ等の素子１が形成されている。ＭＯＳ型トランジスタ１は、半導体基板６の表面に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極に隣接して半導体基板表面に形成されたソース／ドレイン拡散層から構成されている。
【００２５】
ゲート電極上に第１層間絶縁膜４が形成されている。第１層間絶縁膜４の厚さは約１μｍに形成されている。第１層間絶縁膜４を貫きソース／ドレイン拡散層に接続する第１コンタクトプラグ３が形成されている。第１コンタクトプラグ３は、チタン膜（Ｔｉ）と窒化チタン膜（ＴｉＮ）から成る下敷層（バリア層）と、タングステン膜（Ｗ）から成るコア層から構成されている。
【００２６】
第１コンタクトプラグ３上に第１配線２が形成されている、第１配線２は、下から、チタン膜と窒化チタン膜の積層膜から成る第１配線下敷層、アルミ合金膜から成る第１主配線層、窒化チタン膜から成る第１キャップ層から構成される。膜厚は、それぞれ２５ｎｍ、３００ｎｍ、２５ｎｍである。
【００２７】
第１配線２上に第２層間絶縁膜８が形成されている。膜厚は、１μｍに形成されている。第２層間絶縁膜８を貫き第１配線２に接続する第２コンタクトプラグ９が形成されている。第２コンタクトプラグ９は、窒化チタン膜から成る下敷層と、タングステン膜から成るコア層から構成されている。
【００２８】
第２コンタクトプラグ９上に第２配線１０が形成されている、第２配線１０は、下から、チタン膜と窒化チタン膜の積層膜から成る第２配線下敷層、アルミ合金膜から成る第２主配線層、窒化チタン膜から成る第２キャップ層から構成される。膜厚は、それぞれ２５ｎｍ、３００ｎｍ、２５ｎｍである。
【００２９】
第２配線１０上に第３層間絶縁膜１３が形成されている。膜厚は、１μｍに形成されている。第３層間絶縁膜１３内に第２配線１０に接続する第３コンタクトプラグ１５が形成されている。第３コンタクトプラグ１５は、窒化チタン膜から成る第３コンタクトプラグ下敷層と、タングステン膜から成る第３コンタクトプラグコア層から構成されている。スクライブライン２４には、第３コンタクトプラグ１５と同じ材料から成るアクセサリ孔埋設体（第２の部分に相当する）１８ｂが形成されている。
【００３０】
第３コンタクトプラグ１５上に第３配線１７が形成されている、第３配線１７は、下から、チタン膜と窒化チタン膜の積層膜から成る第３配線下敷層、アルミ合金膜から成る第３主配線層、窒化チタン膜から成る第３キャップ層から構成される。膜厚は、それぞれ３０ｎｍ、１μｍ、５０ｎｍである。
【００３１】
スクライブライン２４では、アクセサリ孔埋設体１８ｂに接続され、第３配線の第３配線下敷層と第３主配線層から成る層状の部分（第１の部分に相当する）１８ａが形成されている。第1の部分は同一ピッチで複数、配置され、アクセサリパターンを構成している。第1の部分の左右両端にアクセサリ孔埋設体１８ｂが接続されている。この第１の部分１８ａ及び第２の部分１８ｂが、アクセサリを構成する。
【００３２】
第３配線１７上にパッシベーション膜２１が形成されている。材料は酸窒化膜（ＳｉＯＮ）で、膜厚は５００ｎｍで形成されている。パッシベーション膜２１の上に保護膜２２が形成されている。材料はポリイミド樹脂で、膜厚は５μｍで形成されている。
【００３３】
スクライブライン２４では、保護膜２２とパッシベーション膜２１は除去されている。さらに、アクセサリが存在しない部分では、第３層間絶縁膜１３は高さの位置の途中の深さｄだけ掘り下げられている。この第３層間絶縁膜１３であって、掘り下げられた部分を掘り込み部ａ（図中に番号２５で表示）と呼ぶ。スクライブライン２４のアクセサリが形成されている部分では、アクセサリの下に存在する第３層間絶縁膜１３は掘り下げられておらず、アクセサリの第１の部分は、スクライブライン内で高さ方向に突き出た柱状に形成される。この第１の部分は幅およそ１μｍ、高さ１０８０ｎｍであり、高さ方向に長い柱状を持つ。第１の部分は、保護膜２２で保護された素子形成領域内の第３配線１７とほぼ同じ高さを持つ。
【００３４】
ここで、アクセサリとは、第1の部分１８ａとアクセサリ孔埋設体１８ｂで作るアライメントマークを示している。尚、アクセサリはこれに限定されず、第３配線パターンの寸法を測定する寸法測定パターンなども含まれる。
【００３５】
図９Ｅは図９Ａのパッド領域Ｂを拡大した図、図９Ｆは図９ＥのＸ−Ｘ方向の断面図を表す。図９Ｅ及びＦに示すように、第３層間絶縁膜１３上に、第３配線１７と同一材料の、第３配線下敷層、第３主配線層、第３キャップ層から成るパッド１９が形成されている。パッド１９上にはパッシベーション膜２１と保護膜２２が形成され、パッド上面では保護膜２１とパッシベーション膜２２が除去されてパッド開口部２３が形成されている。パッド開口部２３で開口されたパッドの上面では、第３キャップ層は除去されており、第３主配線層が露出している。本実施例では、パッド１９は平面視でおよそ６０μｍの辺を持つ矩形である。
【００３６】
第１配線２、第２配線１０、及び第３配線１７には、配線のエレクトロマグレーションなどの信頼性の向上や、リソグラフィー技術を用いた露光時の反射防止などのために、主配線層のアルミ合金膜の上に窒化チタン膜などから成るキャップ層が形成されている。しかしながら、キャップ層に用いられている窒化チタン膜はボンディング性が悪いため、パッド開口部では第３キャップ層が除去されている。
【００３７】
保護膜２２は、領域Ｂが開口されると共に、図９Ｃ及びＤに示したように、スクライブライン２４が開口される。スクライブライン２４の保護膜が開口されるのは、チップを分割するダイシングの際に、ブレードに保護膜が付着して、ブレードの目詰まりによるダイシング不良の発生やブレードの消耗の加速を防止するためである。スクライブラインでは保護膜２２が除去されるため、パッド１９上のパッシベーション膜２１を除去する工程で、スクライブライン２４のパッシベーション膜２１も除去される。そしてパッシベーション膜２１を除去する際のオーバーエッチングにより第３層間絶縁膜１３がエッチングされ、スクライブライン２４上の第３層間絶縁膜１３は深さｄだけ、掘り込まれている。
【００３８】
以下、図１〜８を参照して、本実施例の製造方法を説明する。
図１は、図９Ｃに対応する断面における断面図である。図１に示すように、シリコン等の半導体基板６上に、素子分離領域５を形成する。素子分離領域５で区画した活性領域内にＭＯＳ型トランジスタ１を形成する。
【００３９】
半導体基板６上に、ゲート絶縁膜とゲート電極膜を形成する。ゲート電極膜をパターニングして、ゲート電極を形成する。ゲート電極横の半導体基板６に不純物を導入してソース／ドレイン拡散層を形成し、ＭＯＳ型のトランジスタ１を形成する。
【００４０】
ゲート電極上にシリコン酸化膜（ＳｉＯ2）等で、第１層間絶縁膜４を形成する。第１層間絶縁膜４の厚さは１μｍで形成した。第１層間絶縁膜４を貫き、ソース／ドレイン拡散層に接続する第１コンタクトプラグ３を形成する。第１コンタクトプラグ３は、チタン膜と窒化チタン膜から成る下敷層（バリア層）と、タングステン膜から成るコア層から構成されている。
【００４１】
第１コンタクトプラグ３上に第１配線２を形成する。第１配線２は、チタン膜と窒化チタン膜から成る第１配線下敷層、アルミ合金膜から成る第１主配線層、窒化チタン膜から成る第１キャップ層を順次、成膜した後、パターニングして形成した。膜厚は、それぞれ２５ｎｍ、３００ｎｍ、２５ｎｍである。尚、第１配線下敷層は窒化チタン膜単層を用いてもよい。
【００４２】
図２Ａは図９Ｂに対応する断面における断面図、図２Ｂは図２ＡのＸ−Ｘ方向における断面図を表す。図２に示すように、第１配線２上にシリコン酸化膜等で、第２層間絶縁膜８を形成する。第２層間絶縁膜８の膜厚は、１μｍで形成した。第２層間絶縁膜８を貫き第１配線２を露出させる第２コンタクト孔７を形成する。
【００４３】
図３は、図９Ｃに対応する断面における断面図である。図３に示すように、第２コンタクト孔７内から第２層間絶縁膜８上を覆って、窒化チタン膜から成る下敷層と、タングステン膜を成膜する。ＣＭＰ法により、タングステン膜と下敷層を研磨除去して、第２コンタクト７孔内に第２コンタクトプラグ９を形成する。
【００４４】
図４は、図９Ｃに対応する断面における断面図である。図４に示すように、第２コンタクトプラグ９上に第２配線１０を形成する。第２配線１０は、チタン膜と窒化チタン膜の積層膜から成る第２配線下敷層、アルミ合金膜から成る第２主配線層、窒化チタン膜から成る第２キャップ層を順次、成膜した後、パターニングを行い形成した。膜厚は、それぞれ２５ｎｍ、３００ｎｍ、２５ｎｍである。尚、第２配線下敷層は窒化チタン膜単層を用いてもよい。
【００４５】
図５Ａは図９Ｂに対応する断面における断面図、図５Ｂ、５Ｃはそれぞれ図５ＡのＸ−Ｘ方向、Ｙ−Ｙ方向の断面図を表す。図５Ａに示すように、第２配線１０上に第３層間絶縁膜１３を形成する。膜厚は、１μｍで形成した。材料はシリコン酸化膜で形成した。
【００４６】
フォトリソグラフィ技術とドライエッチング技術を用いて、素子形成領域内に第２配線１０の上面を開口する第３コンタクト孔１１を、スクライブラインのアクセサリを形成する領域の第３層間絶縁膜１３内にアクセサリ孔１４を形成する。第３コンタクト孔１１のドライエッチング技術による形成時には、第２配線１０の上面が露出した後にオーバーエッチングを加えている。このオーバーエッチング中にアクセサリ孔１４ではさらにエッチングが進むため、第３コンタクト孔１１の深さよりも、アクセサリ孔１４の深さは深く形成される。ここで、アクセサリ孔１４は、第３層間絶縁膜１３の途中まで掘られるように形成されているが、第３層間絶縁膜１３を貫き第２層間絶縁膜８に到達するように形成されても良い。
【００４７】
ここでは、第３コンタクト孔１１の径と、アクセサリ孔１４の径は同じ径で形成するのが好ましい。孔サイズを統一することで、次の図６の工程で、コンタクト孔１１内にプラグ材料を埋め込んでコンタクトプラグを形成する際に、埋め込みが容易となる。尚、図６の工程でのプラグ材の埋め込みに問題なければ、互いに異なる径の孔を用いても良い。
【００４８】
図６は、図９Ｃに対応する断面における断面図である。図６に示すように、窒化チタン膜から成る第３コンタクトプラグ下敷層と、タングステン膜から成る第３コンタクトプラグコア層を順次、成膜して、金属膜から成る第３コンタクトプラグ埋設膜を形成する。第３コンタクトプラグ埋設膜に対してＣＭＰ法を用いて研磨除去して、第３コンタクト１１孔に第３コンタクトプラグ１５を、アクセサリ孔１４にアクセサリ孔埋設体（第２の部分に相当する）１８ｂを形成する。
【００４９】
図７Ａは図９Ｂに対応する断面における断面図、図７Ｂ、７Ｃはそれぞれ図７ＡのＸ−Ｘ方向、Ｙ−Ｙ方向における断面図を表す。また、図７Ｄは図９Ｅに対応する断面における断面図、図７Ｅは図７ＤのＸ−Ｘ方向における断面図を表す。図７に示すように、チタン膜と窒化チタン膜の積層膜から成る第３配線下敷層、アルミ合金膜から成る第３主配線層、窒化チタン膜から成る第３キャップ層を順次、成膜して、金属膜から成る第３配線膜を形成する。膜厚は、それぞれ３０ｎｍ、１μｍ、５０ｎｍで形成した。尚、第３配線下敷層は窒化チタン膜単層を用いてもよい。アルミ合金膜は銅（Ｃｕ）を含有したアルミニウム（Ａｌ）膜を用いた。
【００５０】
フォトリソ技術及びドライエッチング技術を用いて、第３配線膜をパターニングして、第３コンタクトプラグ１５と接続する第３配線１７、アクセサリ孔埋設体１８ｂと接続する第１の部分１８ａ、パッド１９を同時に形成する。
【００５１】
図７Ａに示すように、第３配線１７は、第３コンタクトプラグ１５に接続されてスクライブラインの幅方向と垂直な方向４２に延在している。アクセサリ１８は、スクライブラインの幅方向４１に６０μｍ、垂直な方向４２に１μｍの大きさを持ち、垂直な方向４２に２μｍピッチで形成されている。図７Ｂに示すように、第１の部分１８ａのスクライブラインの幅方向４１の両端には、アクセサリ孔埋設体１８ｂが接続されている。図７Ｃに示すように第１の部分１８ａの短辺は高さ１０８０ｎｍ、幅１μｍを有し、およそアスペクト１の形状を持つ。
【００５２】
上記のように、アクセサリ孔埋設体１８ｂは、スクライブラインの幅方向４１に延在した第１の部分１８ａの両端部に設置されている。この理由は、スクライブラインの中央付近は、ダイシング時にブレードの幅に相当する領域は切削されて切り取られてしまうためである。第１の部分１８ａの両端部に孔埋設体１８ｂを設けることにより、ダイシング後も孔埋設体１８ｂを残存させることができる。このため、ダイシング時のブレードの幅内を避けて、スクライブライン２４の中央から離れた領域にアクセサリ孔埋設体１８ｂを設けた。ブレードの幅をＷＢとした場合、スクライブライン中央からＷＢ／２以上離してアクセサリ孔埋設体１８ｂを配置した。
【００５３】
本実施例では、ブレードの幅は、例えば３０μｍが用いられ、スクライブライン２４の中央からおよそ１５μｍ以上、離して、アクセサリ孔埋設体１８ｂを配置した。尚、ダイシングの位置ずれを考慮して、さらに、できるだけスクライブライン中央から離れて置かれることが望ましい。
【００５４】
図７Ｄ及びＥは、パッドが形成される領域Ｂを示している。パッド１９は６０μｍ角の矩形状で形成されている。
【００５５】
図８Ａは図９Ｂに対応する断面における断面図、図８Ｂ、８Ｃはそれぞれ図８ＡのＸ−Ｘ方向、Ｙ−Ｙ方向における断面図を表す。また、図８Ｄは図９Ｅに対応する断面図、図８Ｅは図８ＤのＸ−Ｘ方向における断面図を表す。図８に示すように、パッシベーション膜２１を形成する。材料には酸窒化膜（ＳｉＯＮ）を用い、膜厚は５００ｎｍに形成した。保護膜２２を形成する。材料はポリイミド樹脂で膜厚は５μｍである。ここでは感光性ポリイミド樹脂を用いた。
【００５６】
ポリイミド樹脂膜に対して、露光現像を行い、開口部を形成し、パッシベーション膜２１の表面上を露出させる。開口部としてはパッド１９上を開口するパッド開口部２３と、スクライブラインを開口するスクライブライン開口部２０が形成された。
【００５７】
ここでスクライブライン上の保護膜２２を除去してスクライブライン開口部２０を形成する理由は、チップを分割するダイシング時の際に、ブレードにポリイミド樹脂膜が付着して、ブレードの目詰まりによるダイシング不良やブレードの磨耗の加速が発生することを防止するために行われる。
【００５８】
以上では、保護膜２２として感光性のポリイミド樹脂を使用した例を説明したが、非感光性のポリイミド樹脂を用いてもよい。この場合には、非感光性のポリイミド樹脂の上にフォトレジストマスクを形成し、フォトレジストマスクをマスクにしてポリイミド樹脂膜をエッチングして、開口部を形成する。
【００５９】
図９に示すように、保護膜２２をマスクにパッシベーション膜２１をエッチングして（パッシベーション膜エッチングと呼ぶ）、パッド１９の上面を露出させる（図９Ｅ、Ｆ）。
【００６０】
このパッシベーション膜エッチングは、確実にパッド１９の上面を露出できるように、パッシベーション膜２１の膜厚に対しておよそ１００％程度のオーバーエッチングを加わえるように行った。そして、このオーバーエッチングの最中にパッド上部を構成する第３キャップ層は除去され、第３主配線層が露出した。配線の上部に形成されたキャップ層は、配線のエレクトロマグレーションなどの信頼性の向上、リソグラフィー技術を用いた露光時の反射防止などのために形成されたが、キャップ層に用いられている窒化チタン膜はボンディング性が悪いため、パッシベーション膜エッチングでは、キャップ層が除去されるように行われた。
【００６１】
パッシベーション膜エッチングにより、スクライブライン２４ではアクセサリパターン１８が露出する。さらに、オーバーエッチングが加わることにより第３層間絶縁膜１３は掘り込まれる。保護膜２２が形成された素子形成領域内の第３層間絶縁膜１３の表面の位置に比べて、スクライブライン２４の第３層間絶縁膜１３の表面の位置は深さｄだけ掘り込まれて、掘り込み部ａ（図９Ｃ中に２５で表される）が形成される。アクセサリ１８は、パッド１９と同様に第３キャップ層が除去され第３主配線層が露出状態となる（図９Ｃ、９Ｄ）。
【００６２】
アクセサリ１８の下の第３層間絶縁膜１３はエッチングにさらされないため残存する。この結果、スクライブライン２４には、第１の部分１８ａを最上層にしてその下の第３層間絶縁膜１３を含む柱状体が形成される。ここでは深さｄは、およそ５００ｎｍであった。図９Ｃ、９Ｄに示すように、アクセサリの短辺方向の断面では、第１の部分のトータル膜厚１０８０ｎｍと第３層間絶縁膜１３の掘り込み深さ５００ｎｍから成る、高さおよそ１．５μｍを有する柱状体が形成されている。
【００６３】
下からチタン膜、窒化チタン膜から成る第３配線下敷層と、アルミ合金から成る第３主配線層から構成される金属膜から成る第１の部分１８ａが配置される。また、第１の部分１８ａ下部に接続して、窒化チタン膜から成る第３コンタクトプラグ下敷層とタングステン膜から成る第３コンタクトプラグコア層から構成される金属膜から成るアクセサリ孔埋設体（第２の部分に相当する）１８ｂが配置される。幅８０μｍを持つスクライブライン２４の中央からおよそ３０μｍ離れた第１の部分１８ａの両端にアクセサリ埋設体１８ｂは形成されている。
【００６４】
図２８Ａは、ダイシング後の図９Ｂに対応する領域を示した図である。スクライブライン中央を中心に、ダイシングのブレードの幅ＷＢ＝３０μｍを用いてダイシングされている。スクライブラインの幅方向に幅およそ３０μｍを有するダイシング切削部３７が形成されている。ダイシング切削部３７の左右にアクセサリパターン３５とアクセサリパターン３６が残存する。図２８ＡのＸ−Ｘ方向の断面図が図２８Ｂである。
【００６５】
また、図２８ＡのＹ−Ｙ方向の断面図が図２８Ｃである。スクライブライン２４に形成されたアクセサリパターンはアクセサリ孔埋設体１８ｂが存在しない場合、その上部の保護膜２１及びパッシベーション膜２２が除去されて、剥き出しの状態になっている。そのため、ダイシング工程やダイシング後の組み立て工程などで加わる応力により、第１の部分１８ａが剥離して飛散してしまうという問題がある。飛散した第１の部分１８ａは導電性のため、パッド間の短絡などを引き起こし、歩留まりの低下をもたらすという問題があった。本実施例では、層間絶縁膜１３に埋め込まれるように、金属膜から成るプラグ状のアクセサリ孔埋設体１８ｂを形成し、そのアクセサリ孔埋設体１８ｂと接触するように、下面が金属膜から成る第１の部分１８ａを形成する方法をとる。この結果、第１の部分１８ａは最下層の膜との密着強度の強いアクセサリ孔埋設体１８ｂによって強固に固着され、第１の部分１８ａが第３層間絶縁膜１３の上面から剥がれることを抑制することができる。かくして、ダイシング工程や組み立て工程などの工程においてアクセサリが飛散するという問題を防止することができる。
【００６６】
本実施例では、ダイシング後にもアクセサリ孔埋設体１８ｂがスクライブライン２４内に残存できるよう、スクライブライン２４の中央を中心にしてダイシング時のブレードの幅の領域の外の領域に、アクセサリ孔埋設体１８ｂは配置する。つまり、ダイシング時のブレード幅をＷＢとして、スクライブライン２４の中央からＷＢ／２以上離れた第１の部分１８ａの部分に、アクセサリ孔埋設体１８ｂを形成する。ここでＷＢは例えば３０〜５０μｍなどが用いられる。ＷＢ＝３０μｍの場合、スクライブライン２４の中央から見て１５μｍ範囲の領域の外にアクセサリ孔埋設体１８ｂを設けられる。また、望ましくは、ダイシングの位置ずれを考慮して、さらにスクライブライン２４の中央から離した方が良い。
【００６７】
本実施例では、平面で見てスクライブライン２４の中央から離れた両端部に１個ずつアクセサリ孔埋設体１８ｂを配置しているが、アクセサリ孔埋設体１８ｂは複数、配置しても良い。複数、配置することにより、さらにアクセサリの剥れ耐性を増すことができる。
【００６８】
平面で見てアクセサリ孔埋設体１８ｂは、スクライブライン２４が延在する方向に複数、配置しても良い。複数配置することにより、さらにアクセサリの剥れ耐性を増すことができる。
【００６９】
本実施例では、スクライブライン２４に配置したアクセサリパターンで説明したが、これに限定されず、スクライブライン２４上に形成される第３配線で形成されるその他のパターンにおいても適用可能である。
【００７０】
尚、本実施例では、パッド１９上及びアクセサリ上のキャップ膜が除去されるとしたが、ボンディング性に問題がなければ残したままで製造してもよい。
【００７１】
本実施例では、アクセサリの両端にアクセサリ孔埋設体を配置した例を示したが、アクセサリによっては、片方のみにアクセサリ埋設体１８ｂが配置される場合でも、効果を有する。例えば、第１の部分を構成する２つの端部のうち、第１端がスクライブラインの中央に存在し、もう片方の第２端がスクライブライン中央からＷＢ／２以上の距離を離れて存在する形状を持つアクセサリ場合には、第２端にのみアクセサリ孔埋設体が形成されれば良い。
【００７２】
（第２実施例）
第１実施例では第３コンタクトプラグの形成にタングステンプラグを用いた。第２実施例では、第３配線から第３コンタクトプラグまでを一体化したアルミ膜で形成する方法を示す。
【００７３】
まず、第１実施例の図５の工程までは、第１実施例と同様に実施する。次に、図１０に示す工程を実施する。図１０Ａ、１０Ｂ、１０Ｃはそれぞれ図９Ｃ、９Ｄ、９Ｆに対応する断面における断面図を表す。図１０に示すように、第３コンタクト孔内及びアクセサリ孔内から第３層間絶縁膜上にかけて第３配線下敷層を形成する。第３配線下敷層は、チタン膜、窒化チタン膜、チタン膜を順次形成した積層膜を用いた。形成にはスパッタ法で形成した。第３配線下敷層の膜厚は４０ｎｍで形成した。
【００７４】
高温スパッタ法を用いてＡｌＣｕ材料を、孔を埋め込むように成長して第３主配線層を形成する。成膜温度は４５０℃で形成した。膜厚は１μｍで形成した。スパッタ法により第３キャップ層を形成する。材料には窒化チタン膜を用いた。膜厚は５０ｎｍで形成した。第３配線下敷層と第３主配線層は、第３コンタクトプラグ１５及びアクセサリ孔埋設体１８ｂを構成すると共に、第３配線１７及びアクセサリ１８ａを構成する。
【００７５】
第１実施例の図７の工程と同様に、フォトリソ技術及びドライエッチング技術を用いて、第３配線材料をパターニングして、第３コンタクトプラグ１５と接続する第３配線１７、アクセサリ孔埋設体１８ｂと接続する第１の部分１８ａ、パッド１９を形成する。これにより、第３配線１７と第３コンタクトプラグ１５が一体化したアルミ合金により形成されており、かつ、第３配線底部から第３コンタクト孔にかけて第３配線下敷層が一体化して形成される。
【００７６】
図１１Ａ、１１Ｂ、１１Ｃはそれぞれ図９Ｃ、９Ｄ、９Ｆに対応する断面における断面図を表す。第１実施例の図８の工程と同様に、パッシベーション膜２１、保護膜２２を成膜し、保護膜２２にパッド開口部２３とスクライブライン開口部２０を形成する。第１実施例の図９の工程と同様に、パッシベーション膜エッチングを行い、パッドを開口すると共に、スクライブラインに掘り込み部ａ（図中の２５で表される）を形成する。
【００７７】
第２実施例によれば、第1の部分の底部からアクセサリ孔内にかけて第３配線下敷層が連続して形成され、第1の部分からアクセサリ孔埋設体内にかけて連続したアルミ合金により一体的に形成される構造をとることにより、第1の部分とアクセサリ孔埋設体の接続が第１実施例の場合よりもさらに大きい固着強度を得ることができる。
【００７８】
第２実施例では、高温アルミスパッタ法を用いる方法で説明したが、これに限定されずアルミリフロー法で形成する方法などを用いることもできる。また、アクセサリ孔の径に対する深さが作るアスペクトが緩くて、通常スパッタでも十分に孔内にアルミニウムが入る場合には、通常スパッタ法を用いてアルミニウム膜を形成しても良い。
【００７９】
（第３実施例）
本実施例は第１実施例の変形例に関するものであり、第１実施例において、第１配線により、レーザー光を照射して切断するフューズを形成する点が異なる。
【００８０】
図１４は、第３実施例の半導体装置を表す図である。第３実施例では、第１実施例に加えて、図１４Ａに示すように、素子形成領域内の領域Ｃにフューズ形成領域を持つ。図１４Ｅは図１４Ａの領域Ｃを拡大した上面図である。スクライブラインの幅方向に延在するフューズ開口部２７が、保護膜２２内に形成されており、フューズ２６上の絶縁膜の残膜を薄くしてフューズの切断を容易にするため、第２層間絶縁膜８が露出している。フューズは、スクライブラインの幅方向に垂直な方向に並列して配置されている。
【００８１】
図１４Ｆは、図１４Ｅのフューズ開口部２７を、フューズが存在する位置においてスクライブラインの幅方向で切った断面図である。第１配線と同一層で形成されたフューズ２６上にｔＦ１の厚さを持つ第２層間絶縁膜８が残存し、その上の絶縁膜は除去されている。なお、フューズに接続するコンタクトプラグや他の配線層等は記載を省略した。
【００８２】
以下、図１２〜１４を参照して、第３実施例の製造方法を説明する。
【００８３】
図１２Ａ、１２Ｂはそれぞれ図１４Ｂ、１４Ｅに対応する断面図、図１２Ｃは図１２ＢのＸ−Ｘ方向の断面図を表す。図１２に示すように、第１実施例の図１の工程の第１コンタクトプラグ及び第１配線材料を形成するまでは、第１実施例と同様に実施する。
【００８４】
第１配線材料に対してパターニングを行い、第１実施例と同様に第１配線２を形成すると共に、図１４Ａの領域Ｃに相当する領域に、フューズを形成する。図１２Ｂに領域Ｃを示す。フューズ２６は平面で見て、スクライブラインの幅方向４１に６μｍ、幅方向に垂直な方向４２に１μｍの大きさを持ち、垂直な方向４２に３μｍピッチで配置されている。
【００８５】
図１３Ａ、１３Ｂ、１３Ｃ、１３Ｄはそれぞれ図１４Ｂ、１４Ｃ、１４Ｄ、１４Ｅに対応する断面における断面図を表す。また、図１３Ｅは図１３ＤのＸ−Ｘ方向の断面図を表す。
【００８６】
第１実施例の図２〜７の工程と同様の工程を実施する。第１実施例の図８の工程と同様に、パッシベーション膜２１と保護膜２２を成膜する。第１実施例の図８の工程と同様の方法で、保護膜２２に開口部２０、２３、２７を形成する。開口部２０、２３、２７は、第１実施例と同様に、パッド開口部２３とスクライブライン開口部２０を形成し、さらに図１３Ｄに示すように、領域Ｃにフューズ開口部２７を形成する。
【００８７】
図１３Ｄでは、実際に表面には露出されていないフューズ２６を重ねて表示している。フューズ開口部２７は、スクライブラインの幅方向４１に延在して形成され、幅方向４１に延在するフューズ２６の中央領域を開口するようにレイアウトされる。フューズ２６上に第２層間絶縁膜８、第３層間絶縁膜１３、パッシベーション膜２１が形成され、保護膜２２にフューズ開口部２７を形成する。
【００８８】
第１実施例の図９の工程で行ったパッシベーション膜エッチングを行う。パッド１９上が露出し、スクライブライン２４上にはアクセサリ１８が露出する（図１４Ｂ〜Ｄ）。第１実施例と同様に、アクセサリには、アクセサリ孔埋設体（第２の部分に相当する）１８ｂが接続されている。
【００８９】
第３実施例では、このパッシベーション膜エッチングにおいて、フューズ上の層間絶縁膜の膜厚ｔＦ１を制御するようなエッチング量で行われる。フューズ２６上の層間絶縁膜８の膜厚は、厚いとレーザー光を照射してフューズ２６を切断する工程での切断の歩留まりが低下するために、膜厚を薄くして切断の歩留まりを向上させるために行われる。但し、フューズ２６上の層間絶縁膜８が完全に除去されてフューズ２６が露出されてしまうと、フューズ２６の腐食の問題があるため、フューズ２６は露出されないように制御される必要がある。
【００９０】
本実施例では、図１４Ｆにおいて、フューズ２６上の残膜厚ｔＦ１は３００ｎｍ程度となるように形成された。この結果、掘り込み部ａ（図中に２５で表される）の深さは、第１実施例よりも深くなり、ｄはおよそ１３００ｎｍに形成された（図１４Ｆ）。
【００９１】
掘り込み部ａの深さが深くなるため、アクセサリ１８の部分の柱状体は、高さ約２４００ｎｍの形状となる。アクセサリ１８には、アクセサリ孔埋設体１８ｂが形成されており、剥がれに対して強い強度を持つことが可能となっている。
【００９２】
本実施例では、第３コンタクトプラグの形成を第１実施例で説明したタングステンプラグの構造で説明したが、第２実施例で説明した配線とコンタクトをアルミで一体形成する構造を用いても良い。
【００９３】
（第４実施例）
第１〜第３実施例では、第１、２配線としてアルミ合金を用いた。第４実施例では、第１，２配線に銅配線を用いる場合を説明する。銅配線はダマシン法によって形成される。
【００９４】
図１５Ａ、１５Ｂは、第３実施例の図１４Ｂ、１４Ｅに対応する図、図１５Ｃは図１５ＢのＸ−Ｘ方向の断面図である。
【００９５】
まず、第１実施例の図１の工程の第１コンタクトプラグを形成するまでは、第１実施例と同じ工程を実施する。
【００９６】
次に、第１コンタクトプラグ３、第１層間絶縁膜４上に第１中間絶縁膜２９を形成する。第１配線を形成する部分の第１中間絶縁膜２９を除去して第１配線溝を形成する。第１配線溝の底部には第１コンタクトプラグ３の上面を露出させる。
【００９７】
第１配線溝内から第１中間絶縁膜２９上にかけてバリアメタルとなる窒化チタン膜、シード層となる銅をスパッタで形成して第１下敷層を形成し、その上にメッキ法を用いて銅膜を形成する。
【００９８】
銅膜と第１下敷層をＣＭＰ法で研磨除去して、第１中間絶縁膜２９の上面を露出させると共に、銅膜を第１配線溝内に埋め込む。これらを経て、第１配線溝内に第１下敷層と銅膜から成る第１主配線層で構成される第１配線２が形成される。第１配線溝のパターンと、同時にフューズの溝も形成する。そして、フューズも、第１下敷層と銅膜で構成する。
【００９９】
図１６は、第３実施例の図１２Ａに対応する図である。第１ストッパ層３０を形成する。材料はシリコン窒化膜（Ｓｉ3Ｎ4）で、１００ｎｍ厚で形成した。材料にはＳｉＣＮなどを用いても良い。
【０１００】
第２層間絶縁膜８を形成する。材料はシリコン酸化膜で、膜厚は９００ｎｍで形成した。第２層間絶縁膜８と第１ストッパ層３０を貫き、第１配線２上を開口する第２コンタクト孔を形成する。
【０１０１】
第２層間絶縁膜８をエッチングして第２配線を形成するための第２配線溝を形成する。第２配線溝は第２コンタクト孔と接続される。第２コンタクト孔内、第２配線溝内から、第２層間絶縁膜上面にかけて、バリアメタルとなる窒化チタン膜、シード層となる銅をスパッタで形成して第２下敷層を形成し、その上にメッキ法を用いて銅膜を形成する。銅膜と第２下敷層をＣＭＰ法で研磨除去して、第２層間絶縁膜上面を露出させると共に銅膜を第２コンタクトプラグ内及び第２配線溝内に埋め込む。これらを経て、第２配線溝内に第２下敷層と銅から成る第２主配線層で構成される第２配線１０が形成され、第２配線に接続されて第１下敷層と銅膜で埋め込まれた第２コンタクトプラグ９が形成される。
【０１０２】
第２ストッパ層３１を形成する。材料はシリコン窒化膜で、１００ｎｍで形成した。材料にはＳｉＣＮなどを用いても良い。第３層間絶縁膜１３を形成する。材料はシリコン酸化膜で、膜厚は９００ｎｍで形成した。
【０１０３】
図１７Ａ、１７Ｂ、１７Ｃ、１７Ｄはそれぞれ、第３実施例の図１４Ｂ、１４Ｃ、１４Ｄ、１４Ｆに対応する図である。
【０１０４】
第１実施例の図５の第３コンタクト孔１１、アクセサリ孔１４を形成する工程から、第１実施例の図７の工程までは第１実施例と同様に実施する。第３配線１７はアルミ合金膜によって形成する。これは、銅配線の場合にはパッドのボンディング性が劣るからである。その後、第３実施例の図１３の工程と図１４の工程と同様の工程を実施し、パッド開口部２３、スクライブライン開口部２０、フューズ開口部２７を形成する。ｔＦ１，ｄは第３実施例と同様に行う。
【０１０５】
本実施例で示すように、フューズ２６には、銅配線を用いることも可能である。切断に用いるレーザー光の波長と照射強度は、フューズの材料に応じて最適となるように選択すればよい。
【０１０６】
（第５実施例）
第１〜第４実施例では、第３配線と同一工程でアクセサリを形成していた。第５実施例では、第３配線より下の層でアクセサリを形成した場合として第２配線でアクセサリを形成し、第１配線でフューズを形成する場合を示す。
【０１０７】
図１８Ａ、１８Ｂ、１８Ｃはそれぞれ、第３実施例の図１４Ｂ、１４Ｅ、１４Ｆに対応する図である。図１８に示すように、第３実施例の図１２の工程までは、第３実施例と同じ工程を実施する。領域Ｃに第１配線でフューズを形成する。
【０１０８】
図１９Ａはこの工程を実施後の半導体装置を表す上面図、図１９Ｂ、１９Ｃはそれぞれ、図１９ＡのＸ−Ｘ方向、Ｙ−Ｙ方向の断面図を表す。図１９に示すように、第１実施例の図２の工程と同様に第２層間絶縁膜８を形成する。
【０１０９】
第１実施例の図２の工程と同様に第２コンタクト孔７を形成する。この第２コンタクト孔７の形成と同時にスクライブライン領域にアクセサリ孔１４を形成する。第２コンタクト孔７のエッチングは、第１配線２上を開口した後、確実に開口できるようにオーバーエッチングを行うため、アクセサリ孔１４は第２コンタクト孔７よりも深く形成する（図１９Ｂ、１９Ｃ）。第２コンタクト孔７及びアクセサリ孔１４の配置は、第1実施例の図５Ａに示す第３コンタクト孔１１とアクセサリ孔１４と略同じ配置である。
【０１１０】
図２０は図１９Ｂに対応する断面図である。図２０に示すように、第１実施例の図３の工程と同様に第２コンタクトプラグ９を形成する。この第２コンタクトプラグ９の形成と同時にアクセサリ孔１４は埋設され、アクセサリ孔埋設体（第２の部分）１８ｂが形成される。
【０１１１】
図２１Ａ、２１Ｂ、２１Ｃはそれぞれ、図１９Ａ、１９Ｂ、１９Ｃに対応する断面図である。図２１に示すように、第１実施例の図４の工程と同様に第２配線１０を形成する。この第２配線１０の形成と同時に第1の部分１８ａを形成する。領域Ａの第２配線１０及びアクセサリ１８の上面図を、図２１Ａに示す。第２配線１０、アクセサリ１８のレイアウトは、第１実施例の図７の工程の図７Ａと略同じである。第１実施例の図７の工程では、パッドが形成されるが、第５実施例では、アクセサリと同一工程でパッドは形成されない。
【０１１２】
第１実施例の図７の工程のアクセサリ形成では、アクセサリ孔埋設体が第３コンタクトプラグで、第１の部分が第３配線で形成されていたが、第５実施例では、アクセサリ孔埋設体１８ｂが第２コンタクトプラグで、第１の部分１８ａが第２配線で形成される。第１実施例と同様に、第１の部分１８ａはアクセサリ孔埋設体１８ｂで支持されており、剥がれに対する強度が増す構造を持つ。
【０１１３】
図２２Ａ、２２Ｂ、２２Ｃはそれぞれ、図２１Ａ、２１Ｂ、２１Ｃに対応する断面図である。図２２に示すように、第１実施例の図５の工程と同様に第３コンタクト孔１１を形成する。領域Ａの上面図を図２２Ａに示す。第５実施例では、第３コンタクト孔１１の形成時にアクセサリ孔は形成されない。
【０１１４】
図２３は、図２２Ｂに対応する断面図である。図２３に示すように、第１実施例の図６の工程と同様に第３コンタクトプラグ１５を形成する。
【０１１５】
図２４Ａ、２４Ｂ、２４Ｃはそれぞれ、図２２Ａ、２２Ｂ、２２Ｃに対応する断面図である。図２４Ａでは、表面に露出していないアクセサリも重ねて表示している。図２４Ｄはパッドが形成される領域Ｂを表す上面図、図２４Ｅは図２４ＤのＸ−Ｘ方向の断面図であり、図２４Ｄ、２４Ｅはそれぞれ、第１実施例の図７Ｄ、７Ｅに対応する。図２４に示すように、第１実施例の図７の工程と同様に、第３配線１７を形成する。第３配線１７の工程ではパッド１９も形成される。但し、第１実施例の図７の工程では、アクセサリが形成されているが、第５実施例では本工程でアクセサリは形成されない。アクセサリ１８は、第３層間絶縁膜１３の下に埋設されて形成されている。
【０１１６】
図２５Ａ、２５Ｂ、２５Ｃはそれぞれ、図２４Ａ、２４Ｂ、２４Ｃに対応する断面図である。図２５Ｄはパッドが形成される領域Ｂを表す上面図、図２５Ｅは図２５ＤのＸ−Ｘ方向の断面図であり、図２５Ｄ、２５Ｅはそれぞれ、第１実施例の図７Ｄ、７Ｅに対応する。図２５Ｆはフューズが形成される領域を表す上面図、図２５Ｇは図２５ＦのＸ−Ｘ方向の断面図である。図２５に示すように、第３実施例の図１３の工程と同様に、パッシベーション膜２１、保護膜２２を形成し、保護膜２２にパッド開口部２３、スクライブライン開口部２０、フューズ開口部２７を形成する。
【０１１７】
図２６Ａ、２６Ｂ、２６Ｃはそれぞれ、図２５Ａ、２５Ｂ、２５Ｃに対応する断面図である。図２６Ｄはパッドが形成される領域Ｂを表す上面図、図２６Ｅは図２６ＤのＸ−Ｘ方向の断面図であり、図２６Ｄ、２６Ｅはそれぞれ、第１実施例の図７Ｄ、７Ｅに対応する。図２６Ｆはフューズが形成される領域を表す上面図、図２６Ｇは図２６ＦのＸ−Ｘ方向の断面図である。また、図２７は、半導体基板の表面の一領域を、半導体基板の上面から見た上面図である。
【０１１８】
図２６に示すように、第３実施例の図１４の工程と同様に、パッシベーション膜エッチングを行う。フューズ２６上に第２層間絶縁膜８がｔＦ１、残るようにエッチングする。第３層間絶縁膜１３と第２層間絶縁膜８は深さｄだけ掘り込まれて掘り込み部ａ（図中の２５で表される）が形成される。実施例３と同様にｔＦ１を３００ｎｍ程度に形成し、ｄは１３００ｎｍに形成した。この工程で、第２配線と同一工程で形成したアクセサリの上面、側面が露出し、アクセサリで保護されていない第３層間絶縁膜１３が掘り込まれた。アクセサリの上部を構成する第２キャップ膜は除去され、第２主配線層が露出した。
【０１１９】
このように、最上層配線より下の配線層で形成されたアクセサリであっても、スクライブラインの層間絶縁膜のエッチング量が大きく行われる場合には、アクセサリが露出されることがある、このような場合においても、アクセサリにアクセサリ孔埋設体を形成することにより、剥がれに対する強度を増すことができ、歩留まりの低下を抑制することができる。
【符号の説明】
【０１２０】
１ ＭＯＳ型トランジスタ
２ 第１配線
３ 第１コンタクトプラグ
４ 第１層間絶縁膜
５ 素子分離領域
６ 半導体基板
７ 第２コンタクト孔
８ 第２層間絶縁膜
９ 第２コンタクトプラグ
１０ 第２配線
１１ 第３コンタクト孔
１３ 第３層間絶縁膜
１４ アクセサリ孔
１５ 第３コンタクトプラグ
１７ 第３配線
１８、３５、３６ アクセサリ
１８ａ 第１の部分
１８ｂ アクセサリ孔埋設体
１９ パッド
２０ スクライブライン開口部
２１ パッシベーション膜
２２ 保護膜
２３ パッド開口部
２４ スクライブライン
２５ 掘り込み部ａ
２６ フューズ
２７ フューズ開口部
２９ 第１中間絶縁膜
３０ 第１ストッパ層
３１ 第２ストッパ層
３７ ダイシング切削部
４０ 半導体チップ
４１ スクライブラインの幅方向
４２ スクライブラインの幅方向と垂直な方向
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体チップでは、最上面をポリイミド膜等の保護膜で覆うことが一般に行われている。半導体基板上に形成された半導体チップは、前工程（拡散工程）が終了した段階で、スクライブライン（ダイシングライン）に沿ってダイシングを行うことにより個片化される。スクライブライン上には、製造時の露光工程で使用するアライメントマーク等のアクセサリパターンが複数、設けられている。ダイシング時にスクライブライン上のアクセサリパターンが剥離して飛散するのを防止するため、ポリイミド膜でパターンの一部を覆う技術が知られている（特許文献１）。
【０００３】
また、スクライブライン上のアクセサリパターンは、保護膜を設けない場合には、露出状態となることがある。特に、レーザー光を照射して切断を行うフューズを備えている場合には、フューズ上の層間絶縁膜の厚さを適切に制御するための加工を行う必要がある（特許文献２）。これに伴い、スクライブライン上のアクセサリパターンの露出が起き易い。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１８３８６６号公報
【特許文献２】特開平１１−１４５２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ダイシング時に使用するブレードの劣化防止のためには、スクライブライン上には、特許文献１のようなポリイミド膜等の保護膜を設けないことが好ましい。また、１枚の半導体基板上に形成される半導体チップの個数を増加させるには、スクライブラインの幅をできるだけ狭くする（例えば、幅８０〜６０μｍ）ことが有効である。幅を狭くしたスクライブラインにおいて、特許文献１のような、スクライブライン上のアクセサリパターンの両端をポリイミド膜で押さえた従来の構造を用いると、ダイシング時の切断位置のアライメント余裕が非常に小さくなってしまうと言う問題があった。
【０００６】
すなわち、幅を狭く設定したスクライブラインでは、アクセサリパターンを押さえているポリイミド膜に接触しないように、ブレードのアライメントを制御することが困難であった。このため、幅を狭くしたスクライブライン構造では、従来のアクセサリパターンの剥離防止技術を用いることができなかった。
【０００７】
また、特許文献２の加工によってアクセサリパターンが露出すると、アクセサリパターンの剥離が起こりやすくなっていた。
【０００８】
本発明は、上記課題に鑑みてなされたものである。すなわち、本発明は、幅の狭いスクライブラインを使用した場合であっても、ダイシング時に、アクセサリパターンが剥離することを抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
一実施形態は、
半導体チップと、
前記半導体チップの周囲に接するように設けられ、層間絶縁膜とアクセサリとを有するスクライブラインと、
を有し、
前記アクセサリは、前記層間絶縁膜上に設けられた層状の第１の部分と、前記第１の部分から前記層間絶縁膜の厚み方向の下方に向かって伸長する第２の部分と、を有する半導体装置に関する。
【００１０】
他の実施形態は、
半導体チップと、
前記半導体チップの周囲に接するように設けられ、層間絶縁膜とアクセサリとを有するスクライブラインと、
を有し、
前記アクセサリは、前記層間絶縁膜内に埋め込まれた第２の部分と、前記第２の部分に接するように前記層間絶縁膜上に設けられた層状の第１の部分と、を有する半導体装置に関する。
【００１１】
他の実施形態は、
半導体基板上のスクライブライン形成領域において、
層間絶縁膜を形成する工程と、
前記層間絶縁膜内をその表面から厚み方向に伸長するように、第２の部分を形成する工程と、
前記第２の部分に接するように、前記層間絶縁膜上に層状の第１の部分を形成することにより、第１及び第２の部分を有するアクセサリを形成する工程と、
を有する半導体装置の製造方法に関する。
【００１２】
他の実施形態は、
半導体基板上のスクライブライン形成領域において、
露出した表面を有する第２の部分が埋め込まれた層間絶縁膜を形成する工程と、
前記第２の部分に接するように、前記層間絶縁膜上に層状の第１の部分を形成することにより、第１及び第２の部分を有するアクセサリを形成する工程と、
を有する半導体装置の製造方法に関する。
【発明の効果】
【００１３】
ダイシング時に、アクセサリパターンが剥離することを抑制できる。また、保護膜でアクセサリパターンの一部を覆う必要がないため、幅の狭いスクライブラインを使用して、１枚の半導体基板上に配置する半導体チップの個数を増加することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図２Ａ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図２Ｂ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図３】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図４】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図５Ａ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図５Ｂ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図５Ｃ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図６】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図７Ａ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図７Ｂ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図７Ｃ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図７Ｄ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図７Ｅ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図８Ａ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図８Ｂ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図８Ｃ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図８Ｄ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図８Ｅ】第１実施例の半導体装置の製造方法の一工程を表す図である。
【図９Ａ】第１実施例の半導体装置を表す図である。
【図９Ｂ】第１実施例の半導体装置を表す図である。
【図９Ｃ】第１実施例の半導体装置を表す図である。
【図９Ｄ】第１実施例の半導体装置を表す図である。
【図９Ｅ】第１実施例の半導体装置を表す図である。
【図９Ｆ】第１実施例の半導体装置を表す図である。
【図１０Ａ】第２実施例の半導体装置の製造方法の一工程を表す図である。
【図１０Ｂ】第２実施例の半導体装置の製造方法の一工程を表す図である。
【図１０Ｃ】第２実施例の半導体装置の製造方法の一工程を表す図である。
【図１１Ａ】第２実施例の半導体装置を表す図である。
【図１１Ｂ】第２実施例の半導体装置を表す図である。
【図１１Ｃ】第２実施例の半導体装置を表す図である。
【図１２Ａ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１２Ｂ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１２Ｃ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１３Ａ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１３Ｂ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１３Ｃ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１３Ｄ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１３Ｅ】第３実施例の半導体装置の製造方法の一工程を表す図である。
【図１４Ａ】第３実施例の半導体装置を表す図である。
【図１４Ｂ】第３実施例の半導体装置を表す図である。
【図１４Ｃ】第３実施例の半導体装置を表す図である。
【図１４Ｄ】第３実施例の半導体装置を表す図である。
【図１４Ｅ】第３実施例の半導体装置を表す図である。
【図１４Ｆ】第３実施例の半導体装置を表す図である。
【図１５Ａ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図１５Ｂ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図１５Ｃ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図１６】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図１７Ａ】第４実施例の半導体装置を表す図である。
【図１７Ｂ】第４実施例の半導体装置を表す図である。
【図１７Ｃ】第４実施例の半導体装置を表す図である。
【図１７Ｄ】第４実施例の半導体装置を表す図である。
【図１８Ａ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図１８Ｂ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図１８Ｃ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図１９Ａ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図１９Ｂ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図１９Ｃ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２０】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２１Ａ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２１Ｂ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２１Ｃ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２２Ａ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２２Ｂ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２２Ｃ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２３】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２４Ａ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２４Ｂ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２４Ｃ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２４Ｄ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２４Ｅ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ａ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｂ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｃ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｄ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｅ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｆ】第４実施例の半導体装置の製造方法の一工程を表す図である。
【図２５Ｇ】第５実施例の半導体装置の製造方法の一工程を表す図である。
【図２６Ａ】第５実施例の半導体装置を表す図である。
【図２６Ｂ】第５実施例の半導体装置を表す図である。
【図２６Ｃ】第５実施例の半導体装置を表す図である。
【図２６Ｄ】第５実施例の半導体装置を表す図である。
【図２６Ｅ】第５実施例の半導体装置を表す図である。
【図２６Ｆ】第５実施例の半導体装置を表す図である。
【図２６Ｇ】第５実施例の半導体装置を表す図である。
【図２７】第５実施例の半導体装置を表す図である。
【図２８Ａ】第１実施例の半導体装置を表す図である。
【図２８Ｂ】第１実施例の半導体装置を表す図である。
【図２８Ｃ】第１実施例の半導体装置を表す図である。
【発明を実施するための形態】
【００１５】
半導体装置及びその製造方法では、スクライブライン上にアクセサリを有する。アクセサリは、層間絶縁膜上に設けられた層状の第1の部分と、第２の部分（以下、「アクセサリ孔埋設体」と記載する場合がある）とを有する。この第２の部分は、第1の部分に接合されると共に、前記層間絶縁膜内に埋め込まれている。この第２の部分よって、第1の部分は強固に半導体チップ上に固着されている。
【００１６】
従って、半導体チップを個片化するためのダイシング工程や、ダイシング後の組み立て工程などで加わる応力によって第１の部分が剥離することを防止できる。このため、ダイシング工程や組み立て工程などの工程においてアクセサリが飛散するという問題を防止することができる。また、第１の部分の剥離・飛散によるパッド間の短絡などを引き起こし、歩留まりが低下することを防止できる。
【００１７】
以下では、図面を参照して、本発明の具体的な態様を説明する。なお、下記実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの実施例に何ら限定されるものではない。
【００１８】
（第１実施例）
図９は、第１実施例の半導体装置の完成図である。以下、これらの図面を用いて本実施例の半導体装置の構造を説明する。
【００１９】
図９Ａは半導体基板の表面の一領域を、半導体基板の上面から見た上面図である。図９Ａに示すように、スクライブライン２４が格子状に形成される。スクライブライン２４は、半導体基板上に形成された半導体チップを切断して個片化する際の切断領域として使用される。スクライブライン２４で区画された素子形成領域に矩形の半導体チップ４０が形成されている。半導体チップ４０上には、複数のパッド１９が設けられている。個々のパッド１９には、半導体装置の組み立て工程において、ボンディング装置を用いて外部端子と接続するための配線が圧着される。
【００２０】
半導体チップ４０の表面は保護膜（ポリイミド膜）２２で覆われている。パッド１９が形成されている部分では、表面の保護膜２２および保護膜の下層に位置するパッシベーション膜２１が開口されてパッド１９の上面が露出している。このパッド１９が形成されている領域を領域Ｂとする。半導体チップ４０の主面上には、ＭＯＳ型トランジスタ等の素子が形成されているが、図９中には図示していない。
【００２１】
スクライブライン２４の上面は第３層間絶縁膜１３で形成されている。スクライブライン２４には、第３配線で形成された複数のアクセサリからなる、アクセサリパターン１８が露出している。本実施例では、このアクセサリパターン１８は、露光工程で使用するアライメントマークとなる。このアクセサリパターン１８が形成されている領域と、隣接する素子形成領域４０の一部を含む領域を、領域Ａとする。
【００２２】
図９Ｂは、図９Ａの領域Ａを拡大した図を表す。図９Ｂに示すように、スクライブライン２４の上面は、第３層間絶縁膜１３で形成されている。スクライブライン２４は、本実施例では幅８０μｍで形成されている。スクライブラインの幅は、これに限定されず、ダイシングに用いる装置のブレード幅とアライメント精度に応じて、さらに小さい幅としてもよい。
【００２３】
スクライブライン２４上には、スクライブライン２４の幅方向４１に延在する矩形状の第３配線のパターンが、幅方向と垂直な方向４２に並列して複数、形成されている。本実施例では、各配線パターンの大きさは幅方向４１に６０μｍ、垂直な方向４２に１μｍを有し、垂直な方向４２に２μｍピッチで配置されている。本実施例では、アクセサリパターン１８は、スクライブライン２４の左右縁から均等の幅を持つ位置に配置されている。本実施例では、個々の配線パターンの幅方向に沿った長さは約６０μｍを有するが、スクライブライン２４の幅に応じて変更可能である。スクライブラインの左右に隣接する素子形成領域の上面は保護膜２２で覆われている。
【００２４】
図９Ｃ、Ｄはそれぞれ、図９ＢのＸ−Ｘ方向、Ｙ−Ｙ方向の断面図を表す。図９Ｃ及びＤに示すように、半導体基板６に、素子分離領域５と活性領域が形成されている。半導体基板６の活性領域にはＭＯＳ型トランジスタ等の素子１が形成されている。ＭＯＳ型トランジスタ１は、半導体基板６の表面に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極に隣接して半導体基板表面に形成されたソース／ドレイン拡散層から構成されている。
【００２５】
ゲート電極上に第１層間絶縁膜４が形成されている。第１層間絶縁膜４の厚さは約１μｍに形成されている。第１層間絶縁膜４を貫きソース／ドレイン拡散層に接続する第１コンタクトプラグ３が形成されている。第１コンタクトプラグ３は、チタン膜（Ｔｉ）と窒化チタン膜（ＴｉＮ）から成る下敷層（バリア層）と、タングステン膜（Ｗ）から成るコア層から構成されている。
【００２６】
第１コンタクトプラグ３上に第１配線２が形成されている、第１配線２は、下から、チタン膜と窒化チタン膜の積層膜から成る第１配線下敷層、アルミ合金膜から成る第１主配線層、窒化チタン膜から成る第１キャップ層から構成される。膜厚は、それぞれ２５ｎｍ、３００ｎｍ、２５ｎｍである。
【００２７】
第１配線２上に第２層間絶縁膜８が形成されている。膜厚は、１μｍに形成されている。第２層間絶縁膜８を貫き第１配線２に接続する第２コンタクトプラグ９が形成されている。第２コンタクトプラグ９は、窒化チタン膜から成る下敷層と、タングステン膜から成るコア層から構成されている。
【００２８】
第２コンタクトプラグ９上に第２配線１０が形成されている、第２配線１０は、下から、チタン膜と窒化チタン膜の積層膜から成る第２配線下敷層、アルミ合金膜から成る第２主配線層、窒化チタン膜から成る第２キャップ層から構成される。膜厚は、それぞれ２５ｎｍ、３００ｎｍ、２５ｎｍである。
【００２９】
第２配線１０上に第３層間絶縁膜１３が形成されている。膜厚は、１μｍに形成されている。第３層間絶縁膜１３内に第２配線１０に接続する第３コンタクトプラグ１５が形成されている。第３コンタクトプラグ１５は、窒化チタン膜から成る第３コンタクトプラグ下敷層と、タングステン膜から成る第３コンタクトプラグコア層から構成されている。スクライブライン２４には、第３コンタクトプラグ１５と同じ材料から成るアクセサリ孔埋設体（第２の部分に相当する）１８ｂが形成されている。
【００３０】
第３コンタクトプラグ１５上に第３配線１７が形成されている、第３配線１７は、下から、チタン膜と窒化チタン膜の積層膜から成る第３配線下敷層、アルミ合金膜から成る第３主配線層、窒化チタン膜から成る第３キャップ層から構成される。膜厚は、それぞれ３０ｎｍ、１μｍ、５０ｎｍである。
【００３１】
スクライブライン２４では、アクセサリ孔埋設体１８ｂに接続され、第３配線の第３配線下敷層と第３主配線層から成る層状の部分（第１の部分に相当する）１８ａが形成されている。第1の部分は同一ピッチで複数、配置され、アクセサリパターンを構成している。第1の部分の左右両端にアクセサリ孔埋設体１８ｂが接続されている。この第１の部分１８ａ及び第２の部分１８ｂが、アクセサリを構成する。
【００３２】
第３配線１７上にパッシベーション膜２１が形成されている。材料は酸窒化膜（ＳｉＯＮ）で、膜厚は５００ｎｍで形成されている。パッシベーション膜２１の上に保護膜２２が形成されている。材料はポリイミド樹脂で、膜厚は５μｍで形成されている。
【００３３】
スクライブライン２４では、保護膜２２とパッシベーション膜２１は除去されている。さらに、アクセサリが存在しない部分では、第３層間絶縁膜１３は高さの位置の途中の深さｄだけ掘り下げられている。この第３層間絶縁膜１３であって、掘り下げられた部分を掘り込み部ａ（図中に番号２５で表示）と呼ぶ。スクライブライン２４のアクセサリが形成されている部分では、アクセサリの下に存在する第３層間絶縁膜１３は掘り下げられておらず、アクセサリの第１の部分は、スクライブライン内で高さ方向に突き出た柱状に形成される。この第１の部分は幅およそ１μｍ、高さ１０８０ｎｍであり、高さ方向に長い柱状を持つ。第１の部分は、保護膜２２で保護された素子形成領域内の第３配線１７とほぼ同じ高さを持つ。
【００３４】
ここで、アクセサリとは、第1の部分１８ａとアクセサリ孔埋設体１８ｂで作るアライメントマークを示している。尚、アクセサリはこれに限定されず、第３配線パターンの寸法を測定する寸法測定パターンなども含まれる。
【００３５】
図９Ｅは図９Ａのパッド領域Ｂを拡大した図、図９Ｆは図９ＥのＸ−Ｘ方向の断面図を表す。図９Ｅ及びＦに示すように、第３層間絶縁膜１３上に、第３配線１７と同一材料の、第３配線下敷層、第３主配線層、第３キャップ層から成るパッド１９が形成されている。パッド１９上にはパッシベーション膜２１と保護膜２２が形成され、パッド上面では保護膜２１とパッシベーション膜２２が除去されてパッド開口部２３が形成されている。パッド開口部２３で開口されたパッドの上面では、第３キャップ層は除去されており、第３主配線層が露出している。本実施例では、パッド１９は平面視でおよそ６０μｍの辺を持つ矩形である。
【００３６】
第１配線２、第２配線１０、及び第３配線１７には、配線のエレクトロマグレーションなどの信頼性の向上や、リソグラフィー技術を用いた露光時の反射防止などのために、主配線層のアルミ合金膜の上に窒化チタン膜などから成るキャップ層が形成されている。しかしながら、キャップ層に用いられている窒化チタン膜はボンディング性が悪いため、パッド開口部では第３キャップ層が除去されている。
【００３７】
保護膜２２は、領域Ｂが開口されると共に、図９Ｃ及びＤに示したように、スクライブライン２４が開口される。スクライブライン２４の保護膜が開口されるのは、チップを分割するダイシングの際に、ブレードに保護膜が付着して、ブレードの目詰まりによるダイシング不良の発生やブレードの消耗の加速を防止するためである。スクライブラインでは保護膜２２が除去されるため、パッド１９上のパッシベーション膜２１を除去する工程で、スクライブライン２４のパッシベーション膜２１も除去される。そしてパッシベーション膜２１を除去する際のオーバーエッチングにより第３層間絶縁膜１３がエッチングされ、スクライブライン２４上の第３層間絶縁膜１３は深さｄだけ、掘り込まれている。
【００３８】
以下、図１〜８を参照して、本実施例の製造方法を説明する。
図１は、図９Ｃに対応する断面における断面図である。図１に示すように、シリコン等の半導体基板６上に、素子分離領域５を形成する。素子分離領域５で区画した活性領域内にＭＯＳ型トランジスタ１を形成する。
【００３９】
半導体基板６上に、ゲート絶縁膜とゲート電極膜を形成する。ゲート電極膜をパターニングして、ゲート電極を形成する。ゲート電極横の半導体基板６に不純物を導入してソース／ドレイン拡散層を形成し、ＭＯＳ型のトランジスタ１を形成する。
【００４０】
ゲート電極上にシリコン酸化膜（ＳｉＯ2）等で、第１層間絶縁膜４を形成する。第１層間絶縁膜４の厚さは１μｍで形成した。第１層間絶縁膜４を貫き、ソース／ドレイン拡散層に接続する第１コンタクトプラグ３を形成する。第１コンタクトプラグ３は、チタン膜と窒化チタン膜から成る下敷層（バリア層）と、タングステン膜から成るコア層から構成されている。
【００４１】
第１コンタクトプラグ３上に第１配線２を形成する。第１配線２は、チタン膜と窒化チタン膜から成る第１配線下敷層、アルミ合金膜から成る第１主配線層、窒化チタン膜から成る第１キャップ層を順次、成膜した後、パターニングして形成した。膜厚は、それぞれ２５ｎｍ、３００ｎｍ、２５ｎｍである。尚、第１配線下敷層は窒化チタン膜単層を用いてもよい。
【００４２】
図２Ａは図９Ｂに対応する断面における断面図、図２Ｂは図２ＡのＸ−Ｘ方向における断面図を表す。図２に示すように、第１配線２上にシリコン酸化膜等で、第２層間絶縁膜８を形成する。第２層間絶縁膜８の膜厚は、１μｍで形成した。第２層間絶縁膜８を貫き第１配線２を露出させる第２コンタクト孔７を形成する。
【００４３】
図３は、図９Ｃに対応する断面における断面図である。図３に示すように、第２コンタクト孔７内から第２層間絶縁膜８上を覆って、窒化チタン膜から成る下敷層と、タングステン膜を成膜する。ＣＭＰ法により、タングステン膜と下敷層を研磨除去して、第２コンタクト７孔内に第２コンタクトプラグ９を形成する。
【００４４】
図４は、図９Ｃに対応する断面における断面図である。図４に示すように、第２コンタクトプラグ９上に第２配線１０を形成する。第２配線１０は、チタン膜と窒化チタン膜の積層膜から成る第２配線下敷層、アルミ合金膜から成る第２主配線層、窒化チタン膜から成る第２キャップ層を順次、成膜した後、パターニングを行い形成した。膜厚は、それぞれ２５ｎｍ、３００ｎｍ、２５ｎｍである。尚、第２配線下敷層は窒化チタン膜単層を用いてもよい。
【００４５】
図５Ａは図９Ｂに対応する断面における断面図、図５Ｂ、５Ｃはそれぞれ図５ＡのＸ−Ｘ方向、Ｙ−Ｙ方向の断面図を表す。図５Ａに示すように、第２配線１０上に第３層間絶縁膜１３を形成する。膜厚は、１μｍで形成した。材料はシリコン酸化膜で形成した。
【００４６】
フォトリソグラフィ技術とドライエッチング技術を用いて、素子形成領域内に第２配線１０の上面を開口する第３コンタクト孔１１を、スクライブラインのアクセサリを形成する領域の第３層間絶縁膜１３内にアクセサリ孔１４を形成する。第３コンタクト孔１１のドライエッチング技術による形成時には、第２配線１０の上面が露出した後にオーバーエッチングを加えている。このオーバーエッチング中にアクセサリ孔１４ではさらにエッチングが進むため、第３コンタクト孔１１の深さよりも、アクセサリ孔１４の深さは深く形成される。ここで、アクセサリ孔１４は、第３層間絶縁膜１３の途中まで掘られるように形成されているが、第３層間絶縁膜１３を貫き第２層間絶縁膜８に到達するように形成されても良い。
【００４７】
ここでは、第３コンタクト孔１１の径と、アクセサリ孔１４の径は同じ径で形成するのが好ましい。孔サイズを統一することで、次の図６の工程で、コンタクト孔１１内にプラグ材料を埋め込んでコンタクトプラグを形成する際に、埋め込みが容易となる。尚、図６の工程でのプラグ材の埋め込みに問題なければ、互いに異なる径の孔を用いても良い。
【００４８】
図６は、図９Ｃに対応する断面における断面図である。図６に示すように、窒化チタン膜から成る第３コンタクトプラグ下敷層と、タングステン膜から成る第３コンタクトプラグコア層を順次、成膜して、金属膜から成る第３コンタクトプラグ埋設膜を形成する。第３コンタクトプラグ埋設膜に対してＣＭＰ法を用いて研磨除去して、第３コンタクト１１孔に第３コンタクトプラグ１５を、アクセサリ孔１４にアクセサリ孔埋設体（第２の部分に相当する）１８ｂを形成する。
【００４９】
図７Ａは図９Ｂに対応する断面における断面図、図７Ｂ、７Ｃはそれぞれ図７ＡのＸ−Ｘ方向、Ｙ−Ｙ方向における断面図を表す。また、図７Ｄは図９Ｅに対応する断面における断面図、図７Ｅは図７ＤのＸ−Ｘ方向における断面図を表す。図７に示すように、チタン膜と窒化チタン膜の積層膜から成る第３配線下敷層、アルミ合金膜から成る第３主配線層、窒化チタン膜から成る第３キャップ層を順次、成膜して、金属膜から成る第３配線膜を形成する。膜厚は、それぞれ３０ｎｍ、１μｍ、５０ｎｍで形成した。尚、第３配線下敷層は窒化チタン膜単層を用いてもよい。アルミ合金膜は銅（Ｃｕ）を含有したアルミニウム（Ａｌ）膜を用いた。
【００５０】
フォトリソ技術及びドライエッチング技術を用いて、第３配線膜をパターニングして、第３コンタクトプラグ１５と接続する第３配線１７、アクセサリ孔埋設体１８ｂと接続する第１の部分１８ａ、パッド１９を同時に形成する。
【００５１】
図７Ａに示すように、第３配線１７は、第３コンタクトプラグ１５に接続されてスクライブラインの幅方向と垂直な方向４２に延在している。アクセサリ１８は、スクライブラインの幅方向４１に６０μｍ、垂直な方向４２に１μｍの大きさを持ち、垂直な方向４２に２μｍピッチで形成されている。図７Ｂに示すように、第１の部分１８ａのスクライブラインの幅方向４１の両端には、アクセサリ孔埋設体１８ｂが接続されている。図７Ｃに示すように第１の部分１８ａの短辺は高さ１０８０ｎｍ、幅１μｍを有し、およそアスペクト１の形状を持つ。
【００５２】
上記のように、アクセサリ孔埋設体１８ｂは、スクライブラインの幅方向４１に延在した第１の部分１８ａの両端部に設置されている。この理由は、スクライブラインの中央付近は、ダイシング時にブレードの幅に相当する領域は切削されて切り取られてしまうためである。第１の部分１８ａの両端部に孔埋設体１８ｂを設けることにより、ダイシング後も孔埋設体１８ｂを残存させることができる。このため、ダイシング時のブレードの幅内を避けて、スクライブライン２４の中央から離れた領域にアクセサリ孔埋設体１８ｂを設けた。ブレードの幅をＷＢとした場合、スクライブライン中央からＷＢ／２以上離してアクセサリ孔埋設体１８ｂを配置した。
【００５３】
本実施例では、ブレードの幅は、例えば３０μｍが用いられ、スクライブライン２４の中央からおよそ１５μｍ以上、離して、アクセサリ孔埋設体１８ｂを配置した。尚、ダイシングの位置ずれを考慮して、さらに、できるだけスクライブライン中央から離れて置かれることが望ましい。
【００５４】
図７Ｄ及びＥは、パッドが形成される領域Ｂを示している。パッド１９は６０μｍ角の矩形状で形成されている。
【００５５】
図８Ａは図９Ｂに対応する断面における断面図、図８Ｂ、８Ｃはそれぞれ図８ＡのＸ−Ｘ方向、Ｙ−Ｙ方向における断面図を表す。また、図８Ｄは図９Ｅに対応する断面図、図８Ｅは図８ＤのＸ−Ｘ方向における断面図を表す。図８に示すように、パッシベーション膜２１を形成する。材料には酸窒化膜（ＳｉＯＮ）を用い、膜厚は５００ｎｍに形成した。保護膜２２を形成する。材料はポリイミド樹脂で膜厚は５μｍである。ここでは感光性ポリイミド樹脂を用いた。
【００５６】
ポリイミド樹脂膜に対して、露光現像を行い、開口部を形成し、パッシベーション膜２１の表面上を露出させる。開口部としてはパッド１９上を開口するパッド開口部２３と、スクライブラインを開口するスクライブライン開口部２０が形成された。
【００５７】
ここでスクライブライン上の保護膜２２を除去してスクライブライン開口部２０を形成する理由は、チップを分割するダイシング時の際に、ブレードにポリイミド樹脂膜が付着して、ブレードの目詰まりによるダイシング不良やブレードの磨耗の加速が発生することを防止するために行われる。
【００５８】
以上では、保護膜２２として感光性のポリイミド樹脂を使用した例を説明したが、非感光性のポリイミド樹脂を用いてもよい。この場合には、非感光性のポリイミド樹脂の上にフォトレジストマスクを形成し、フォトレジストマスクをマスクにしてポリイミド樹脂膜をエッチングして、開口部を形成する。
【００５９】
図９に示すように、保護膜２２をマスクにパッシベーション膜２１をエッチングして（パッシベーション膜エッチングと呼ぶ）、パッド１９の上面を露出させる（図９Ｅ、Ｆ）。
【００６０】
このパッシベーション膜エッチングは、確実にパッド１９の上面を露出できるように、パッシベーション膜２１の膜厚に対しておよそ１００％程度のオーバーエッチングを加わえるように行った。そして、このオーバーエッチングの最中にパッド上部を構成する第３キャップ層は除去され、第３主配線層が露出した。配線の上部に形成されたキャップ層は、配線のエレクトロマグレーションなどの信頼性の向上、リソグラフィー技術を用いた露光時の反射防止などのために形成されたが、キャップ層に用いられている窒化チタン膜はボンディング性が悪いため、パッシベーション膜エッチングでは、キャップ層が除去されるように行われた。
【００６１】
パッシベーション膜エッチングにより、スクライブライン２４ではアクセサリパターン１８が露出する。さらに、オーバーエッチングが加わることにより第３層間絶縁膜１３は掘り込まれる。保護膜２２が形成された素子形成領域内の第３層間絶縁膜１３の表面の位置に比べて、スクライブライン２４の第３層間絶縁膜１３の表面の位置は深さｄだけ掘り込まれて、掘り込み部ａ（図９Ｃ中に２５で表される）が形成される。アクセサリ１８は、パッド１９と同様に第３キャップ層が除去され第３主配線層が露出状態となる（図９Ｃ、９Ｄ）。
【００６２】
アクセサリ１８の下の第３層間絶縁膜１３はエッチングにさらされないため残存する。この結果、スクライブライン２４には、第１の部分１８ａを最上層にしてその下の第３層間絶縁膜１３を含む柱状体が形成される。ここでは深さｄは、およそ５００ｎｍであった。図９Ｃ、９Ｄに示すように、アクセサリの短辺方向の断面では、第１の部分のトータル膜厚１０８０ｎｍと第３層間絶縁膜１３の掘り込み深さ５００ｎｍから成る、高さおよそ１．５μｍを有する柱状体が形成されている。
【００６３】
下からチタン膜、窒化チタン膜から成る第３配線下敷層と、アルミ合金から成る第３主配線層から構成される金属膜から成る第１の部分１８ａが配置される。また、第１の部分１８ａ下部に接続して、窒化チタン膜から成る第３コンタクトプラグ下敷層とタングステン膜から成る第３コンタクトプラグコア層から構成される金属膜から成るアクセサリ孔埋設体（第２の部分に相当する）１８ｂが配置される。幅８０μｍを持つスクライブライン２４の中央からおよそ３０μｍ離れた第１の部分１８ａの両端にアクセサリ埋設体１８ｂは形成されている。
【００６４】
図２８Ａは、ダイシング後の図９Ｂに対応する領域を示した図である。スクライブライン中央を中心に、ダイシングのブレードの幅ＷＢ＝３０μｍを用いてダイシングされている。スクライブラインの幅方向に幅およそ３０μｍを有するダイシング切削部３７が形成されている。ダイシング切削部３７の左右にアクセサリパターン３５とアクセサリパターン３６が残存する。図２８ＡのＸ−Ｘ方向の断面図が図２８Ｂである。
【００６５】
また、図２８ＡのＹ−Ｙ方向の断面図が図２８Ｃである。スクライブライン２４に形成されたアクセサリパターンはアクセサリ孔埋設体１８ｂが存在しない場合、その上部の保護膜２１及びパッシベーション膜２２が除去されて、剥き出しの状態になっている。そのため、ダイシング工程やダイシング後の組み立て工程などで加わる応力により、第１の部分１８ａが剥離して飛散してしまうという問題がある。飛散した第１の部分１８ａは導電性のため、パッド間の短絡などを引き起こし、歩留まりの低下をもたらすという問題があった。本実施例では、層間絶縁膜１３に埋め込まれるように、金属膜から成るプラグ状のアクセサリ孔埋設体１８ｂを形成し、そのアクセサリ孔埋設体１８ｂと接触するように、下面が金属膜から成る第１の部分１８ａを形成する方法をとる。この結果、第１の部分１８ａは最下層の膜との密着強度の強いアクセサリ孔埋設体１８ｂによって強固に固着され、第１の部分１８ａが第３層間絶縁膜１３の上面から剥がれることを抑制することができる。かくして、ダイシング工程や組み立て工程などの工程においてアクセサリが飛散するという問題を防止することができる。
【００６６】
本実施例では、ダイシング後にもアクセサリ孔埋設体１８ｂがスクライブライン２４内に残存できるよう、スクライブライン２４の中央を中心にしてダイシング時のブレードの幅の領域の外の領域に、アクセサリ孔埋設体１８ｂは配置する。つまり、ダイシング時のブレード幅をＷＢとして、スクライブライン２４の中央からＷＢ／２以上離れた第１の部分１８ａの部分に、アクセサリ孔埋設体１８ｂを形成する。ここでＷＢは例えば３０〜５０μｍなどが用いられる。ＷＢ＝３０μｍの場合、スクライブライン２４の中央から見て１５μｍ範囲の領域の外にアクセサリ孔埋設体１８ｂを設けられる。また、望ましくは、ダイシングの位置ずれを考慮して、さらにスクライブライン２４の中央から離した方が良い。
【００６７】
本実施例では、平面で見てスクライブライン２４の中央から離れた両端部に１個ずつアクセサリ孔埋設体１８ｂを配置しているが、アクセサリ孔埋設体１８ｂは複数、配置しても良い。複数、配置することにより、さらにアクセサリの剥れ耐性を増すことができる。
【００６８】
平面で見てアクセサリ孔埋設体１８ｂは、スクライブライン２４が延在する方向に複数、配置しても良い。複数配置することにより、さらにアクセサリの剥れ耐性を増すことができる。
【００６９】
本実施例では、スクライブライン２４に配置したアクセサリパターンで説明したが、これに限定されず、スクライブライン２４上に形成される第３配線で形成されるその他のパターンにおいても適用可能である。
【００７０】
尚、本実施例では、パッド１９上及びアクセサリ上のキャップ膜が除去されるとしたが、ボンディング性に問題がなければ残したままで製造してもよい。
【００７１】
本実施例では、アクセサリの両端にアクセサリ孔埋設体を配置した例を示したが、アクセサリによっては、片方のみにアクセサリ埋設体１８ｂが配置される場合でも、効果を有する。例えば、第１の部分を構成する２つの端部のうち、第１端がスクライブラインの中央に存在し、もう片方の第２端がスクライブライン中央からＷＢ／２以上の距離を離れて存在する形状を持つアクセサリ場合には、第２端にのみアクセサリ孔埋設体が形成されれば良い。
【００７２】
（第２実施例）
第１実施例では第３コンタクトプラグの形成にタングステンプラグを用いた。第２実施例では、第３配線から第３コンタクトプラグまでを一体化したアルミ膜で形成する方法を示す。
【００７３】
まず、第１実施例の図５の工程までは、第１実施例と同様に実施する。次に、図１０に示す工程を実施する。図１０Ａ、１０Ｂ、１０Ｃはそれぞれ図９Ｃ、９Ｄ、９Ｆに対応する断面における断面図を表す。図１０に示すように、第３コンタクト孔内及びアクセサリ孔内から第３層間絶縁膜上にかけて第３配線下敷層を形成する。第３配線下敷層は、チタン膜、窒化チタン膜、チタン膜を順次形成した積層膜を用いた。形成にはスパッタ法で形成した。第３配線下敷層の膜厚は４０ｎｍで形成した。
【００７４】
高温スパッタ法を用いてＡｌＣｕ材料を、孔を埋め込むように成長して第３主配線層を形成する。成膜温度は４５０℃で形成した。膜厚は１μｍで形成した。スパッタ法により第３キャップ層を形成する。材料には窒化チタン膜を用いた。膜厚は５０ｎｍで形成した。第３配線下敷層と第３主配線層は、第３コンタクトプラグ１５及びアクセサリ孔埋設体１８ｂを構成すると共に、第３配線１７及びアクセサリ１８ａを構成する。
【００７５】
第１実施例の図７の工程と同様に、フォトリソ技術及びドライエッチング技術を用いて、第３配線材料をパターニングして、第３コンタクトプラグ１５と接続する第３配線１７、アクセサリ孔埋設体１８ｂと接続する第１の部分１８ａ、パッド１９を形成する。これにより、第３配線１７と第３コンタクトプラグ１５が一体化したアルミ合金により形成されており、かつ、第３配線底部から第３コンタクト孔にかけて第３配線下敷層が一体化して形成される。
【００７６】
図１１Ａ、１１Ｂ、１１Ｃはそれぞれ図９Ｃ、９Ｄ、９Ｆに対応する断面における断面図を表す。第１実施例の図８の工程と同様に、パッシベーション膜２１、保護膜２２を成膜し、保護膜２２にパッド開口部２３とスクライブライン開口部２０を形成する。第１実施例の図９の工程と同様に、パッシベーション膜エッチングを行い、パッドを開口すると共に、スクライブラインに掘り込み部ａ（図中の２５で表される）を形成する。
【００７７】
第２実施例によれば、第1の部分の底部からアクセサリ孔内にかけて第３配線下敷層が連続して形成され、第1の部分からアクセサリ孔埋設体内にかけて連続したアルミ合金により一体的に形成される構造をとることにより、第1の部分とアクセサリ孔埋設体の接続が第１実施例の場合よりもさらに大きい固着強度を得ることができる。
【００７８】
第２実施例では、高温アルミスパッタ法を用いる方法で説明したが、これに限定されずアルミリフロー法で形成する方法などを用いることもできる。また、アクセサリ孔の径に対する深さが作るアスペクトが緩くて、通常スパッタでも十分に孔内にアルミニウムが入る場合には、通常スパッタ法を用いてアルミニウム膜を形成しても良い。
【００７９】
（第３実施例）
本実施例は第１実施例の変形例に関するものであり、第１実施例において、第１配線により、レーザー光を照射して切断するフューズを形成する点が異なる。
【００８０】
図１４は、第３実施例の半導体装置を表す図である。第３実施例では、第１実施例に加えて、図１４Ａに示すように、素子形成領域内の領域Ｃにフューズ形成領域を持つ。図１４Ｅは図１４Ａの領域Ｃを拡大した上面図である。スクライブラインの幅方向に延在するフューズ開口部２７が、保護膜２２内に形成されており、フューズ２６上の絶縁膜の残膜を薄くしてフューズの切断を容易にするため、第２層間絶縁膜８が露出している。フューズは、スクライブラインの幅方向に垂直な方向に並列して配置されている。
【００８１】
図１４Ｆは、図１４Ｅのフューズ開口部２７を、フューズが存在する位置においてスクライブラインの幅方向で切った断面図である。第１配線と同一層で形成されたフューズ２６上にｔＦ１の厚さを持つ第２層間絶縁膜８が残存し、その上の絶縁膜は除去されている。なお、フューズに接続するコンタクトプラグや他の配線層等は記載を省略した。
【００８２】
以下、図１２〜１４を参照して、第３実施例の製造方法を説明する。
【００８３】
図１２Ａ、１２Ｂはそれぞれ図１４Ｂ、１４Ｅに対応する断面図、図１２Ｃは図１２ＢのＸ−Ｘ方向の断面図を表す。図１２に示すように、第１実施例の図１の工程の第１コンタクトプラグ及び第１配線材料を形成するまでは、第１実施例と同様に実施する。
【００８４】
第１配線材料に対してパターニングを行い、第１実施例と同様に第１配線２を形成すると共に、図１４Ａの領域Ｃに相当する領域に、フューズを形成する。図１２Ｂに領域Ｃを示す。フューズ２６は平面で見て、スクライブラインの幅方向４１に６μｍ、幅方向に垂直な方向４２に１μｍの大きさを持ち、垂直な方向４２に３μｍピッチで配置されている。
【００８５】
図１３Ａ、１３Ｂ、１３Ｃ、１３Ｄはそれぞれ図１４Ｂ、１４Ｃ、１４Ｄ、１４Ｅに対応する断面における断面図を表す。また、図１３Ｅは図１３ＤのＸ−Ｘ方向の断面図を表す。
【００８６】
第１実施例の図２〜７の工程と同様の工程を実施する。第１実施例の図８の工程と同様に、パッシベーション膜２１と保護膜２２を成膜する。第１実施例の図８の工程と同様の方法で、保護膜２２に開口部２０、２３、２７を形成する。開口部２０、２３、２７は、第１実施例と同様に、パッド開口部２３とスクライブライン開口部２０を形成し、さらに図１３Ｄに示すように、領域Ｃにフューズ開口部２７を形成する。
【００８７】
図１３Ｄでは、実際に表面には露出されていないフューズ２６を重ねて表示している。フューズ開口部２７は、スクライブラインの幅方向４１に延在して形成され、幅方向４１に延在するフューズ２６の中央領域を開口するようにレイアウトされる。フューズ２６上に第２層間絶縁膜８、第３層間絶縁膜１３、パッシベーション膜２１が形成され、保護膜２２にフューズ開口部２７を形成する。
【００８８】
第１実施例の図９の工程で行ったパッシベーション膜エッチングを行う。パッド１９上が露出し、スクライブライン２４上にはアクセサリ１８が露出する（図１４Ｂ〜Ｄ）。第１実施例と同様に、アクセサリには、アクセサリ孔埋設体（第２の部分に相当する）１８ｂが接続されている。
【００８９】
第３実施例では、このパッシベーション膜エッチングにおいて、フューズ上の層間絶縁膜の膜厚ｔＦ１を制御するようなエッチング量で行われる。フューズ２６上の層間絶縁膜８の膜厚は、厚いとレーザー光を照射してフューズ２６を切断する工程での切断の歩留まりが低下するために、膜厚を薄くして切断の歩留まりを向上させるために行われる。但し、フューズ２６上の層間絶縁膜８が完全に除去されてフューズ２６が露出されてしまうと、フューズ２６の腐食の問題があるため、フューズ２６は露出されないように制御される必要がある。
【００９０】
本実施例では、図１４Ｆにおいて、フューズ２６上の残膜厚ｔＦ１は３００ｎｍ程度となるように形成された。この結果、掘り込み部ａ（図中に２５で表される）の深さは、第１実施例よりも深くなり、ｄはおよそ１３００ｎｍに形成された（図１４Ｆ）。
【００９１】
掘り込み部ａの深さが深くなるため、アクセサリ１８の部分の柱状体は、高さ約２４００ｎｍの形状となる。アクセサリ１８には、アクセサリ孔埋設体１８ｂが形成されており、剥がれに対して強い強度を持つことが可能となっている。
【００９２】
本実施例では、第３コンタクトプラグの形成を第１実施例で説明したタングステンプラグの構造で説明したが、第２実施例で説明した配線とコンタクトをアルミで一体形成する構造を用いても良い。
【００９３】
（第４実施例）
第１〜第３実施例では、第１、２配線としてアルミ合金を用いた。第４実施例では、第１，２配線に銅配線を用いる場合を説明する。銅配線はダマシン法によって形成される。
【００９４】
図１５Ａ、１５Ｂは、第３実施例の図１４Ｂ、１４Ｅに対応する図、図１５Ｃは図１５ＢのＸ−Ｘ方向の断面図である。
【００９５】
まず、第１実施例の図１の工程の第１コンタクトプラグを形成するまでは、第１実施例と同じ工程を実施する。
【００９６】
次に、第１コンタクトプラグ３、第１層間絶縁膜４上に第１中間絶縁膜２９を形成する。第１配線を形成する部分の第１中間絶縁膜２９を除去して第１配線溝を形成する。第１配線溝の底部には第１コンタクトプラグ３の上面を露出させる。
【００９７】
第１配線溝内から第１中間絶縁膜２９上にかけてバリアメタルとなる窒化チタン膜、シード層となる銅をスパッタで形成して第１下敷層を形成し、その上にメッキ法を用いて銅膜を形成する。
【００９８】
銅膜と第１下敷層をＣＭＰ法で研磨除去して、第１中間絶縁膜２９の上面を露出させると共に、銅膜を第１配線溝内に埋め込む。これらを経て、第１配線溝内に第１下敷層と銅膜から成る第１主配線層で構成される第１配線２が形成される。第１配線溝のパターンと、同時にフューズの溝も形成する。そして、フューズも、第１下敷層と銅膜で構成する。
【００９９】
図１６は、第３実施例の図１２Ａに対応する図である。第１ストッパ層３０を形成する。材料はシリコン窒化膜（Ｓｉ3Ｎ4）で、１００ｎｍ厚で形成した。材料にはＳｉＣＮなどを用いても良い。
【０１００】
第２層間絶縁膜８を形成する。材料はシリコン酸化膜で、膜厚は９００ｎｍで形成した。第２層間絶縁膜８と第１ストッパ層３０を貫き、第１配線２上を開口する第２コンタクト孔を形成する。
【０１０１】
第２層間絶縁膜８をエッチングして第２配線を形成するための第２配線溝を形成する。第２配線溝は第２コンタクト孔と接続される。第２コンタクト孔内、第２配線溝内から、第２層間絶縁膜上面にかけて、バリアメタルとなる窒化チタン膜、シード層となる銅をスパッタで形成して第２下敷層を形成し、その上にメッキ法を用いて銅膜を形成する。銅膜と第２下敷層をＣＭＰ法で研磨除去して、第２層間絶縁膜上面を露出させると共に銅膜を第２コンタクトプラグ内及び第２配線溝内に埋め込む。これらを経て、第２配線溝内に第２下敷層と銅から成る第２主配線層で構成される第２配線１０が形成され、第２配線に接続されて第１下敷層と銅膜で埋め込まれた第２コンタクトプラグ９が形成される。
【０１０２】
第２ストッパ層３１を形成する。材料はシリコン窒化膜で、１００ｎｍで形成した。材料にはＳｉＣＮなどを用いても良い。第３層間絶縁膜１３を形成する。材料はシリコン酸化膜で、膜厚は９００ｎｍで形成した。
【０１０３】
図１７Ａ、１７Ｂ、１７Ｃ、１７Ｄはそれぞれ、第３実施例の図１４Ｂ、１４Ｃ、１４Ｄ、１４Ｆに対応する図である。
【０１０４】
第１実施例の図５の第３コンタクト孔１１、アクセサリ孔１４を形成する工程から、第１実施例の図７の工程までは第１実施例と同様に実施する。第３配線１７はアルミ合金膜によって形成する。これは、銅配線の場合にはパッドのボンディング性が劣るからである。その後、第３実施例の図１３の工程と図１４の工程と同様の工程を実施し、パッド開口部２３、スクライブライン開口部２０、フューズ開口部２７を形成する。ｔＦ１，ｄは第３実施例と同様に行う。
【０１０５】
本実施例で示すように、フューズ２６には、銅配線を用いることも可能である。切断に用いるレーザー光の波長と照射強度は、フューズの材料に応じて最適となるように選択すればよい。
【０１０６】
（第５実施例）
第１〜第４実施例では、第３配線と同一工程でアクセサリを形成していた。第５実施例では、第３配線より下の層でアクセサリを形成した場合として第２配線でアクセサリを形成し、第１配線でフューズを形成する場合を示す。
【０１０７】
図１８Ａ、１８Ｂ、１８Ｃはそれぞれ、第３実施例の図１４Ｂ、１４Ｅ、１４Ｆに対応する図である。図１８に示すように、第３実施例の図１２の工程までは、第３実施例と同じ工程を実施する。領域Ｃに第１配線でフューズを形成する。
【０１０８】
図１９Ａはこの工程を実施後の半導体装置を表す上面図、図１９Ｂ、１９Ｃはそれぞれ、図１９ＡのＸ−Ｘ方向、Ｙ−Ｙ方向の断面図を表す。図１９に示すように、第１実施例の図２の工程と同様に第２層間絶縁膜８を形成する。
【０１０９】
第１実施例の図２の工程と同様に第２コンタクト孔７を形成する。この第２コンタクト孔７の形成と同時にスクライブライン領域にアクセサリ孔１４を形成する。第２コンタクト孔７のエッチングは、第１配線２上を開口した後、確実に開口できるようにオーバーエッチングを行うため、アクセサリ孔１４は第２コンタクト孔７よりも深く形成する（図１９Ｂ、１９Ｃ）。第２コンタクト孔７及びアクセサリ孔１４の配置は、第1実施例の図５Ａに示す第３コンタクト孔１１とアクセサリ孔１４と略同じ配置である。
【０１１０】
図２０は図１９Ｂに対応する断面図である。図２０に示すように、第１実施例の図３の工程と同様に第２コンタクトプラグ９を形成する。この第２コンタクトプラグ９の形成と同時にアクセサリ孔１４は埋設され、アクセサリ孔埋設体（第２の部分）１８ｂが形成される。
【０１１１】
図２１Ａ、２１Ｂ、２１Ｃはそれぞれ、図１９Ａ、１９Ｂ、１９Ｃに対応する断面図である。図２１に示すように、第１実施例の図４の工程と同様に第２配線１０を形成する。この第２配線１０の形成と同時に第1の部分１８ａを形成する。領域Ａの第２配線１０及びアクセサリ１８の上面図を、図２１Ａに示す。第２配線１０、アクセサリ１８のレイアウトは、第１実施例の図７の工程の図７Ａと略同じである。第１実施例の図７の工程では、パッドが形成されるが、第５実施例では、アクセサリと同一工程でパッドは形成されない。
【０１１２】
第１実施例の図７の工程のアクセサリ形成では、アクセサリ孔埋設体が第３コンタクトプラグで、第１の部分が第３配線で形成されていたが、第５実施例では、アクセサリ孔埋設体１８ｂが第２コンタクトプラグで、第１の部分１８ａが第２配線で形成される。第１実施例と同様に、第１の部分１８ａはアクセサリ孔埋設体１８ｂで支持されており、剥がれに対する強度が増す構造を持つ。
【０１１３】
図２２Ａ、２２Ｂ、２２Ｃはそれぞれ、図２１Ａ、２１Ｂ、２１Ｃに対応する断面図である。図２２に示すように、第１実施例の図５の工程と同様に第３コンタクト孔１１を形成する。領域Ａの上面図を図２２Ａに示す。第５実施例では、第３コンタクト孔１１の形成時にアクセサリ孔は形成されない。
【０１１４】
図２３は、図２２Ｂに対応する断面図である。図２３に示すように、第１実施例の図６の工程と同様に第３コンタクトプラグ１５を形成する。
【０１１５】
図２４Ａ、２４Ｂ、２４Ｃはそれぞれ、図２２Ａ、２２Ｂ、２２Ｃに対応する断面図である。図２４Ａでは、表面に露出していないアクセサリも重ねて表示している。図２４Ｄはパッドが形成される領域Ｂを表す上面図、図２４Ｅは図２４ＤのＸ−Ｘ方向の断面図であり、図２４Ｄ、２４Ｅはそれぞれ、第１実施例の図７Ｄ、７Ｅに対応する。図２４に示すように、第１実施例の図７の工程と同様に、第３配線１７を形成する。第３配線１７の工程ではパッド１９も形成される。但し、第１実施例の図７の工程では、アクセサリが形成されているが、第５実施例では本工程でアクセサリは形成されない。アクセサリ１８は、第３層間絶縁膜１３の下に埋設されて形成されている。
【０１１６】
図２５Ａ、２５Ｂ、２５Ｃはそれぞれ、図２４Ａ、２４Ｂ、２４Ｃに対応する断面図である。図２５Ｄはパッドが形成される領域Ｂを表す上面図、図２５Ｅは図２５ＤのＸ−Ｘ方向の断面図であり、図２５Ｄ、２５Ｅはそれぞれ、第１実施例の図７Ｄ、７Ｅに対応する。図２５Ｆはフューズが形成される領域を表す上面図、図２５Ｇは図２５ＦのＸ−Ｘ方向の断面図である。図２５に示すように、第３実施例の図１３の工程と同様に、パッシベーション膜２１、保護膜２２を形成し、保護膜２２にパッド開口部２３、スクライブライン開口部２０、フューズ開口部２７を形成する。
【０１１７】
図２６Ａ、２６Ｂ、２６Ｃはそれぞれ、図２５Ａ、２５Ｂ、２５Ｃに対応する断面図である。図２６Ｄはパッドが形成される領域Ｂを表す上面図、図２６Ｅは図２６ＤのＸ−Ｘ方向の断面図であり、図２６Ｄ、２６Ｅはそれぞれ、第１実施例の図７Ｄ、７Ｅに対応する。図２６Ｆはフューズが形成される領域を表す上面図、図２６Ｇは図２６ＦのＸ−Ｘ方向の断面図である。また、図２７は、半導体基板の表面の一領域を、半導体基板の上面から見た上面図である。
【０１１８】
図２６に示すように、第３実施例の図１４の工程と同様に、パッシベーション膜エッチングを行う。フューズ２６上に第２層間絶縁膜８がｔＦ１、残るようにエッチングする。第３層間絶縁膜１３と第２層間絶縁膜８は深さｄだけ掘り込まれて掘り込み部ａ（図中の２５で表される）が形成される。実施例３と同様にｔＦ１を３００ｎｍ程度に形成し、ｄは１３００ｎｍに形成した。この工程で、第２配線と同一工程で形成したアクセサリの上面、側面が露出し、アクセサリで保護されていない第３層間絶縁膜１３が掘り込まれた。アクセサリの上部を構成する第２キャップ膜は除去され、第２主配線層が露出した。
【０１１９】
このように、最上層配線より下の配線層で形成されたアクセサリであっても、スクライブラインの層間絶縁膜のエッチング量が大きく行われる場合には、アクセサリが露出されることがある、このような場合においても、アクセサリにアクセサリ孔埋設体を形成することにより、剥がれに対する強度を増すことができ、歩留まりの低下を抑制することができる。
【符号の説明】
【０１２０】
１ ＭＯＳ型トランジスタ
２ 第１配線
３ 第１コンタクトプラグ
４ 第１層間絶縁膜
５ 素子分離領域
６ 半導体基板
７ 第２コンタクト孔
８ 第２層間絶縁膜
９ 第２コンタクトプラグ
１０ 第２配線
１１ 第３コンタクト孔
１３ 第３層間絶縁膜
１４ アクセサリ孔
１５ 第３コンタクトプラグ
１７ 第３配線
１８、３５、３６ アクセサリ
１８ａ 第１の部分
１８ｂ アクセサリ孔埋設体
１９ パッド
２０ スクライブライン開口部
２１ パッシベーション膜
２２ 保護膜
２３ パッド開口部
２４ スクライブライン
２５ 掘り込み部ａ
２６ フューズ
２７ フューズ開口部
２９ 第１中間絶縁膜
３０ 第１ストッパ層
３１ 第２ストッパ層
３７ ダイシング切削部
４０ 半導体チップ
４１ スクライブラインの幅方向
４２ スクライブラインの幅方向と垂直な方向
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップの周囲に接するように設けられ、層間絶縁膜とアクセサリとを有するスクライブラインと、
を有し、
前記アクセサリは、前記層間絶縁膜上に設けられた層状の第１の部分と、前記第１の部分から前記層間絶縁膜の厚み方向の下方に向かって伸長する第２の部分と、を有する半導体装置。
【請求項２】
半導体チップと、
前記半導体チップの周囲に接するように設けられ、層間絶縁膜とアクセサリとを有するスクライブラインと、
を有し、
前記アクセサリは、前記層間絶縁膜内に埋め込まれた第２の部分と、前記第２の部分に接するように前記層間絶縁膜上に設けられた層状の第１の部分と、を有する半導体装置。
【請求項３】
前記第１の部分は、前記第２の部分とは異なる材料から構成される、請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の部分は、前記第２の部分と同じ材料を含む、請求項１又は２に記載の半導体装置。
【請求項５】
前記第１の部分は、前記スクライブラインの幅方向に延在し、
前記第２の部分は、前記スクライブラインの幅方向における、前記第１の部分の半導体チップ側の端部に設けられる、請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
前記第２の部分は、前記スクライブラインの幅方向に配列されるように複数、設けられる、請求項１〜４の何れか１項に記載の半導体装置。
【請求項７】
前記半導体チップは、
ＭＯＳ型トランジスタと、
前記ＭＯＳ型トランジスタのソース領域又はドレイン領域に接続されるように設けられた第１コンタクトプラグと、
前記第１コンタクトプラグに接続されるように設けられた第１配線と、
前記第１配線に接続されるように設けられた第２コンタクトプラグと、
前記第２コンタクトプラグに接続されるように設けられた第２配線と、
前記第２配線に接続されるように設けられた第３コンタクトプラグと、
前記第３コンタクトプラグに接続されるように設けられた第３配線と、
を有する、請求項１〜６の何れか１項に記載の半導体装置。
【請求項８】
前記第２の部分は、前記第２コンタクトプラグと同じ材料から構成され、
前記第１の部分は、前記第２配線と同じ材料の層を有し、
前記第１及び２の部分はそれぞれ、前記第２配線及び第２コンタクトプラグと同じ高さに形成される、請求項７に記載の半導体装置。
【請求項９】
前記第２の部分は、前記第３コンタクトプラグと同じ材料から構成され、
前記第１の部分は、前記第３配線と同じ材料の層を有し、
前記第１及び２の部分はそれぞれ、前記第３配線及び第３コンタクトプラグと同じ高さに形成される、請求項７に記載の半導体装置。
【請求項１０】
前記半導体チップは、更にパッドを有し、
前記パッドは、前記第３配線と同じ材料の層を有し、
前記パッドは、前記第３配線と同じ高さに配置される、請求項７〜９の何れか１項に記載の半導体装置。
【請求項１１】
前記半導体チップは、更にフューズを有し、
前記フューズは、前記第１配線と同じ材料から構成され、
前記フューズは、前記第１配線と同じ高さに配置される、請求項７〜１０の何れか１項に記載の半導体装置。
【請求項１２】
半導体基板上のスクライブライン形成領域において、
層間絶縁膜を形成する工程と、
前記層間絶縁膜内をその表面から厚み方向に伸長するように、第２の部分を形成する工程と、
前記第２の部分に接するように、前記層間絶縁膜上に層状の第１の部分を形成することにより、第１及び第２の部分を有するアクセサリを形成する工程と、
を有する半導体装置の製造方法。
【請求項１３】
半導体基板上のスクライブライン形成領域において、
露出した表面を有する第２の部分が埋め込まれた層間絶縁膜を形成する工程と、
前記第２の部分に接するように、前記層間絶縁膜上に層状の第１の部分を形成することにより、第１及び第２の部分を有するアクセサリを形成する工程と、
を有する半導体装置の製造方法。
【請求項１４】
前記半導体基板上の前記スクライブライン形成領域によって周囲を囲まれた半導体チップの領域内において、更に、
ＭＯＳ型トランジスタを形成する工程と、
前記ＭＯＳ型トランジスタのソース領域又はドレイン領域に接続されるように第１コンタクトプラグを形成する工程と、
前記第１コンタクトプラグに接続されるように第１配線を形成する工程と、
前記第１配線に接続されるように第２コンタクトプラグを形成する工程と、
前記第２コンタクトプラグに接続されるように第２配線を形成する工程と、
前記第２配線に接続されるように第３コンタクトプラグを形成する工程と、
前記第３コンタクトプラグに接続されるように第３配線を形成する工程と、
を有し、
前記スクライブライン形成領域内の前記第２の部分と同時に、前記第２コンタクトプラグを形成し、
前記スクライブライン形成領域内の前記第１の部分と同時に、前記第２配線を形成する、請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１５】
前記半導体基板上の前記スクライブライン形成領域によって周囲を囲まれた半導体チップの領域内において、更に、
ＭＯＳ型トランジスタを形成する工程と、
前記ＭＯＳ型トランジスタのソース領域又はドレイン領域に接続されるように第１コンタクトプラグを形成する工程と、
前記第１コンタクトプラグに接続されるように第１配線を形成する工程と、
前記第１配線に接続されるように第２コンタクトプラグを形成する工程と、
前記第２コンタクトプラグに接続されるように第２配線を形成する工程と、
前記第２配線に接続されるように第３コンタクトプラグを形成する工程と、
前記第３コンタクトプラグに接続されるように第３配線を形成する工程と、
を有し、
前記スクライブライン形成領域内の前記第２の部分と同時に、前記第３コンタクトプラグを形成し、
前記スクライブライン形成領域内の前記第１の部分と同時に、前記第３配線を形成する、請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１６】
前記第１配線を形成する工程において、
前記第１配線と同時に前記半導体チップの領域内にフューズを形成する、請求項１４又は１５に記載の半導体装置の製造方法。
【請求項１】
半導体チップと、
前記半導体チップの周囲に接するように設けられ、層間絶縁膜とアクセサリとを有するスクライブラインと、
を有し、
前記アクセサリは、前記層間絶縁膜上に設けられた層状の第１の部分と、前記第１の部分から前記層間絶縁膜の厚み方向の下方に向かって伸長する第２の部分と、を有する半導体装置。
【請求項２】
半導体チップと、
前記半導体チップの周囲に接するように設けられ、層間絶縁膜とアクセサリとを有するスクライブラインと、
を有し、
前記アクセサリは、前記層間絶縁膜内に埋め込まれた第２の部分と、前記第２の部分に接するように前記層間絶縁膜上に設けられた層状の第１の部分と、を有する半導体装置。
【請求項３】
前記第１の部分は、前記第２の部分とは異なる材料から構成される、請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の部分は、前記第２の部分と同じ材料を含む、請求項１又は２に記載の半導体装置。
【請求項５】
前記第１の部分は、前記スクライブラインの幅方向に延在し、
前記第２の部分は、前記スクライブラインの幅方向における、前記第１の部分の半導体チップ側の端部に設けられる、請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
前記第２の部分は、前記スクライブラインの幅方向に配列されるように複数、設けられる、請求項１〜４の何れか１項に記載の半導体装置。
【請求項７】
前記半導体チップは、
ＭＯＳ型トランジスタと、
前記ＭＯＳ型トランジスタのソース領域又はドレイン領域に接続されるように設けられた第１コンタクトプラグと、
前記第１コンタクトプラグに接続されるように設けられた第１配線と、
前記第１配線に接続されるように設けられた第２コンタクトプラグと、
前記第２コンタクトプラグに接続されるように設けられた第２配線と、
前記第２配線に接続されるように設けられた第３コンタクトプラグと、
前記第３コンタクトプラグに接続されるように設けられた第３配線と、
を有する、請求項１〜６の何れか１項に記載の半導体装置。
【請求項８】
前記第２の部分は、前記第２コンタクトプラグと同じ材料から構成され、
前記第１の部分は、前記第２配線と同じ材料の層を有し、
前記第１及び２の部分はそれぞれ、前記第２配線及び第２コンタクトプラグと同じ高さに形成される、請求項７に記載の半導体装置。
【請求項９】
前記第２の部分は、前記第３コンタクトプラグと同じ材料から構成され、
前記第１の部分は、前記第３配線と同じ材料の層を有し、
前記第１及び２の部分はそれぞれ、前記第３配線及び第３コンタクトプラグと同じ高さに形成される、請求項７に記載の半導体装置。
【請求項１０】
前記半導体チップは、更にパッドを有し、
前記パッドは、前記第３配線と同じ材料の層を有し、
前記パッドは、前記第３配線と同じ高さに配置される、請求項７〜９の何れか１項に記載の半導体装置。
【請求項１１】
前記半導体チップは、更にフューズを有し、
前記フューズは、前記第１配線と同じ材料から構成され、
前記フューズは、前記第１配線と同じ高さに配置される、請求項７〜１０の何れか１項に記載の半導体装置。
【請求項１２】
半導体基板上のスクライブライン形成領域において、
層間絶縁膜を形成する工程と、
前記層間絶縁膜内をその表面から厚み方向に伸長するように、第２の部分を形成する工程と、
前記第２の部分に接するように、前記層間絶縁膜上に層状の第１の部分を形成することにより、第１及び第２の部分を有するアクセサリを形成する工程と、
を有する半導体装置の製造方法。
【請求項１３】
半導体基板上のスクライブライン形成領域において、
露出した表面を有する第２の部分が埋め込まれた層間絶縁膜を形成する工程と、
前記第２の部分に接するように、前記層間絶縁膜上に層状の第１の部分を形成することにより、第１及び第２の部分を有するアクセサリを形成する工程と、
を有する半導体装置の製造方法。
【請求項１４】
前記半導体基板上の前記スクライブライン形成領域によって周囲を囲まれた半導体チップの領域内において、更に、
ＭＯＳ型トランジスタを形成する工程と、
前記ＭＯＳ型トランジスタのソース領域又はドレイン領域に接続されるように第１コンタクトプラグを形成する工程と、
前記第１コンタクトプラグに接続されるように第１配線を形成する工程と、
前記第１配線に接続されるように第２コンタクトプラグを形成する工程と、
前記第２コンタクトプラグに接続されるように第２配線を形成する工程と、
前記第２配線に接続されるように第３コンタクトプラグを形成する工程と、
前記第３コンタクトプラグに接続されるように第３配線を形成する工程と、
を有し、
前記スクライブライン形成領域内の前記第２の部分と同時に、前記第２コンタクトプラグを形成し、
前記スクライブライン形成領域内の前記第１の部分と同時に、前記第２配線を形成する、請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１５】
前記半導体基板上の前記スクライブライン形成領域によって周囲を囲まれた半導体チップの領域内において、更に、
ＭＯＳ型トランジスタを形成する工程と、
前記ＭＯＳ型トランジスタのソース領域又はドレイン領域に接続されるように第１コンタクトプラグを形成する工程と、
前記第１コンタクトプラグに接続されるように第１配線を形成する工程と、
前記第１配線に接続されるように第２コンタクトプラグを形成する工程と、
前記第２コンタクトプラグに接続されるように第２配線を形成する工程と、
前記第２配線に接続されるように第３コンタクトプラグを形成する工程と、
前記第３コンタクトプラグに接続されるように第３配線を形成する工程と、
を有し、
前記スクライブライン形成領域内の前記第２の部分と同時に、前記第３コンタクトプラグを形成し、
前記スクライブライン形成領域内の前記第１の部分と同時に、前記第３配線を形成する、請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１６】
前記第１配線を形成する工程において、
前記第１配線と同時に前記半導体チップの領域内にフューズを形成する、請求項１４又は１５に記載の半導体装置の製造方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１３Ｄ】
【図１３Ｅ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１４Ｄ】
【図１４Ｅ】
【図１４Ｆ】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【図１６】
【図１７Ａ】
【図１７Ｂ】
【図１７Ｃ】
【図１７Ｄ】
【図１８Ａ】
【図１８Ｂ】
【図１８Ｃ】
【図１９Ａ】
【図１９Ｂ】
【図１９Ｃ】
【図２０】
【図２１Ａ】
【図２１Ｂ】
【図２１Ｃ】
【図２２Ａ】
【図２２Ｂ】
【図２２Ｃ】
【図２３】
【図２４Ａ】
【図２４Ｂ】
【図２４Ｃ】
【図２４Ｄ】
【図２４Ｅ】
【図２５Ａ】
【図２５Ｂ】
【図２５Ｃ】
【図２５Ｄ】
【図２５Ｅ】
【図２５Ｆ】
【図２５Ｇ】
【図２６Ａ】
【図２６Ｂ】
【図２６Ｃ】
【図２６Ｄ】
【図２６Ｅ】
【図２６Ｆ】
【図２６Ｇ】
【図２７】
【図２８Ａ】
【図２８Ｂ】
【図２８Ｃ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１３Ｄ】
【図１３Ｅ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１４Ｄ】
【図１４Ｅ】
【図１４Ｆ】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【図１６】
【図１７Ａ】
【図１７Ｂ】
【図１７Ｃ】
【図１７Ｄ】
【図１８Ａ】
【図１８Ｂ】
【図１８Ｃ】
【図１９Ａ】
【図１９Ｂ】
【図１９Ｃ】
【図２０】
【図２１Ａ】
【図２１Ｂ】
【図２１Ｃ】
【図２２Ａ】
【図２２Ｂ】
【図２２Ｃ】
【図２３】
【図２４Ａ】
【図２４Ｂ】
【図２４Ｃ】
【図２４Ｄ】
【図２４Ｅ】
【図２５Ａ】
【図２５Ｂ】
【図２５Ｃ】
【図２５Ｄ】
【図２５Ｅ】
【図２５Ｆ】
【図２５Ｇ】
【図２６Ａ】
【図２６Ｂ】
【図２６Ｃ】
【図２６Ｄ】
【図２６Ｅ】
【図２６Ｆ】
【図２６Ｇ】
【図２７】
【図２８Ａ】
【図２８Ｂ】
【図２８Ｃ】
【公開番号】特開２０１１−１９９１２３（Ｐ２０１１−１９９１２３Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１０−６６１０８（Ｐ２０１０−６６１０８）
【出願日】平成２２年３月２３日（２０１０．３．２３）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２２年３月２３日（２０１０．３．２３）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]