【課題】パッド電極が設けられる層間絶縁膜に低誘電率膜を用いた場合にも、該層間絶縁膜の破壊及び界面剥離を発生させず、高い接続信頼性を確保できるようにする。
【解決手段】半導体基板１の上方に、層間絶縁膜１１、２１等を介在させて形成された外部接続用電極を備えている。外部接続用電極は、上面を露出するパッドメタル層８と、該パッドメタル層８と半導体基板１との間に形成された第１のメタル層２と、層間絶縁膜２１を貫通してパッドメタル層８と第１のメタル層２とを電気的に接続し、且つ、層間絶縁膜２１に形成された少なくとも２つの第１のビア２２とを有している。第１のビア２２同士の最大の間隔ｂは、パッドメタル層８の幅寸法ａよりも大きい。 （もっと読む）

【課題】ＬＳＩやＣＰＵやメモリに用いるトランジスタのリーク電流及び寄生容量を低減することを課題の一とする。
【解決手段】酸化物半導体中で電子供与体（ドナー）となる不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体でチャネル領域が形成される薄膜トランジスタを用い、ＬＳＩやＣＰＵやメモリなどの半導体集積回路を作製する。水素濃度が十分に低減されて高純度化された酸化物半導体層を用いる薄膜トランジスタは、リーク電流による消費電力の少ない半導体装置を実現できる。 （もっと読む）

【課題】良好な電気的特性を有する半導体装置及びその設計方法並びに半導体装置の製造方法を提供する。
【解決手段】第１のトランジスタが形成される第１の活性領域のパターンと、第２のトランジスタが形成される第２の活性領域のパターンとを配置するステップＳ２と、第１の活性領域及び第２の活性領域と交差するゲート配線のパターンを配置するステップＳ３と、第１の活性領域とゲート配線とが重なり合う領域である第１の領域を抽出するステップＳ４と、第１の活性領域を含む領域上に、圧縮応力膜のパターンを配置するステップＳ５とを有し、第２の活性領域を含む領域上に、圧縮応力膜に隣接する引っ張り応力膜のパターンを配置するステップＳ６とをコンピュータに実行させることにより、半導体装置のレイアウトパターンを取得する工程を有し、圧縮応力膜のパターンを配置するステップでは、第１の領域の縁部の位置に基づいて、圧縮応力膜のパターンの縁部の位置が設定される。 （もっと読む）

【課題】酸化物半導体層を用いた、表示装置に代表される半導体装置において、画面サイズの大型化や高精細化に対応し、表示品質が良く、安定して動作する信頼性のよい半導体装置を提供することを課題の一つとする。
【解決手段】引き回し距離の長い配線にＣｕを含む導電層を用いることで、配線抵抗の増大を抑える。また、Ｃｕを含む導電層を、ＴＦＴのチャネル領域が形成される酸化物半導体層と重ならないようにし、窒化珪素を含む絶縁層で包むことで、Ｃｕの拡散を防ぐことができ、信頼性の良い半導体装置を作製することができる。特に、半導体装置の一態様である表示装置を大型化または高精細化しても、表示品質が良く、安定して動作させることができる。 （もっと読む）

【課題】本発明は、マイクロトランス素子、信号伝達回路、及び半導体装置に係り、微細化を妨げることなくコイル断面積を大きく確保することにある。
【解決手段】半導体基板２０上に層間絶縁膜３０を挟んで下層コイル３２及び上層コイル３４が積層されたマイクロトランス素子１０において、下層コイル３２を、層間絶縁膜３０を挟んで積層された第１の金属配線４０及び第２の金属配線４２と、それら第１の金属配線４０及び第２の金属配線４２を層間絶縁膜３０を貫通して相互に連結したビアコンタクト４４と、からなるものとすると共に、上層コイル３４を、層間絶縁膜３０を挟んで積層された第３の金属配線５０及び第４の金属配線５２と、それら第３の金属配線５０及び第４の金属配線５２を層間絶縁膜３０を貫通して相互に連結したビアコンタクト４４と、からなるものとする。 （もっと読む）

【課題】インダクタをグローバル層に配置してもインダクタ性能の低下を許容値内に抑えるようにインダクタの形成領域上部をシールドできる半導体装置、製造方法および設計方法を提供すること。
【解決手段】半導体基板上に完成された集積回路の形成面上面を被覆する保護膜上の、前記集積回路内の高周波回路においてノイズに対するシールド対策を必要とする少なくともインダクタの形成領域と対向する領域に、パッケージを介して接地される所定形状のシールドメタル層が形成されている半導体装置。 （もっと読む）

【課題】半導体抵抗素子の端子部寄生抵抗を正確に見積もることができる回路シミュレーション方法。
【解決手段】半導体抵抗素子１０２と、半導体抵抗素子１０２の端子部上に、半導体抵抗素子１０２の幅方向と長手方向とにそれぞれ等間隔に配置された複数のコンタクトＣＴと、複数のコンタクトＣＴ上に形成された配線１０１と、を備えた半導体回路のシミュレーション方法。１つのコンタクトＣＴの抵抗値と、長手方向において隣接するコンタクトＣＴ間の半導体抵抗素子１０２による寄生抵抗値との比を、定数ｋとして定義し、半導体抵抗素子１０２の端子部と、複数のコンタクトＣＴと、を含む寄生抵抗ネットを、定数ｋを用いることによりモデル化する。 （もっと読む）

【課題】安定して配線と抵抗体薄膜との接触が可能な接続構造をもつ薄膜抵抗素子を実現する。
【解決手段】互いに離間する２つの電極配線（３Ａ,３Ｂ）に、抵抗体薄膜５を接続させている。２つの電極配線の各々が、主配線部３ｍと、当該主配線部３ｍのコア配線部３ｃより酸化されにくい導電材料で側面に形成されている側壁導電膜３ｓとを有する。抵抗体薄膜５は、２つの電極配線の各々に対して、側壁導電膜３ｓを介して電気的に接続している。 （もっと読む）

【課題】半導体基板の上に設置された半導体素子に対して、アルミ配線層を設けるだけでは、インピーダンスが大きくなってしまうので、所定のスペックを満たせない場合があった。
【解決手段】半導体基板は、複数のトランジスタＴｒを面上に設置する。複数のトランジスタＴｒをふたつのグループに分割したときに、第１グループに属するトランジスタＴｒが、半導体基板を形成する第１辺の側に設置されつつ、第２グループに属するトランジスタＴｒが、半導体基板のうち、第１辺に対向した第２辺の側に設置される。第１グループに属するトランジスタＴｒには、第１辺側の外部から配線されたワイヤを接続可能なパッドが設けられ、第２グループに属するトランジスタＴｒには、第２の辺側の外部から配線されたワイヤを接続可能なパッドが設けられている。 （もっと読む）

【課題】差動信号の伝送特性に優れ、かつ、簡易な構成の半導体装置を提供する。
【解決手段】半導体装置１００、一対の差動伝送線路２６を含む配線層１２と、電位が固定された導電層であって、電気的に連続した導体によって形成された連続領域を有する導電層１６と、半導体基板２４と、半導体基板２４と導電層１６との間に設けられ、電気的に浮いている導体を有する阻止層２０と、配線層１２と導電層１６と阻止層２０と半導体基板２４との間に設けられた絶縁層と、を備える。一対の差動伝送線路２６は、積層方向から見て導電層１６の導体と交差し、阻止層２０は、導電層１６の導体と交差する複数の間隙が形成されている。 （もっと読む）

【課題】一定の静電容量を確保すると同時に、小型化を図ることが可能なキャパシタを備える半導体装置を提供する。
【解決手段】半導体装置は、金属膜を含むキャパシタ下部電極３ａと、キャパシタ下部電極３ａの上部表面上に配置され、キャパシタ下部電極３ａの厚みより薄い厚みを有する誘電体膜４ａと、誘電体膜４ａ上に配置され、金属膜を含むキャパシタ上部電極６ａと、キャパシタ上部電極６ａと同一レベルの層により構成される下部配線部分６ｂと、下部配線部分６ｂ上に配置される層間絶縁膜８と、層間絶縁膜８上に配置される上部配線部分１２ｂとを備える。 （もっと読む）

【課題】同一の筺体内に配置された半導体チップ間でミリ波の信号伝送媒体を介したミリ波帯域の信号を伝送できるようにすると共に、当該半導体チップ間でより簡易に高速伝送システムを実現できるようにする。
【解決手段】入力信号ＳINが基準搬送信号Ｓｆに基づいてミリ波の送信信号Ｓoutに変換され、変換後の送信信号Ｓoutが、筺体１内に配置されたＣＭＯＳチップ１０１の送信部から当該筺体１内のミリ波の信号伝送媒体５１へ伝送される場合であって、局部発振信号Ｓｆ’を発振する発振回路を有して筺体１内に配置され、信号伝送媒体５１から受信したミリ波の受信信号Ｓinを発振回路に注入して当該局部発振信号Ｓｆ’を基準搬送信号Ｓｆに同期させ、同期後の局部発振信号Ｓｆ’に基づいてミリ波の復調信号ＳOUTを復元するものである。 （もっと読む）

【課題】レーザートリミングによって除去される金属配線を有した半導体装置において、金属配線の下層の素子分離領域においてクラックの発生を抑止する。
【解決手段】例えばＰ型の半導体基板１０には、Ｎ−型の半導体層１１と隣接するＰ＋型の素子分離領域１２と、それを覆うＬＯＣＯＳ絶縁膜１３が形成されている。これらは第１の層間絶縁膜２１に覆われている。第１の層間絶縁膜２１上には、ヒューズ配線として、並行して延びる金属配線２３Ａ，２３Ｂ，２３Ｃが形成されている。第１の層間絶縁膜２１の貫通孔２１ＴＨ内には、タングステン等からなる高融点金属層２２が形成されている。この高融点金属層２２は、レーザートリミングの際に生じる余分な熱を吸収するため、第１の層間絶縁膜２１にクラックが生じにくくなる。 （もっと読む）

【課題】ＥＳＤ放電経路におけるメタル配線の電流密度の許容値を高くとることが可能であり、また、配線抵抗を小さくすることが可能である半導体装置を提供する。
【解決手段】信号パッド（１０１）と、電源線（１０３）と、接地線（１０４）と、一端が信号パッド（１０１）と接続されたインダクタ（１１１）と、インダクタ（１１１）の他端と電源線（１０３）または接地線（１０４）との間に設けられた終端抵抗（１１２）と、インダクタ（１１１）の中間の第１位置（Ａａ）に接続された第１ＥＳＤ保護素子（ＥＳＤ＿Ｇ）と、インダクタ（１１１）の中間の第１位置（Ａａ）とは異なる第２位置（Ａｂ）に接続された第２ＥＳＤ保護素子（ＥＳＤ＿Ｖ）とを備える。 （もっと読む）

【課題】半導体装置に用いられる保護回路を効果的に機能させ、サージによる半導体装置の破壊を防ぐ。
【解決手段】端子電極と、保護回路と、集積回路と、それぞれを電気的に接続する配線を有し、保護回路は端子電極と集積回路の間に設けられ、端子電極と、保護回路と、集積回路を、配線を分岐することなく接続する半導体装置である。静電気放電による半導体装置の破壊を低減することができる。また、半導体装置の不良発生を低減することができる。 （もっと読む）

【課題】レイアウト面積の小面積化を図りながら表示制御用の信号を電気光学装置に供給できる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置１０は、集積回路装置１０にスタックされる画像メモリー１２０のチップの第１のチップ辺ＳＣ１に沿って配置される第１のメモリーパッド群ＰＭＧ１に接続される第１のパッド群ＰＧ１と、第３のチップ辺ＳＣ３に沿って配置される第２のメモリーパッド群ＰＭＧ２に接続される第２のパッド群ＰＧ２と、電気光学装置の表示制御を行う制御部３０と、表示制御用のデータ信号及び制御信号が出力される第３のパッド群ＰＧ３を含む。第１のパッド群ＰＧ１は、集積回路装置１０の第１の辺ＳＤ１に沿って配置され、第２のパッド群ＰＧ２は、第１の辺ＳＤ１に対向する第３の辺ＳＤ３に沿って配置され、第３のパッド群ＰＧ３は、第１の辺ＳＤ１及び第３の辺ＳＤ３に交差する第２の辺ＳＤ２に沿って配置される。 （もっと読む）

【課題】集積回路の動作中に集積回路の少なくとも一部の電流の結果生じる集積回路の少なくとも１つの領域内の少なくとも１つの温度勾配の生成、及び前記温度勾配により電気エネルギーを生成する手段を備えた集積回路の提供。
【解決手段】少なくとも１つの熱電気材料ＭＴＨを含み集積回路の動作中に集積回路の少なくとも一部ＰＳＴＡ、ＰＳＴＢにおける電流の流れにより生じる少なくとも１つの温度勾配にさらされるように構成された少なくとも１つの領域ＲＧ、及び前記領域に接続されて熱電気材料ＭＴＨにより生成された電気エネルギーを伝えるための電気的伝導出力手段を備えた集積回路。 （もっと読む）

【課題】半導体チップのチップサイズを縮小化することができる技術を提供する。特に、ＬＣＤドライバを構成する長方形形状の半導体チップにおいて、短辺方向のレイアウト配置を工夫することにより、半導体チップのチップサイズを縮小化することができる技術を提供する。
【解決手段】ＬＣＤドライバを構成する半導体チップＣＨＰ２は、複数の入力用バンプ電極ＩＢＭＰのうち一部の入力用バンプ電極ＩＢＭＰの下層には入力保護回路３ａ〜３ｃが配置されている一方、複数の入力用バンプ電極ＩＢＭＰのうち他の一部の入力用バンプ電極ＩＢＭＰの下層には入力保護回路３ａ〜３ｃが配置されずにＳＲＡＭ２ａ〜２ｃ（内部回路）が配置されている。 （もっと読む）

【課題】内部回路の状態を正確に判定することができる、半導体装置を提供すること。
【解決手段】半導体装置１は、基板１１上に複数の絶縁層１２１Ａ〜１２１Ｊからなる絶縁層群１２が積層されるとともに、回路形成領域Ａが形成されている。この半導体装置１は、複数の絶縁層１２１Ａ〜１２１Ｈ中に形成され、前記回路形成領域Ａを囲むように設けられた第一のシールリング１３と、この第一のシールリング１３の外側に設けられたビアチェーン１４と、ビアチェーン１４の外側に設けられるとともに、前記複数の絶縁層１２１Ａ〜１２１Ｊ中に形成され、前記回路形成領域Ａを囲むように設けられた第二のシールリング１５とを備える。 （もっと読む）

【課題】デジタル領域とアナログ領域とが混載された半導体装置におけるデジタル領域からアナログ領域へのノイズ伝搬を効果的に抑制する。
【解決手段】デジタル領域１２０とアナログ領域１３０とが混載された半導体装置１００は、平面視でデジタル領域１２０およびアナログ領域１３０の外周を取り囲む環状のシールリング１４０と、シールリング１４０で囲まれた領域内で、デジタル領域１２０とアナログ領域１３０との間に設けられ、アナログ領域１３０をデジタル領域１２０から隔離するとともに、シールリング１４０に電気的に接続されたガードリング１５０と、ガードリング１５０と当該ガードリング近傍で電気的に接続された電極パッド１６０ａとを含む。電極パッド１６０ａは、外部の接地端子（１８０ａ）に接続されて接地電位とされている。 （もっと読む）