回路シミュレーション方法
【課題】半導体抵抗素子の端子部寄生抵抗を正確に見積もることができる回路シミュレーション方法。
【解決手段】半導体抵抗素子102と、半導体抵抗素子102の端子部上に、半導体抵抗素子102の幅方向と長手方向とにそれぞれ等間隔に配置された複数のコンタクトCTと、複数のコンタクトCT上に形成された配線101と、を備えた半導体回路のシミュレーション方法。1つのコンタクトCTの抵抗値と、長手方向において隣接するコンタクトCT間の半導体抵抗素子102による寄生抵抗値との比を、定数kとして定義し、半導体抵抗素子102の端子部と、複数のコンタクトCTと、を含む寄生抵抗ネットを、定数kを用いることによりモデル化する。
【解決手段】半導体抵抗素子102と、半導体抵抗素子102の端子部上に、半導体抵抗素子102の幅方向と長手方向とにそれぞれ等間隔に配置された複数のコンタクトCTと、複数のコンタクトCT上に形成された配線101と、を備えた半導体回路のシミュレーション方法。1つのコンタクトCTの抵抗値と、長手方向において隣接するコンタクトCT間の半導体抵抗素子102による寄生抵抗値との比を、定数kとして定義し、半導体抵抗素子102の端子部と、複数のコンタクトCTと、を含む寄生抵抗ネットを、定数kを用いることによりモデル化する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、回路シミュレーション方法に関し、特に半導体抵抗素子を備えた回路に対する回路シミュレーション方法に関する。
【背景技術】
【0002】
半導体集積回路の微細化によりロジック回路の面積は縮小されるのに対し、アナログ回路は必ずしも縮小されない。そのため、アナログ回路の面積縮小は、コスト削減のための大きな課題になりつつある。アナログ回路の面積縮小を阻害する原因として、抵抗素子の面積縮小が難しい点を挙げることができる。ここで、抵抗素子の端子部は、規則的に配置された複数のコンタクトを介して配線と接続されている。抵抗素子の端子部の抵抗(以下、端子部寄生抵抗という)は、端子部の形状、コンタクトの個数や配置などに応じて変化するため、正確に見積もることが難しかった。
【0003】
端子部寄生抵抗の見積り誤差があると、その誤差を見込んでマージンを大きくするか、見積り誤差が無視できるようなレイアウト設計を行う必要がある。いずれの場合も回路面積の増大につながる。特に近年の微細化に伴い、端子部寄生抵抗の主要素の1つであるコンタクトの抵抗が加速度的に大きくなっている。そのため、端子部寄生抵抗が抵抗素子本体の抵抗に対して相対的に大きくなり、端子部寄生抵抗の見積り誤差の問題がより顕著になってきた。
【0004】
一般に、端子部寄生抵抗を見積もるには、レイアウト設計後にLPE(Layout Parameter Extraction)ツールを用いて複雑な寄生抵抗ネットを抽出する必要があった。さらに、回路シミュレーション時間を短縮するためには、逐次的な手計算や回路縮退ツールにより回路縮退を行う必要がある。しかしながら、これらの手法は手間がかかったり、LPEツールに起因した見積もり誤差が含まれるという問題があった。例えば、特許文献1は回路縮退に関するものである。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2008−204127号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
そもそも、LPEツールを用いた検証後に、回路設計を見直すとなると、極めて設計効率が悪い。そのため、レイアウト設計前の回路設計段階において、端子部寄生抵抗を見積もる必要がある。この場合、LPEツールを用いることはできないため、従来は簡易的に端子部寄生抵抗を見積もる手法が用いられてきた。具体的には、端子部寄生抵抗がコンタクト数に反比例するとみなすものである。ところが、実際には、コンタクト間における抵抗素子の寄生抵抗により、抵抗素子本体から遠いコンタクトは端子部寄生抵抗の低減に寄与できず、見積もり誤差が生じる。その結果、レイアウト設計後の回路シミュレーション結果が設計値と乖離し、結局回路設計及びレイアウト設計の見直しが必要となるおそれがあった。
【課題を解決するための手段】
【0007】
本発明に係る回路シミュレーション方法は、
半導体抵抗素子と、
前記半導体抵抗素子の端子部上に、前記半導体抵抗素子の幅方向と長手方向とにそれぞれ等間隔に配置された複数のコンタクトと、
前記複数のコンタクト上に形成された配線と、を備えた半導体回路のシミュレーション方法であって、
1つの前記コンタクトの抵抗値と、前記長手方向において隣接する前記コンタクト間の前記半導体抵抗素子による寄生抵抗値との比を、定数kとして定義し、
前記半導体抵抗素子の端子部と、前記複数のコンタクトと、を含む寄生抵抗ネットを、前記定数kを用いることによりモデル化するものである。
【0008】
本発明では、1つのコンタクトの抵抗値と、長手方向において隣接するコンタクト間の半導体抵抗素子による寄生抵抗値との比を、定数kとして定義し、端子部の寄生抵抗ネットをモデル化する。そのため、半導体抵抗素子の端子部寄生抵抗を正確に見積もることができる。
【発明の効果】
【0009】
本発明によれば、半導体抵抗素子の端子部寄生抵抗を正確に見積もることができる回路シミュレーション方法を提供することができる。
【図面の簡単な説明】
【0010】
【図1A】実施の形態1に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための断面図である。
【図1B】実施の形態1に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための平面図である。
【図1C】実施の形態1に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部の等価回路である。
【図2】実施の形態1に係る回路シミュレーション方法のモデル式を導出するための回路図である。
【図3】実施の形態1に係る回路シミュレーション方法と比較例に係る回路シミュレーション方法によるシミュレーション結果及び実測結果を示すグラフである。
【図4】実施の形態1に係る回路シミュレーション方法によるシミュレーション結果を示すグラフである。
【図5A】実施の形態2に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための断面図である。
【図5B】実施の形態2に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための平面図である。
【図5C】実施の形態2に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部の等価回路である。
【図6】実施の形態2に係る回路シミュレーション方法のモデル式を導出するための回路図である。
【図7】実施の形態2に係る回路シミュレーション方法のモデル式を導出するための回路図である。
【発明を実施するための形態】
【0011】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【0012】
(実施の形態1)
図1A〜1Cを参照して本発明の第1の実施の形態に係る回路シミュレーション方法のモデル化対象となる半導体抵抗素子の端子部寄生抵抗について説明する。図1Aは、実施の形態1に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための断面図である。図1Aに示すように、抵抗素子102の一方の端子部は、複数のコンタクトCTを介して、配線101に接続されている。
【0013】
図1Bは、実施の形態1に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための平面図である。図1Bに示すように、コンタクトCTは、幅wの抵抗素子102上に、抵抗素子102の長手方向にnctl個、抵抗素子102の幅方向にnctw個、即ち計nctl×nctw個配置されている。以下、本明細書において単に長手方向、幅方向という場合、それぞれ抵抗素子102の長手方向、幅方向を意味するものとする。
【0014】
ここで、コンタクトCTは、長手方向にピッチpctlで、幅方向にはピッチpctwで等間隔に配置されている。図1Bでは、配線101を点線で示している。また、図1Aは、図1BにおけるIa−Ia断面図である。なお、第1の実施の形態に係る抵抗素子102は両端に端子部を有し、図示されていないが、他方の端子部も図1A、1Bと同様の構成を有している。
【0015】
ここで、配線101は、例えばCu(銅)やAl(アルミニウム)などの良導体からなる。また、抵抗素子102は、例えばポリサイド抵抗素子、シリサイドブロックポリ抵抗素子などの半導体抵抗素子である。コンタクトCTは、例えばW(タングステン)からなる。また、抵抗素子102のシート抵抗をρspolとする。
【0016】
図1A、1Bには、抵抗素子102、コンタクトCT、配線101の構成要素が描かれているとともに、回路図も重ねて記載されている。ここで、図1A、1Bには、配線101の本体の抵抗をr1、1つのコンタクトCTの抵抗をrct、長手方向において隣接配置されたコンタクトCT間の抵抗素子102の寄生抵抗をril、幅方向において隣接配置されたコンタクトCT間の抵抗素子102の寄生抵抗をriw、抵抗素子102の本体の抵抗をr2として示している。
【0017】
図1Cは、実施の形態1に係る抵抗素子102の端子部寄生抵抗rctarrの等価回路である。端子部寄生抵抗rctarrの一端は、配線101の本体の抵抗r1に接続され、他端は抵抗素子102の本体の抵抗r2と接続されている。端子部寄生抵抗rctarrは、図1A、1Bに示した1つのコンタクトCTの抵抗rct、長手方向のコンタクトCT間の抵抗素子102の寄生抵抗ril、幅方向のコンタクトCT間の抵抗素子102の寄生抵抗riwから合成される抵抗である。なお、配線101の比抵抗は抵抗素子102の比抵抗に比べて2桁以上小さいため、コンタクトCT間の配線101の寄生抵抗は無視している。
【0018】
以上のように、実施の形態1に係る回路シミュレーション方法では、多数のノードから構成され、複雑な端子部の寄生抵抗を、数学的手法により単一の端子部寄生抵抗rctarrとして正確にモデル化する。これにより高精度かつ高速な回路シミュレーションを実現することができる。当然のことながら、回路シミュレーション装置(ハードウェア)上で、回路シミュレーションソフト(ソフトウェア)を実行することにより、実施の形態1に係る回路シミュレーション方法は実施される。
【0019】
次に、実施の形態1に係る回路シミュレーション方法に用いるモデル式の導出方法について説明する。ここで、幅方向のコンタクト列の抵抗は、単純に幅方向のコンタクトCTの配置数nctwに反比例するとして差し支えない。そのため、本質的には図1Aの断面図に対応する2次元の構造をモデル化すればよい。図2は、実施の形態1に係る回路シミュレーション方法のモデル式を導出するための回路図である。図2には、コンタクトCT1〜CTnの各抵抗rctと、長手方向のコンタクトCT間の抵抗素子102の寄生抵抗rilとが示されている。
【0020】
ここで、rct=1Ω、ril=kΩとし、全体の抵抗である端子部寄生抵抗rctarrの1つのコンタクトCTの抵抗rctに対する比率を算出する。即ち、1つのコンタクトCTの抵抗rctと長手方向のコンタクトCT間の抵抗素子102の寄生抵抗rilとの比ril/rct=kとする。
【0021】
抵抗素子102から最も遠いコンタクトCT1を流れる電流I1=1と仮定する。ここで、端子部寄生抵抗rctarrの算出でキャンセルアウトされるため、この値はいくつでもよい。すると、当然ながら、コンタクトCT1と抵抗素子102側で隣接するコンタクトCT2と間の抵抗素子102の寄生抵抗rilを流れる電流I1〜=1である。さらに、キルヒホッフの法則から、I1´1+I1〜´k=I2´1となる。ゆえに、I2=k+1となる。また、コンタクトCT2と抵抗素子102側で隣接するコンタクトCT3と間の抵抗素子102の寄生抵抗rilを流れる電流I2〜=I1〜+I2となる。この計算を続けると、次式(1)のような漸化式となる。
【0022】
ここで、図2に示すように、最初のコンタクトCT1からi番目のコンタクトCTiまでのトータルの抵抗をRiと表記すると、やはりキルヒホッフの法則から、次式(2)の関係が成り立つ。
従って、式(1)と(2)から、次式(3)が得られる。
【0023】
一方、式(1)から、「〜」がつく項を消去すると、次式(4)のような隣接三項間漸化式が得られる。
α≠βのとき(k>0だから、常にα≠βが成り立つ。ここで、α>βとする。)の隣接三項間漸化式の一般解により、次式(5)、(6)が得られる。
【0024】
ゆえに、式(3)、(5)、(6)から、次式(7)が得られる。
【0025】
実際のレイアウトに適用するためには、1つのコンタクトCTに代えて、1列の幅方向のコンタクト列を考えればよい。ここで、幅方向のコンタクト列1列分の抵抗は、次式(8)により表現される。
一方、隣接する幅方向のコンタクト列間の抵抗素子102の寄生抵抗は、次式(9)により表現される。
【0026】
ゆえに、式(8)、(9)より、1つのコンタクトCTの抵抗rctと長手方向のコンタクトCT間の抵抗素子102の寄生抵抗rilとの比ril/rct=kは次式(10)により定義される。
【0027】
式(7)のRiは、1列のコンタクト列が1Ωだとしたときのi列分のコンタクト列全体の抵抗だから、式(7)、(8)より、最終的に端子部寄生抵抗rctarrは以下のモデル式(11)により表現される。ただし、後述する実施の形態2の場合との混同を避けるため、式(7)のRiをfiと読み替えている。
【0028】
以上説明したように、本実施の形態に係る回路シミュレーション方法のモデル式では、コンタクトCTの抵抗rctだけでなく、長手方向のコンタクトCT間の抵抗素子102の寄生抵抗rilを考慮している。そして、隣接三項間漸化式の解法を用い、数学的に正確に端子部寄生抵抗ネットを縮退している。そのため、縮退による誤差が生じず、高精度に端子部寄生抵抗rctarrを見積もることができる。また、端子部寄生抵抗ネットを単一の端子部寄生抵抗rctarrとして表現できるため、ノード数が削減される。これにより回路シミュレーション時間が短縮される。
【0029】
次に、図3、図4を用いて、実施の形態1に係る回路シミュレーション方法によるシミュレーション結果について説明する。図3は、実施の形態1の実施例と比較例によるシミュレーション結果及び実測結果を示すグラフである。横軸は長手方向へのコンタクトCTの配置数nctl、縦軸は端子部寄生抵抗rctarrを示している。
【0030】
また、図3において、◆は端子部寄生抵抗rctarrの実測、実線は実施の形態1に係る回路シミュレーション方法による実施例、点線は比較例を示している。比較例は端子部寄生抵抗rctarrがコンタクト数に反比例するとみなすものであって、次式(12)により表される。
【0031】
図3に示すように、実施例は実測値と極めて精度良く一致している。他方、比較例は長手方向へのコンタクトCTの配置数nctlの増加とともに実測値との乖離が大きくなる。即ち、端子部寄生抵抗rctarrの見積もり誤差が大きくなる。これは、比較例では、長手方向のコンタクトCT間の抵抗素子102の寄生抵抗rilを考慮していないからである。即ち、長手方向へのコンタクトCTの配置数nctlが増加すると、抵抗素子102の本体から遠いコンタクトCTは端子部寄生抵抗rctarrの低減に寄与しないためである。
【0032】
図4は、実施の形態1に係る回路シミュレーション方法によるシミュレーション結果を示すグラフである。横軸は長手方向へのコンタクトCTの配置数nctlを示している。縦軸はnctl=1のときの端子部寄生抵抗値R1に対するnctl=nのときの端子部寄生抵抗値Rn、即ちRn/R1を表している。ここで、式(10)によって表されるkを様々に変化させている。式(12)により表現される比較例は、k=0の場合に対応する。図4から、比較例(k=0)はkやnctlが大きくなるにつれて、正確な値との乖離が大きくなり、端子部寄生抵抗rctarrの見積もり誤差が大きくなることが分かる。
【0033】
(実施の形態2)
次に、図5A〜5Cを参照して本発明の第2の実施の形態に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗について説明する。図5Aは、実施の形態2に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための断面図である。図5Bは、実施の形態2に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための平面図である。また、図5Aは、図5BにおけるVa−Va断面図である。
【0034】
ここで、実施の形態1では、モデル化対象の端子部が抵抗素子102の端部に設けられていたのに対し、実施の形態2では、抵抗素子102の中間部に設けられている。即ち、抵抗素子102が抵抗r2bと抵抗r2cとからなるラダー抵抗を構成し、モデル化対象の端子部が抵抗r2bと抵抗r2cとを互いに接続する節点に設けられている。その他の構成は実施の形態1と同様であるため、説明を省略する。実施の形態2においても実施の形態1と同様の効果を得ることができる。
【0035】
図5Cは、実施の形態2に係る抵抗素子102の端子部の等価回路である。図5Cに示すように、実施の形態2に係る抵抗素子102の端子部の等価回路は、端子部と配線101の本体の抵抗r1とを接続する節点A、端子部と抵抗素子102の本体の抵抗r2bとを接続する節点B、端子部と抵抗素子102の本体の抵抗r2cとを接続する節点Cとを有する。そのため、端子部寄生抵抗は単一の抵抗まで縮退されず、2つの抵抗Ra、Rbにより表現される。
【0036】
次に、実施の形態2に係る回路シミュレーション方法に用いるモデル式の導出方法について説明する。節点A、節点Bのみに着目した場合の節点A、B間の抵抗をRABなどと表現すると、図5Cの等価回路における抵抗Ra、Rbは次式(13)により表現される。
【0037】
つまり、抵抗RAB、RAC、RBCを求めればよい。抵抗RAB、RACについては、当然に実施の形態1の式(11)が成立するため、次式(14)が得られる。
【0038】
次に、抵抗RBCを算出する。図5Aに示すように、長手方向における断面形状は左右対称である。そのため、抵抗RBCを考える場合、配線101、抵抗素子102それぞれの節点B、Cの中心点での電位は互いに等しい。従って、等価的に節点Aにおいて、配線101と抵抗素子102とがショートしていると考えることができる。ゆえに、抵抗RBCは、節点Aから節点Cに至る片側(右側)のみの等価回路(以下、右側等価回路という)を用いて求めることができる。図6、7は、それぞれ長手方向へのコンタクトCTの配置数nctl(>1)が奇数の場合と、偶数の場合の右側等価回路である。
【0039】
抵抗RBCの値は、図6、7に示された抵抗ネットから得られる抵抗値の2倍となる。図6に示すように、長手方向へのコンタクトCTの配置数nctlが奇数の場合、中心のコンタクトCTは抵抗RBCに寄与しないため、片側のコンタクトCTの個数は(nctl−1)/2個となる。
【0040】
一方、図7に示すように、長手方向へのコンタクトCTの配置数nctlが偶数の場合、全てのコンタクトCTが抵抗RBCに寄与するため、片側のコンタクトCTの個数はnctl/2個となる。ただし、節点Aから最近接のコンタクトCTまでの抵抗素子102による寄生抵抗は、通常のコンタクトCT間の寄生抵抗の半分になる。
【0041】
以下では、右側等価回路全体の抵抗Rrightを、実施の形態1の場合と同様の方法で導出する。
【0042】
1)長手方向へのコンタクトCTの配置数nctlが奇数の場合
図2の場合と同様に、図6においてI1=1と仮定すると、実施の形態1の式(1)は、この場合には次式(1−2)で表される。なお、式(2)、式(3)は変わらない。
【0043】
ゆえに、実施の形態1の式(4)は、この場合には次式(4−2)で表される。
【0044】
従って、実施の形態1の(6)式は、この場合には次式(6−2)で表される。なお、(5)式は変わらない。
【0045】
よって、式(3)、(5)、(6−2)から、実施の形態1の式(7)は、この場合には次式(7−2)で表される。
【0046】
実施の形態1において式(11)と得たのと同様に、式(7−2)、(8)より、式(15−1)を得る。ただし、偶数の場合との混同を避けるために式(7−2)のRiをgiと読み替えている。
【0047】
ゆえに、次式(16−1)を得る。
この式では、nctl=1のときRBC=0、つまり正しい値となるため、nctl=1のときにも適用できる。
【0048】
式(13)、(14)、(16−1)から、長手方向へのコンタクトCTの配置数nctlが奇数の場合の抵抗Ra、Rbの値は、次のモデル式(17−1)により表現される。
【0049】
2)長手方向へのコンタクトCTの配置数nctlが偶数の場合
奇数の場合と同様に考えると、実施の形態1の式(1)は、この場合には次式(1−3)で表される。
【0050】
ゆえに、実施の形態1の式(4)は、この場合には次式(4−3)で表される。
【0051】
従って、実施の形態1の式(6)は、この場合には次式(6−3)で表される。
【0052】
よって、実施の形態1の式(7)は、この場合には次式(7−3)で表される。
【0053】
実施の形態1において式(11)と得たのと同様に、式(7−3)、(8)より、式(15−2)を得る。ただし、奇数の場合との混同を避けるために式(7−3)のRiをhiと読み替えている。
ゆえに、次式(16−2)を得る。
【0054】
式(13)、(14)、(16−2)から、長手方向へのコンタクトCTの配置数nctlが偶数の場合の抵抗Ra、Rbの値は、次のモデル式(17−2)により表現される。
【符号の説明】
【0055】
101 配線
102 抵抗素子
CT、CT1〜CTn コンタクト
【技術分野】
【0001】
本発明は、回路シミュレーション方法に関し、特に半導体抵抗素子を備えた回路に対する回路シミュレーション方法に関する。
【背景技術】
【0002】
半導体集積回路の微細化によりロジック回路の面積は縮小されるのに対し、アナログ回路は必ずしも縮小されない。そのため、アナログ回路の面積縮小は、コスト削減のための大きな課題になりつつある。アナログ回路の面積縮小を阻害する原因として、抵抗素子の面積縮小が難しい点を挙げることができる。ここで、抵抗素子の端子部は、規則的に配置された複数のコンタクトを介して配線と接続されている。抵抗素子の端子部の抵抗(以下、端子部寄生抵抗という)は、端子部の形状、コンタクトの個数や配置などに応じて変化するため、正確に見積もることが難しかった。
【0003】
端子部寄生抵抗の見積り誤差があると、その誤差を見込んでマージンを大きくするか、見積り誤差が無視できるようなレイアウト設計を行う必要がある。いずれの場合も回路面積の増大につながる。特に近年の微細化に伴い、端子部寄生抵抗の主要素の1つであるコンタクトの抵抗が加速度的に大きくなっている。そのため、端子部寄生抵抗が抵抗素子本体の抵抗に対して相対的に大きくなり、端子部寄生抵抗の見積り誤差の問題がより顕著になってきた。
【0004】
一般に、端子部寄生抵抗を見積もるには、レイアウト設計後にLPE(Layout Parameter Extraction)ツールを用いて複雑な寄生抵抗ネットを抽出する必要があった。さらに、回路シミュレーション時間を短縮するためには、逐次的な手計算や回路縮退ツールにより回路縮退を行う必要がある。しかしながら、これらの手法は手間がかかったり、LPEツールに起因した見積もり誤差が含まれるという問題があった。例えば、特許文献1は回路縮退に関するものである。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2008−204127号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
そもそも、LPEツールを用いた検証後に、回路設計を見直すとなると、極めて設計効率が悪い。そのため、レイアウト設計前の回路設計段階において、端子部寄生抵抗を見積もる必要がある。この場合、LPEツールを用いることはできないため、従来は簡易的に端子部寄生抵抗を見積もる手法が用いられてきた。具体的には、端子部寄生抵抗がコンタクト数に反比例するとみなすものである。ところが、実際には、コンタクト間における抵抗素子の寄生抵抗により、抵抗素子本体から遠いコンタクトは端子部寄生抵抗の低減に寄与できず、見積もり誤差が生じる。その結果、レイアウト設計後の回路シミュレーション結果が設計値と乖離し、結局回路設計及びレイアウト設計の見直しが必要となるおそれがあった。
【課題を解決するための手段】
【0007】
本発明に係る回路シミュレーション方法は、
半導体抵抗素子と、
前記半導体抵抗素子の端子部上に、前記半導体抵抗素子の幅方向と長手方向とにそれぞれ等間隔に配置された複数のコンタクトと、
前記複数のコンタクト上に形成された配線と、を備えた半導体回路のシミュレーション方法であって、
1つの前記コンタクトの抵抗値と、前記長手方向において隣接する前記コンタクト間の前記半導体抵抗素子による寄生抵抗値との比を、定数kとして定義し、
前記半導体抵抗素子の端子部と、前記複数のコンタクトと、を含む寄生抵抗ネットを、前記定数kを用いることによりモデル化するものである。
【0008】
本発明では、1つのコンタクトの抵抗値と、長手方向において隣接するコンタクト間の半導体抵抗素子による寄生抵抗値との比を、定数kとして定義し、端子部の寄生抵抗ネットをモデル化する。そのため、半導体抵抗素子の端子部寄生抵抗を正確に見積もることができる。
【発明の効果】
【0009】
本発明によれば、半導体抵抗素子の端子部寄生抵抗を正確に見積もることができる回路シミュレーション方法を提供することができる。
【図面の簡単な説明】
【0010】
【図1A】実施の形態1に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための断面図である。
【図1B】実施の形態1に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための平面図である。
【図1C】実施の形態1に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部の等価回路である。
【図2】実施の形態1に係る回路シミュレーション方法のモデル式を導出するための回路図である。
【図3】実施の形態1に係る回路シミュレーション方法と比較例に係る回路シミュレーション方法によるシミュレーション結果及び実測結果を示すグラフである。
【図4】実施の形態1に係る回路シミュレーション方法によるシミュレーション結果を示すグラフである。
【図5A】実施の形態2に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための断面図である。
【図5B】実施の形態2に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための平面図である。
【図5C】実施の形態2に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部の等価回路である。
【図6】実施の形態2に係る回路シミュレーション方法のモデル式を導出するための回路図である。
【図7】実施の形態2に係る回路シミュレーション方法のモデル式を導出するための回路図である。
【発明を実施するための形態】
【0011】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【0012】
(実施の形態1)
図1A〜1Cを参照して本発明の第1の実施の形態に係る回路シミュレーション方法のモデル化対象となる半導体抵抗素子の端子部寄生抵抗について説明する。図1Aは、実施の形態1に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための断面図である。図1Aに示すように、抵抗素子102の一方の端子部は、複数のコンタクトCTを介して、配線101に接続されている。
【0013】
図1Bは、実施の形態1に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための平面図である。図1Bに示すように、コンタクトCTは、幅wの抵抗素子102上に、抵抗素子102の長手方向にnctl個、抵抗素子102の幅方向にnctw個、即ち計nctl×nctw個配置されている。以下、本明細書において単に長手方向、幅方向という場合、それぞれ抵抗素子102の長手方向、幅方向を意味するものとする。
【0014】
ここで、コンタクトCTは、長手方向にピッチpctlで、幅方向にはピッチpctwで等間隔に配置されている。図1Bでは、配線101を点線で示している。また、図1Aは、図1BにおけるIa−Ia断面図である。なお、第1の実施の形態に係る抵抗素子102は両端に端子部を有し、図示されていないが、他方の端子部も図1A、1Bと同様の構成を有している。
【0015】
ここで、配線101は、例えばCu(銅)やAl(アルミニウム)などの良導体からなる。また、抵抗素子102は、例えばポリサイド抵抗素子、シリサイドブロックポリ抵抗素子などの半導体抵抗素子である。コンタクトCTは、例えばW(タングステン)からなる。また、抵抗素子102のシート抵抗をρspolとする。
【0016】
図1A、1Bには、抵抗素子102、コンタクトCT、配線101の構成要素が描かれているとともに、回路図も重ねて記載されている。ここで、図1A、1Bには、配線101の本体の抵抗をr1、1つのコンタクトCTの抵抗をrct、長手方向において隣接配置されたコンタクトCT間の抵抗素子102の寄生抵抗をril、幅方向において隣接配置されたコンタクトCT間の抵抗素子102の寄生抵抗をriw、抵抗素子102の本体の抵抗をr2として示している。
【0017】
図1Cは、実施の形態1に係る抵抗素子102の端子部寄生抵抗rctarrの等価回路である。端子部寄生抵抗rctarrの一端は、配線101の本体の抵抗r1に接続され、他端は抵抗素子102の本体の抵抗r2と接続されている。端子部寄生抵抗rctarrは、図1A、1Bに示した1つのコンタクトCTの抵抗rct、長手方向のコンタクトCT間の抵抗素子102の寄生抵抗ril、幅方向のコンタクトCT間の抵抗素子102の寄生抵抗riwから合成される抵抗である。なお、配線101の比抵抗は抵抗素子102の比抵抗に比べて2桁以上小さいため、コンタクトCT間の配線101の寄生抵抗は無視している。
【0018】
以上のように、実施の形態1に係る回路シミュレーション方法では、多数のノードから構成され、複雑な端子部の寄生抵抗を、数学的手法により単一の端子部寄生抵抗rctarrとして正確にモデル化する。これにより高精度かつ高速な回路シミュレーションを実現することができる。当然のことながら、回路シミュレーション装置(ハードウェア)上で、回路シミュレーションソフト(ソフトウェア)を実行することにより、実施の形態1に係る回路シミュレーション方法は実施される。
【0019】
次に、実施の形態1に係る回路シミュレーション方法に用いるモデル式の導出方法について説明する。ここで、幅方向のコンタクト列の抵抗は、単純に幅方向のコンタクトCTの配置数nctwに反比例するとして差し支えない。そのため、本質的には図1Aの断面図に対応する2次元の構造をモデル化すればよい。図2は、実施の形態1に係る回路シミュレーション方法のモデル式を導出するための回路図である。図2には、コンタクトCT1〜CTnの各抵抗rctと、長手方向のコンタクトCT間の抵抗素子102の寄生抵抗rilとが示されている。
【0020】
ここで、rct=1Ω、ril=kΩとし、全体の抵抗である端子部寄生抵抗rctarrの1つのコンタクトCTの抵抗rctに対する比率を算出する。即ち、1つのコンタクトCTの抵抗rctと長手方向のコンタクトCT間の抵抗素子102の寄生抵抗rilとの比ril/rct=kとする。
【0021】
抵抗素子102から最も遠いコンタクトCT1を流れる電流I1=1と仮定する。ここで、端子部寄生抵抗rctarrの算出でキャンセルアウトされるため、この値はいくつでもよい。すると、当然ながら、コンタクトCT1と抵抗素子102側で隣接するコンタクトCT2と間の抵抗素子102の寄生抵抗rilを流れる電流I1〜=1である。さらに、キルヒホッフの法則から、I1´1+I1〜´k=I2´1となる。ゆえに、I2=k+1となる。また、コンタクトCT2と抵抗素子102側で隣接するコンタクトCT3と間の抵抗素子102の寄生抵抗rilを流れる電流I2〜=I1〜+I2となる。この計算を続けると、次式(1)のような漸化式となる。
【0022】
ここで、図2に示すように、最初のコンタクトCT1からi番目のコンタクトCTiまでのトータルの抵抗をRiと表記すると、やはりキルヒホッフの法則から、次式(2)の関係が成り立つ。
従って、式(1)と(2)から、次式(3)が得られる。
【0023】
一方、式(1)から、「〜」がつく項を消去すると、次式(4)のような隣接三項間漸化式が得られる。
α≠βのとき(k>0だから、常にα≠βが成り立つ。ここで、α>βとする。)の隣接三項間漸化式の一般解により、次式(5)、(6)が得られる。
【0024】
ゆえに、式(3)、(5)、(6)から、次式(7)が得られる。
【0025】
実際のレイアウトに適用するためには、1つのコンタクトCTに代えて、1列の幅方向のコンタクト列を考えればよい。ここで、幅方向のコンタクト列1列分の抵抗は、次式(8)により表現される。
一方、隣接する幅方向のコンタクト列間の抵抗素子102の寄生抵抗は、次式(9)により表現される。
【0026】
ゆえに、式(8)、(9)より、1つのコンタクトCTの抵抗rctと長手方向のコンタクトCT間の抵抗素子102の寄生抵抗rilとの比ril/rct=kは次式(10)により定義される。
【0027】
式(7)のRiは、1列のコンタクト列が1Ωだとしたときのi列分のコンタクト列全体の抵抗だから、式(7)、(8)より、最終的に端子部寄生抵抗rctarrは以下のモデル式(11)により表現される。ただし、後述する実施の形態2の場合との混同を避けるため、式(7)のRiをfiと読み替えている。
【0028】
以上説明したように、本実施の形態に係る回路シミュレーション方法のモデル式では、コンタクトCTの抵抗rctだけでなく、長手方向のコンタクトCT間の抵抗素子102の寄生抵抗rilを考慮している。そして、隣接三項間漸化式の解法を用い、数学的に正確に端子部寄生抵抗ネットを縮退している。そのため、縮退による誤差が生じず、高精度に端子部寄生抵抗rctarrを見積もることができる。また、端子部寄生抵抗ネットを単一の端子部寄生抵抗rctarrとして表現できるため、ノード数が削減される。これにより回路シミュレーション時間が短縮される。
【0029】
次に、図3、図4を用いて、実施の形態1に係る回路シミュレーション方法によるシミュレーション結果について説明する。図3は、実施の形態1の実施例と比較例によるシミュレーション結果及び実測結果を示すグラフである。横軸は長手方向へのコンタクトCTの配置数nctl、縦軸は端子部寄生抵抗rctarrを示している。
【0030】
また、図3において、◆は端子部寄生抵抗rctarrの実測、実線は実施の形態1に係る回路シミュレーション方法による実施例、点線は比較例を示している。比較例は端子部寄生抵抗rctarrがコンタクト数に反比例するとみなすものであって、次式(12)により表される。
【0031】
図3に示すように、実施例は実測値と極めて精度良く一致している。他方、比較例は長手方向へのコンタクトCTの配置数nctlの増加とともに実測値との乖離が大きくなる。即ち、端子部寄生抵抗rctarrの見積もり誤差が大きくなる。これは、比較例では、長手方向のコンタクトCT間の抵抗素子102の寄生抵抗rilを考慮していないからである。即ち、長手方向へのコンタクトCTの配置数nctlが増加すると、抵抗素子102の本体から遠いコンタクトCTは端子部寄生抵抗rctarrの低減に寄与しないためである。
【0032】
図4は、実施の形態1に係る回路シミュレーション方法によるシミュレーション結果を示すグラフである。横軸は長手方向へのコンタクトCTの配置数nctlを示している。縦軸はnctl=1のときの端子部寄生抵抗値R1に対するnctl=nのときの端子部寄生抵抗値Rn、即ちRn/R1を表している。ここで、式(10)によって表されるkを様々に変化させている。式(12)により表現される比較例は、k=0の場合に対応する。図4から、比較例(k=0)はkやnctlが大きくなるにつれて、正確な値との乖離が大きくなり、端子部寄生抵抗rctarrの見積もり誤差が大きくなることが分かる。
【0033】
(実施の形態2)
次に、図5A〜5Cを参照して本発明の第2の実施の形態に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗について説明する。図5Aは、実施の形態2に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための断面図である。図5Bは、実施の形態2に係る回路シミュレーション方法のモデル化対象である半導体抵抗素子の端子部寄生抵抗を説明するための平面図である。また、図5Aは、図5BにおけるVa−Va断面図である。
【0034】
ここで、実施の形態1では、モデル化対象の端子部が抵抗素子102の端部に設けられていたのに対し、実施の形態2では、抵抗素子102の中間部に設けられている。即ち、抵抗素子102が抵抗r2bと抵抗r2cとからなるラダー抵抗を構成し、モデル化対象の端子部が抵抗r2bと抵抗r2cとを互いに接続する節点に設けられている。その他の構成は実施の形態1と同様であるため、説明を省略する。実施の形態2においても実施の形態1と同様の効果を得ることができる。
【0035】
図5Cは、実施の形態2に係る抵抗素子102の端子部の等価回路である。図5Cに示すように、実施の形態2に係る抵抗素子102の端子部の等価回路は、端子部と配線101の本体の抵抗r1とを接続する節点A、端子部と抵抗素子102の本体の抵抗r2bとを接続する節点B、端子部と抵抗素子102の本体の抵抗r2cとを接続する節点Cとを有する。そのため、端子部寄生抵抗は単一の抵抗まで縮退されず、2つの抵抗Ra、Rbにより表現される。
【0036】
次に、実施の形態2に係る回路シミュレーション方法に用いるモデル式の導出方法について説明する。節点A、節点Bのみに着目した場合の節点A、B間の抵抗をRABなどと表現すると、図5Cの等価回路における抵抗Ra、Rbは次式(13)により表現される。
【0037】
つまり、抵抗RAB、RAC、RBCを求めればよい。抵抗RAB、RACについては、当然に実施の形態1の式(11)が成立するため、次式(14)が得られる。
【0038】
次に、抵抗RBCを算出する。図5Aに示すように、長手方向における断面形状は左右対称である。そのため、抵抗RBCを考える場合、配線101、抵抗素子102それぞれの節点B、Cの中心点での電位は互いに等しい。従って、等価的に節点Aにおいて、配線101と抵抗素子102とがショートしていると考えることができる。ゆえに、抵抗RBCは、節点Aから節点Cに至る片側(右側)のみの等価回路(以下、右側等価回路という)を用いて求めることができる。図6、7は、それぞれ長手方向へのコンタクトCTの配置数nctl(>1)が奇数の場合と、偶数の場合の右側等価回路である。
【0039】
抵抗RBCの値は、図6、7に示された抵抗ネットから得られる抵抗値の2倍となる。図6に示すように、長手方向へのコンタクトCTの配置数nctlが奇数の場合、中心のコンタクトCTは抵抗RBCに寄与しないため、片側のコンタクトCTの個数は(nctl−1)/2個となる。
【0040】
一方、図7に示すように、長手方向へのコンタクトCTの配置数nctlが偶数の場合、全てのコンタクトCTが抵抗RBCに寄与するため、片側のコンタクトCTの個数はnctl/2個となる。ただし、節点Aから最近接のコンタクトCTまでの抵抗素子102による寄生抵抗は、通常のコンタクトCT間の寄生抵抗の半分になる。
【0041】
以下では、右側等価回路全体の抵抗Rrightを、実施の形態1の場合と同様の方法で導出する。
【0042】
1)長手方向へのコンタクトCTの配置数nctlが奇数の場合
図2の場合と同様に、図6においてI1=1と仮定すると、実施の形態1の式(1)は、この場合には次式(1−2)で表される。なお、式(2)、式(3)は変わらない。
【0043】
ゆえに、実施の形態1の式(4)は、この場合には次式(4−2)で表される。
【0044】
従って、実施の形態1の(6)式は、この場合には次式(6−2)で表される。なお、(5)式は変わらない。
【0045】
よって、式(3)、(5)、(6−2)から、実施の形態1の式(7)は、この場合には次式(7−2)で表される。
【0046】
実施の形態1において式(11)と得たのと同様に、式(7−2)、(8)より、式(15−1)を得る。ただし、偶数の場合との混同を避けるために式(7−2)のRiをgiと読み替えている。
【0047】
ゆえに、次式(16−1)を得る。
この式では、nctl=1のときRBC=0、つまり正しい値となるため、nctl=1のときにも適用できる。
【0048】
式(13)、(14)、(16−1)から、長手方向へのコンタクトCTの配置数nctlが奇数の場合の抵抗Ra、Rbの値は、次のモデル式(17−1)により表現される。
【0049】
2)長手方向へのコンタクトCTの配置数nctlが偶数の場合
奇数の場合と同様に考えると、実施の形態1の式(1)は、この場合には次式(1−3)で表される。
【0050】
ゆえに、実施の形態1の式(4)は、この場合には次式(4−3)で表される。
【0051】
従って、実施の形態1の式(6)は、この場合には次式(6−3)で表される。
【0052】
よって、実施の形態1の式(7)は、この場合には次式(7−3)で表される。
【0053】
実施の形態1において式(11)と得たのと同様に、式(7−3)、(8)より、式(15−2)を得る。ただし、奇数の場合との混同を避けるために式(7−3)のRiをhiと読み替えている。
ゆえに、次式(16−2)を得る。
【0054】
式(13)、(14)、(16−2)から、長手方向へのコンタクトCTの配置数nctlが偶数の場合の抵抗Ra、Rbの値は、次のモデル式(17−2)により表現される。
【符号の説明】
【0055】
101 配線
102 抵抗素子
CT、CT1〜CTn コンタクト
【特許請求の範囲】
【請求項1】
半導体抵抗素子と、
前記半導体抵抗素子の端子部上に、前記半導体抵抗素子の幅方向と長手方向とにそれぞれ等間隔に配置された複数のコンタクトと、
前記複数のコンタクト上に形成された配線と、を備えた半導体回路のシミュレーション方法であって、
1つの前記コンタクトの抵抗値と、前記長手方向において隣接する前記コンタクト間の前記半導体抵抗素子による寄生抵抗値との比を、定数kとして定義し、
前記半導体抵抗素子の端子部と、前記複数のコンタクトと、を含む寄生抵抗ネットを、前記定数kを用いることによりモデル化する半導体回路のシミュレーション方法。
【請求項2】
前記定数kを次式により定義することを特徴とする請求項1に記載のシミュレーション方法。
(ただし、ρspol:前記半導体抵抗素子のシート抵抗値、
pctl :前記長手方向において前記コンタクトが配置されるピッチ、
nctw :前記幅方向において前記コンタクトが配置される個数、
rct :1つの前記コンタクトの抵抗値、
w :前記端子部における前記半導体抵抗素子の幅、である。)
【請求項3】
前記モデル化において、前記長手方向において隣接する3つのコンタクトを流れる電流の関係から導出される隣接三項間漸化式を用いることを特徴とする請求項1又は2に記載のシミュレーション方法。
【請求項4】
前記モデル化において、前記端子部直上に位置する前記配線による寄生抵抗値を無視することを特徴とする請求項1〜3のいずれか一項に記載のシミュレーション方法。
【請求項5】
前記半導体抵抗素子の幅が、当該半導体抵抗素子全体において一定であることを特徴とする請求項1〜4のいずれか一項に記載のシミュレーション方法。
【請求項6】
前記端子部が、前記半導体抵抗素子の端部に形成されており、
前記モデル化において、前記寄生抵抗ネットを、
前記配線の本体の抵抗と、前記半導体抵抗素子の本体の抵抗との間に直列に接続された単一の抵抗からなる等価抵抗としてモデル化することを特徴とする請求項1〜5のいずれか一項に記載のシミュレーション方法。
【請求項7】
前記端子部が、前記半導体抵抗素子の中間部に形成されており、
前記モデル化において、前記寄生抵抗ネットを、
一端が前記配線の本体の抵抗に接続された第1の部分抵抗と、
ともに当該第1の部分抵抗の他端に一端が接続され、他端はそれぞれ前記端子部の両側に形成された前記半導体抵抗素子の本体の抵抗に接続された2つの第2の部分抵抗とからなる等価抵抗としてモデル化することを特徴とする請求項1〜5のいずれか一項に記載のシミュレーション方法。
【請求項1】
半導体抵抗素子と、
前記半導体抵抗素子の端子部上に、前記半導体抵抗素子の幅方向と長手方向とにそれぞれ等間隔に配置された複数のコンタクトと、
前記複数のコンタクト上に形成された配線と、を備えた半導体回路のシミュレーション方法であって、
1つの前記コンタクトの抵抗値と、前記長手方向において隣接する前記コンタクト間の前記半導体抵抗素子による寄生抵抗値との比を、定数kとして定義し、
前記半導体抵抗素子の端子部と、前記複数のコンタクトと、を含む寄生抵抗ネットを、前記定数kを用いることによりモデル化する半導体回路のシミュレーション方法。
【請求項2】
前記定数kを次式により定義することを特徴とする請求項1に記載のシミュレーション方法。
(ただし、ρspol:前記半導体抵抗素子のシート抵抗値、
pctl :前記長手方向において前記コンタクトが配置されるピッチ、
nctw :前記幅方向において前記コンタクトが配置される個数、
rct :1つの前記コンタクトの抵抗値、
w :前記端子部における前記半導体抵抗素子の幅、である。)
【請求項3】
前記モデル化において、前記長手方向において隣接する3つのコンタクトを流れる電流の関係から導出される隣接三項間漸化式を用いることを特徴とする請求項1又は2に記載のシミュレーション方法。
【請求項4】
前記モデル化において、前記端子部直上に位置する前記配線による寄生抵抗値を無視することを特徴とする請求項1〜3のいずれか一項に記載のシミュレーション方法。
【請求項5】
前記半導体抵抗素子の幅が、当該半導体抵抗素子全体において一定であることを特徴とする請求項1〜4のいずれか一項に記載のシミュレーション方法。
【請求項6】
前記端子部が、前記半導体抵抗素子の端部に形成されており、
前記モデル化において、前記寄生抵抗ネットを、
前記配線の本体の抵抗と、前記半導体抵抗素子の本体の抵抗との間に直列に接続された単一の抵抗からなる等価抵抗としてモデル化することを特徴とする請求項1〜5のいずれか一項に記載のシミュレーション方法。
【請求項7】
前記端子部が、前記半導体抵抗素子の中間部に形成されており、
前記モデル化において、前記寄生抵抗ネットを、
一端が前記配線の本体の抵抗に接続された第1の部分抵抗と、
ともに当該第1の部分抵抗の他端に一端が接続され、他端はそれぞれ前記端子部の両側に形成された前記半導体抵抗素子の本体の抵抗に接続された2つの第2の部分抵抗とからなる等価抵抗としてモデル化することを特徴とする請求項1〜5のいずれか一項に記載のシミュレーション方法。
【図1A】
【図1B】
【図1C】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図6】
【図7】
【図1B】
【図1C】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図6】
【図7】
【公開番号】特開2011−65464(P2011−65464A)
【公開日】平成23年3月31日(2011.3.31)
【国際特許分類】
【出願番号】特願2009−215973(P2009−215973)
【出願日】平成21年9月17日(2009.9.17)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成23年3月31日(2011.3.31)
【国際特許分類】
【出願日】平成21年9月17日(2009.9.17)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]