【課題】 製造工程における強誘電体キャパシタの劣化を抑制することが可能な半導体装置およびその製造方法を提供する。
【解決手段】 加工後のキャパシタ側面に、例えば、第二の保護膜としての第二のＣｅＺｒＯ膜１２５を形成し、熱処理を加えることでＣｅＺｒＯ膜中の酸素原子が、キャパシタの誘電体膜であるＰＺＴ膜１２０および酸化物により形成されるキャパシタの電極の酸素欠損を補充するように拡散することとなる。但し、加工後のキャパシタ側面にＣｅＺｒＯ膜１２５を形成した後に、熱処理の工程をあえて追加して行わない場合であっても、ＣｅＺｒＯ膜１２５の形成後に層間絶縁膜を形成するＣＶＤ工程において加熱が行われ、ＰＺＴ膜１２０およびキャパシタの電極に酸素供給が行われることとなる。 （もっと読む）

【課題】 本発明の目的は、高温での酸化膜形成におけるリスクを回避しつつ酸化膜の膜質を向上させ、電気特性を改善することにある。また、本発明の他の目的は、酸化膜形成の際に、下地となる材料の消費を最小限に抑え、微細な構造への適正な酸化膜形成を実現することにある。
【解決手段】 基板を収容した処理容器内に所定元素を含む原料ガスを供給し排気して、基板上に所定元素含有層を形成する工程と、加熱された大気圧未満の圧力雰囲気下にある処理容器内に酸素含有ガスと水素含有ガスとを供給し排気して、所定元素含有層を酸化層に変化させる工程と、を交互に繰り返して、基板上に所定膜厚の酸化膜を形成する工程と、加熱された大気圧未満の圧力雰囲気下にある処理容器内に酸素含有ガスと水素含有ガスとを供給し排気して、基板上に形成された酸化膜を改質する工程と、を有する。 （もっと読む）

【課題】基板内形成のための加熱制限があってもキャパシタ誘電体膜において高い比誘電率を得る。
【解決手段】基板内部の基板樹脂層３にキャパシタ１０を埋め込んで形成する。その形成工程では、下部電極１１を形成し、基板樹脂層３の耐熱温度以下、室温以上で結晶質金属酸化物を含むキャパシタ誘電体膜１２を形成し、その上面で下部電極１１と対向する上部電極１３を形成する。 （もっと読む）

【課題】疎水性基板上に良好な酸化膜を形成する成膜方法を提供する。
【解決手段】室温以上且つ水の沸点未満の第１の基板温度Ｔ１で、水の過飽和状態にした疎水性の基板１１の基板表面１１０上に下地酸化膜１２を原子層堆積法を用いて形成するステップと、第２の基板温度Ｔ２で、下地酸化膜１２上に上部酸化膜１３を原子層堆積法を用いて形成するステップとを含む。 （もっと読む）

【課題】基板上に形成されたアモルファス膜の結晶化を、基板表面に対して垂直方向（即ち下から上方向）ではなく略平行方向（即ち横方向）に進行させる結晶化膜の製造方法を提供する。
【解決手段】本発明の一態様は、基板上にアモルファス膜１を形成し、前記アモルファス膜１にレーザ光を照射してレーザ光照射領域１ａを結晶化し、前記アモルファス膜１に熱処理を施すことにより、前記レーザ光照射領域以外のアモルファス膜１を結晶化することを特徴とする。 （もっと読む）

【課題】実質的なリーク電流を生じることなく膜厚を減少させることができる高品質で均一な酸化膜、窒化膜あるいは酸窒化膜の形成方法を提供する。
【解決手段】基板上に絶縁膜を形成する工程と、前記絶縁膜をＫｒあるいはＡｒを不活性ガスとしたプラズマに伴い生成された原子状酸素Ｏ*あるいは原子状窒化水素ＮＨ*に曝し、膜質を改変する工程とよりなる絶縁膜の形成方法を提供する。 （もっと読む）

【課題】ＰＺＴの配向性を向上できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上方に、絶縁膜を形成する工程と、絶縁膜上方に、Ｐｔで下部電極用導電膜を形成する工程と、下部電極用導電膜を、酸素を含む雰囲気に曝し、Ｐｔの酸化膜を形成する工程と、下部電極用導電膜上に、ＰＺＴで強誘電体膜を形成する工程と、強誘電体膜上に、上部電極用導電膜を形成する工程とを有する。 （もっと読む）

【課題】第４族金属含有膜を堆積させるための液体前駆体を提供する。
【解決手段】式（ｐｙｒ^*）Ｍ（ＯＲ¹）（ＯＲ²）（ＯＲ³）によって表される液体の第４族前駆体であって、式中、ｐｙｒ^*がアルキル置換のピロリルであり、ＭがＴｉ、Ｚｒ及びＨｆを含む第４族金属であり、Ｒ^1-3が同じであることができるか又は異なることができそして直鎖又は分枝のＣ_1-6アルキル、好ましくはＣ_1-3アルキルからなる群より選択され、Ｒ⁴がＣ_1-6アルキル、好ましくはピロリルがη¹において金属中心に対して配位するのを防ぐために２、５位において置換された分枝のＣ_3-5アルキルからなる群より選択され、ｎ＝２、３、４である液体の第４族前駆体が提供される。さらに、これらの化合物を用いた堆積方法も提供される。 （もっと読む）

【課題】半導体装置等において、薄型で容量が大きく、かつ、少ないスルーホール発生率の誘電体膜を提供する。
【解決手段】第１の基体、第１の誘電体材料からなる第１の基体上の誘電体層であって、誘電体層が誘電体膜厚を有し、第１の基体との境界面から誘電体層の半対面まで通じるスルーホールに貫通される誘電体層、及び、スルーホールを少なくとも部分的に塞ぐ第２の誘電体材料からなる装置、並びに、そのような装置を作製する方法。 （もっと読む）

【課題】処理室内からの酸化剤の排出時間を短縮し、生産性を向上させる。
【解決手段】基板を収容した処理室内の排気コンダクタンスを第１の排気コンダクタンスとした状態で、処理室内に原料ガスを供給しつつ処理室内を排気する工程と、処理室内の排気コンダクタンスを第１の排気コンダクタンスとした状態で、処理室内にパージガスを供給しつつ処理室内を排気することで処理室内の原料ガスを排出する工程と、処理室内の排気コンダクタンスを第１の排気コンダクタンスとした状態で、処理室内に酸化剤を供給しつつ処理室内を排気する工程と、処理室内の排気コンダクタンスを第１の排気コンダクタンスよりも大きな第２の排気コンダクタンスとした状態で、処理室内にパージガスを供給しつつ処理室内を排気することで処理室内の酸化剤を排出する工程と、を１サイクルとして、このサイクルを複数回繰り返す。 （もっと読む）

【課題】多孔質ゲート絶縁層を設けることにより基板に発生する熱応力を低減し、基板の割れを防止することが可能な半導体デバイスおよびその製造方法を提供すること。
【解決手段】基板上に形成されたゲート電極およびゲート絶縁層上にソース電極及びドレイン電極並びに電極間を接続する半導体層を有し、ゲート絶縁層を挟んでゲート電極と反対側にソース電極、ドレイン電極とが配置された半導体素子において、多孔質ゲート絶縁層を設けることにより基板に発生する熱応力を低減し、基板の割れを防止する。 （もっと読む）

【課題】基板と素子分離層との剥離やクラックが発生し難く、凹状の溝を有する基板上に平坦な素子分離層を形成することができる素子分離材料用塗布液等を提供する。
【解決手段】素子分離材料用塗布液は、アルコキシシラン化合物と金属アルコキシドとの混合物が加水分解、縮合された絶縁膜形成前駆体と、絶縁膜形成前駆体の濃度を所望の濃度に調製する溶媒と、を備えている。絶縁膜形成前駆体は、Ｓｉ−Ｏ−Ｍ−Ｏ−（Ｍは１種もしくは２種以上の金属）を主骨格としたポリマーであり、その分子の末端に炭素数２〜６個のアルコキシル基を有している。 （もっと読む）

【課題】低コストで安定した品質の薄膜を製造することができる薄膜製造方法を提供する。
【解決手段】薄膜製造方法であって、基板２０上に形成させる薄膜の原料溶液中に、基板２０を配置する配置工程と、第１光源１３から原料溶液中の溶媒の光吸収率が所定の閾値以上となる波長の第１の光を照射し、第２光源１４から第１の光に比べて溶媒の光吸収率が低い波長の第２の光を照射することにより、基板２０の第１主面２０ａ上に薄膜を形成する第１形成工程とを有する。 （もっと読む）

【課題】低コストで安定した品質の薄膜を製造することができる薄膜製造方法を提供する。
【解決手段】薄膜製造方法であって、基板２０上に形成させる薄膜の原料溶液中に、基板２０を配置する配置工程と、基板２０の第１主面２０ａに光を照射することにより、第１主面２０ａ上に薄膜を形成する形成工程とを有する。 （もっと読む）

【課題】強誘電性を示すペロブスカイト構造のＰＺＴ（チタン酸ジルコン酸鉛）薄膜をダイヤモンド単結晶上に直接成長させることが困難なため、従来技術では、酸化物薄膜（例えばＡｌ_２Ｏ_３／ＳｒＴｉＯ_３連続膜）を緩衝層として用いていたが、強誘電特性は不十分であった。
【解決手段】ダイヤモンド単結晶基板またはエピタキシャル薄膜上にフッ化物（ＣａＦ_２、ＢａＦ_２、ＭｇＦ_２の内一つ）を緩衝層として用いることにより、抗電界を同じ大きさ（３３ｋＶ／ｃｍ）に保ちながら、従来の２倍の残留分極電荷（６８μＣ／ｃｍ^２）を持つ優れた強誘電性のＰＺＴ薄膜を提供する。更に、ｐ型ダイヤモンド（１３）／フッ化物（１４）／ＰＺＴ（１５）／金属（１６）構造からなるキャパシタを提供する。 （もっと読む）

【課題】素子特性の劣化を可及的に防止することのできる半導体装置を提供する。
【解決手段】半導体基板５１と、半導体基板上に設けられたゲート絶縁膜５３と、ゲート絶縁膜上に設けられた第１ゲート電極５４ａと、第１ゲート電極上に設けられ金属および酸素を含む電極間絶縁膜５５と、電極間絶縁膜上に設けられた第２ゲート電極５４ｂと、第１および第２ゲート電極の両側の半導体基板に設けられたソース／ドレイン領域５８ａ、５８ｂと、を備え、電極間絶縁膜５５は、リン、砒素、アンチモン、ビスマスのうちから選択された少なくとも１つの添加元素を含み、その含有量が０．１ａｔ％以上３ａｔ％以下である。 （もっと読む）

【課題】本発明は、半導体基板上にゲート誘電体層とゲート電極とのゲートスタックを含む半導体デバイスを製造する方法であって、ゲートスタックのＶ_Ｔ値を容易に調整することができる方法を提供する。
【解決手段】ゲート誘電体層とゲート電極とのゲートスタックを含む半導体デバイスを製造する方法は、第１の電気陰性度を有する金属酸化物または半金属酸化物であるゲート誘電体層を半導体基板上に形成するステップと、第２の電気陰性度を有する金属酸化物または半金属酸化物である誘電体Ｖ_Ｔ調整層を形成するステップと、ゲート誘電体層およびＶ_Ｔ調整層の上にゲート電極を形成するステップと、を含み、前記ゲートスタックの実効仕事関数が、誘電体Ｖ_Ｔ調整層の厚さおよび組成を調整することによって所望の値に調整され、第２の電気陰性度が、第１の電気陰性度およびＡｌ_２Ｏ_３のいずれよりも高い。 （もっと読む）

【課題】 高誘電体ゲート絶縁膜およびシリコン基板との界面を高品質化して、ＭＩＳＦＥＴの特性向上を図る。
【解決手段】 シリコン基板１１上にｈｉｇｈ−ｋ膜２１とゲート電極２４を形成する半導体装置の製造方法において、ｈｉｇｈ−ｋ膜形成後にフッ素雰囲気でアニール処理２３を施し、その後のプロセス温度を６００℃以下で行う、半導体装置の製造方法。 （もっと読む）

【課題】自己整列グラフェン・トランジスタを作製するスキームを提供する。
【解決手段】グラフェン電界効果トランジスタは、ゲート・スタックであってシード層とシード層の上に形成されたゲート酸化物とゲート酸化物の上に形成されたゲート金属とを含む該ゲート・スタック、絶縁層、およびシード層と絶縁層との間に転写されたグラフェン・シート、を含む。 （もっと読む）

【課題】各種電子機器の中枢であるMOSFETの製造において，微細化技術に頼らない高性能化および超低消費電力化技術を提供する。
【解決手段】MOSFETに印加するゲート電圧に連動してゲート絶縁膜中の電荷分布を変化させ，半導体の表面電位を該ゲート電圧の極性とは反対の極性方向に変化させる機能を利用することによりしきい値電圧を低減し，低電圧動作および低消費電力化を可能にする。 （もっと読む）