印刷回路基板およびその製造方法
【課題】基板内形成のための加熱制限があってもキャパシタ誘電体膜において高い比誘電率を得る。
【解決手段】基板内部の基板樹脂層3にキャパシタ10を埋め込んで形成する。その形成工程では、下部電極11を形成し、基板樹脂層3の耐熱温度以下、室温以上で結晶質金属酸化物を含むキャパシタ誘電体膜12を形成し、その上面で下部電極11と対向する上部電極13を形成する。
【解決手段】基板内部の基板樹脂層3にキャパシタ10を埋め込んで形成する。その形成工程では、下部電極11を形成し、基板樹脂層3の耐熱温度以下、室温以上で結晶質金属酸化物を含むキャパシタ誘電体膜12を形成し、その上面で下部電極11と対向する上部電極13を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基板樹脂層を層間に挟んで配線層を複数積層させた基板内部の基板樹脂層に容量素子が埋め込んで形成された印刷回路基板と、その製造方法に関する。
【背景技術】
【0002】
いわゆるプリント配線基板やフレキシブル基板等の印刷等の技術で配線を形成し電子装置に組み込む電子回路を形成した基板(以下、印刷回路基板という)は、一般には、コンデンサやインダクタ等の単体受動素子部品を基板形成時に実装することを前提とする。単体部品としてのコンデンサの容量値やインダクタの値(インダクタンス)は、半導体の集積回路(IC)内に形成されている受動素子のそれより大きいものもあるため、単体受動素子部品を半導体集積回路内の容量素子に置き換えることは容易でない。
【0003】
このため、印刷回路基板上に半導体集積回路以外にも多くの単体受動素子部品が実装されているのが一般的である。但し、半導体集積回路に集積化(IC化)できない部品が多ければ多いだけ印刷基板として実装面積が大きなものが必要である。また、IC化できない部品には、半導体集積回路の実装時の高さ(実装面と垂直な方向のサイズ)を超えるような高さの単体受動部品も少なくない。
【0004】
このような理由から、印刷回路に搭載されている各種受動素子は電子装置を小型化する際の大きな障害要因として認識されている。
【0005】
代表的な受動素子であるキャパシタは、小型化と高周波化の要求を満たす必要がある。このため、別途製造された単体部品を基板内に埋め込む技術も提案されているが、最近では、基板内蔵型キャパシタの具現化が活発に研究されている。
基板内蔵型キャパシタは、印刷回路基板内の多層配線構造を利用して、その配線層で下部電極を形成し、その上に高い比誘電率を有する誘電体膜と上部電極を積層した、いわゆるMIM構造の薄形キャパシタが知られる(例えば、特許文献1参照)。
【0006】
一般に、有機化合物のポリマを基板層間樹脂層(以下、基板樹脂層という)とする基板複合体の基材、すなわち印刷回路基板のベース材は高温に弱い。このため、金属電極膜と誘電体膜は低温スパッタリングのような低温成膜工程により形成する必要がある。また、一般的に低温成膜工程で成膜された誘電体膜は成膜直後に(アズデポで)結晶性とすることが不可能なため、低い比誘電率(例えば、5以下)を有する。従って、誘電体膜は成膜後に比誘電率向上のため熱処理工程が必要であり、このような熱処理工程は通常400℃以上の高温で行われる。そのため、高温に弱いポリマを基板複合体(印刷回路基板)の基材に適用することが不可能である。
【0007】
これを解決するため、BiZnNb系の非晶質金属酸化物といった、低温成膜工程においても比誘電率が高い非晶質の材料が提案されている(例えば、特許文献2参照)。
【0008】
なお、低温かつ高速に成膜できる成膜方法として、対向ターゲット方式のスパッタリングが提案されている(例えば、特許文献3参照)。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2008−78547号公報
【特許文献2】特開2007−13090号公報
【特許文献3】特許公報第2716138号
【発明の概要】
【発明が解決しようとする課題】
【0010】
上記特許文献2の誘電体膜材料は、非晶質材料であるため熱的安定性に欠けるものが多く、成膜後の印刷回路基板の製造工程で200〜300℃程度の熱履歴により特性が変化する懸念がある。
【0011】
一方、ゾルゲル法において100〜300℃の低温で結晶性を有する成膜可能な材料が開発されている。しかし、この成膜法では、溶液の扱いやコーティング回数、溶媒を揮発させる処理が複数回必要となることが多く、また高い比誘電率を得るために400℃以上の熱処理が追加で必要となる場合がある。
【0012】
本発明は、基板樹脂層を含むため加熱上限が制限されている場合であっても高い比誘電率が得られ熱的に安定なキャパシタ誘電体膜を有する印刷回路基板の製造方法を提供する。また本発明は、キャパシタが基板積層途中に埋め込んで形成されていても高い比誘電率をもち熱的に安定なキャパシタ誘電体膜を有する印刷回路基板を提供する。
【課題を解決するための手段】
【0013】
本発明に関わる印刷回路基板の製造方法は、基板樹脂層を層間に挟んで配線層を複数積層させた基板内部の基板樹脂層に容量素子を埋め込んで形成する容量素子形成工程を有する。この工程では、配線層上の導電層または当該配線層で下部電極を形成し、前記基板樹脂層の耐熱温度以下、室温以上で結晶質金属酸化物を含むキャパシタ誘電体膜を形成し、前記キャパシタ誘電体膜の上面で前記下部電極と対向する上部電極を形成する。
【0014】
この製造方法によれば、一般に印刷回路基板の加熱上限を規定する基板樹脂層の耐熱温度以下で、結晶質金属酸化物を含むキャパシタ誘電体膜を形成する。このためキャパシタ誘電体膜の比誘電率が、アニールや基板加熱なし、あるいは、基板樹脂層の耐熱温度以下の低温条件でも大きな値として得られる。またアニールしても膜特性が変化しないため熱的に安定なキャパシタ誘電体膜が得られる。
【0015】
なお、キャパシタ誘電体膜の成膜時の基板加熱により比誘電率が向上する場合がある。
但し、本発明の製造方法においては、基板加熱なしでも十分に高い比誘電率を得ることが可能なため、基板加熱は必須の要件ではない。
【0016】
本発明に関わる印刷回路基板は、層間に基板樹脂層を挟んで配線層を複数積層させた基板内部の基板樹脂層に容量素子が埋め込まれている。前記容量素子は、配線層上の導電層または当該配線層で下部電極が形成され、前記下部電極の上に誘電体膜と上部電極が積層され、前記誘電体膜が結晶質金属酸化物を含む。
【発明の効果】
【0017】
本発明によれば、基板樹脂層を含むため加熱上限が制限されている場合であっても高い比誘電率が得られ熱的に安定なキャパシタ誘電体膜を有する印刷回路基板の製造方法を提供することができる。また本発明によれば、キャパシタが基板積層途中に埋め込んで形成されていても高い比誘電率をもち熱的に安定なキャパシタ誘電体膜を有する印刷回路基板を提供することができる。
【図面の簡単な説明】
【0018】
【図1】実施形態に関わる印刷回路基板に形成された薄膜キャパシタの基本構造を示す概略断面図である。
【図2】図1に示す基本構造の製造途中の概略断面図である。
【図3】図2に続いて誘電体膜を成膜した後の概略断面図である。
【図4】実施形態で用いることができる対向ターゲット方式のスパッタリング装置の概略構成図である。
【図5】第1実施例においてXRDによる構造解析結果を示すグラフである。
【図6】一般的なZrO2の状態図である。
【図7】第1実施例において、下地金属をNiからCuに変更した場合のXRDによる構造解析結果を示すグラフである。
【図8】第2実施例においてXRDによる構造解析結果を示すグラフである。
【図9】第2実施例において、さらに条件を変化させた場合のXRDによる構造解析結果を示すグラフである。
【図10】第4実施例においてXRDによる構造解析結果を示すグラフである。
【図11】第5実施例においてXRDによる構造解析結果を示すグラフである。
【図12】第4実施例の比較例においてXRDによる構造解析結果を示すグラフである。
【発明を実施するための形態】
【0019】
本発明の実施形態を、対向スパッタリング方式でZrO2膜を成膜する場合を主な例として、以下の順に図面を参照して説明する。
1.実施形態の概要:本発明の実施の概要を説明する。
2.第1実施例:具体的な条件を開示した実施例の一つを説明する。
3.第2実施例:結晶質と非晶質の臨界を示すための実施例を説明する。
4.第3実施例:リーク特性改善に好ましい実施例を説明する。
5.第1〜第3実施例の結果の考察。
6.第4実施例:第1〜第3実施例の成膜下地がNiやCuであるのに対し、Ptの場合の実施例を示す。本実施例では、上記第1〜第3の実施例の成膜条件からガス圧等の変更を行っている。
7.第5実施例:第4実施例の条件に加え基板加熱を行う実施例を説明する。
8.第4,第5実施例の結果の考察および比較例:2つの実施例の結果から基板加熱の効果を考察する。また、第4実施例で作成した試料をアニールすることで、高い熱的安定性を明らかにする比較例を説明する。
【0020】
<1.実施形態の概要>
[基本構造]
図1に、実施形態に関わる印刷回路基板に形成された薄膜キャパシタの基本構造を概略的な断面図により示す。なお、本基本構造は、後述する第1〜第5実施例や比較例でも共通である。
図1に図解されている印刷回路基板1は、基板樹脂層を層間に挟んで配線層を複数積層させた基板構造を有する。基板樹脂層が1層存在し、その厚さ方向の表裏面に配線層が形成された、配線層が2層の構造が最もシンプルで基本となる構造である。この基本構造をベースに、配線層が3層以上の多層配線基板構造としてもよい。配線層が2層以上存在し、配線層の各層間に基板樹脂層が介在する。
また、コア基板の表裏面のそれぞれに対し、基板樹脂層を層間に挟んで配線層を複数積層させる構造でもよい。その場合、コア基板の表裏面の少なくとも一方に設けられ、図1に図解する基本構造に薄膜キャパシタが埋め込まれている。
このように本発明が適用されている印刷回路基板1は、配線層が複数あることと、その層間に基板樹脂層が介在することを構造上の要件とし、その積層数は任意である。
【0021】
本発明では、上記構造の印刷回路基板1の内部で、基板樹脂層に埋め込まれた、いわゆるMIM型のキャパシタ(容量素子)を有する。キャパシタが埋め込まれる基板樹脂層が何層目であるかは任意である。
【0022】
図1に符号「2」により示す部分は、キャパシタ形成時に、そのベースとなる印刷回路基板1の一部(積層途中の印刷回路基板1)である。以下、この積層途中の印刷回路基板1を、容量形成ベース基板2と、仮に呼ぶことにする。通常、容量形成ベース基板2は、下層の基板樹脂層またはコア基板(例えば、強度的に強く厚い樹脂基板)である。
また、符号「3」により示す部分は、キャパシタを埋め込む配線層間の基板樹脂層を指す。
【0023】
図1に図解するように、容量形成ベース基板2の上にMIM型のキャパシタ10の下部電極11が形成されている。下部電極11は、容量形成ベース基板2の最表面に形成された配線層の一部、または配線層と同じ導電材料を印刷技術等によりパターニングしたものの一部であってもよい。あるいは、容量形成ベース基板2の最表面で配線層の上に形成された導電層により下部電極11を形成してもよい。
下部電極11は単一材料の導電層や配線層であってもよいし、複数の導電膜の積層構造としてもよい。
【0024】
下部電極11の上に、キャパシタ誘電体膜12と上部電極13とが積層されている。
下部電極11および上部電極13の導電材料に限定はない。ただし、下部電極11は、そのキャパシタ誘電体膜12と接する最上面を含む(層厚方向の)一部または全部が、ニッケル(Ni)、銅(Cu)またはプラチナ(Pt)からなることが望ましい。
【0025】
キャパシタ誘電体膜12の誘電体材料としては、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化タンタル、チタン酸ストロンチウム、チタン酸バリウム、チタン酸バリウムストロンチウム等の金属酸化膜を用い得る。但し、これらの金属酸化膜は結晶質であることを要件とする。
キャパシタ誘電体膜12は、これらの誘電体材料の一つで形成してもよいし、これらの誘電体材料の薄膜を積層あるいは混合した材料、または、上記誘電体材料に別の元素を添加した材料を用いて形成してもよい。
なお、下部電極11の導電材料としてニッケル(Ni)、銅(Cu)またはプラチナ(Pt)からなることが望ましいとしたが、これはキャパシタ誘電体膜12が、例えば酸化ジルコニウム(ZrO2)等の特定材料の場合である。それ以外の誘電体材料に対しては、下部電極11を、上記3つの材料に限定する必要がなく、例えばRu,Mo等の他の導電材料から下部電極11を形成してもよい。
【0026】
キャパシタ誘電体膜12は、本発明の特徴的な構成の1つであり、結晶質金属酸化物の膜を含んで構成されている。ここで「結晶質」とは多結晶、微結晶など、少なくとも一部が、単斜晶と正方晶と立方晶の少なくとも1つを含む状態にまで結晶化されていることをいう。また、詳細は後述するが、この結晶質金属酸化膜は、基板樹脂層3の耐熱温度以下、室温以上で得られることも本発明適用の特徴の1つである。
形成温度下限の室温は、広義では0℃〜40℃を、狭義では15℃〜25℃程度を指す。
【0027】
ここでキャパシタ誘電体膜12の形成温度の上限を基板樹脂層3の耐熱温度以下としたのは、容量形成ベース基板2に基板樹脂層を含む場合、結晶質金属酸化膜の成膜時に容量形成ベース基板2中の基板樹脂層に熱的なダメージを与えないようにするためである。
一般に、印刷回路基板1は、その形成時の最大温度を基板樹脂層の耐熱温度以下とするように製造されている。例えば、キャパシタ形成後に、例えば加熱プレスを行うような場合も、この最大温度を考慮した加熱が行われる。したがって、キャパシタ誘電体膜12を基板樹脂層の耐熱温度以下で形成すれば、その後の履歴で金属酸化膜組成が温度によって変化することがなく、安定した結晶質の誘電体膜が得られる。
なお、用いることができる基板樹脂層3の材料として、例えば、ポリイミドまたはエポキシを含むポリマ樹脂材料を例示できる。
【0028】
本発明は、一般的に400℃以上あるいは450℃以上とされている基板加熱や高温アニールを行わなくても、比較的低温で熱的に安定した結晶質金属酸化膜が形成できることを見出したことに基づくものである。その形成手法の具体例の詳細は後述する。
基板樹脂層3の耐熱温度(印加可能な上限温度に相当)に限定はないが、例えば、200℃以下150℃以上の耐熱温度を例示できる。但し、基板樹脂層3は耐熱温度が高いものが開発されれば、本発明で用い得る基板樹脂層の耐熱温度も上がる。このため、当該耐熱温度はこれらの例示値に限定されず、例えば、本発明では200℃より高い温度でキャパシタ誘電体膜12の結晶質金属酸化膜を成膜することも可能である。また、室温以上なら150℃未満での成膜も可能である。
【0029】
ここで、図1に示す下部電極11、キャパシタ誘電体膜12および上部電極13の相対的な面積を規定する形状、つまり平面パターンに特に制約はない。図1では一例として、下層ほど大きな平面サイズ(面積)となっているに過ぎない。キャパシタ誘電体膜12の材質とその比誘電率、厚さに応じて、下部電極11と上部電極13がキャパシタ誘電体膜12を挟んで対向する実効キャパシタ部(MIM構造部)の面積が、必要な容量値を得られる大きさとなっていればよい。ここでは上面から電極取り出しを行う構造例であるため、下部電極11が上部電極13より一回り大きな平面サイズ(面積)となっている。なお、裏面側、つまり容量形成ベース基板2の側から下部電極の取り出しを行う構造でもよく、その場合、下部電極11を上部電極13より大きな面積とする必要は必ずしもない。
【0030】
図1では、基板樹脂層3にレーザ加工等により孔が開口され、これに導電材料を埋め込んでビア(Via)4Aが形成されている。
同様に、上部電極13の上面側の基板樹脂層部分にもレーザ加工等により孔が開口され、これに導電材料を埋め込んでビア4Bが形成されている。
基板樹脂層3の上面に、各ビア4A,4Bに接して配線層5A,5Bが形成されている。
同様なキャパシタ構造をさらに積層する場合、配線層5A,5Bが下部電極となり得ることは、上記説明から容易に理解されている。
【0031】
[製造方法]
図2および図3は、図1に示す構造の製造途中の概略的な断面構造図である。
既知の方法によって容量形成ベース基板2を形成した後、図2に示すように、下部電極11を形成する。下部電極11の形成を、回路印刷法、導電層の部分的成膜手法、あるいは、導電層成膜後にウエットまたはドライのエッチングによりパターンを形成するパターニング法の何れかにより行う。部分的成膜手法としては、形成したい部分に対応した開口パターンを有するメタルマスクを成膜対象面に接触または近接配置し、メタルマスクを通して、蒸着やスパッタリング等の物理的成膜法により導電材料を部分的に付着させるメタルマスク法を採用可能である。
なお、下部電極11の形成時はキャパシタ誘電体膜12が未だ形成されないので、物理的成膜法以外の手法、例えばALD法等の化学的成膜手法で下部電極11を形成してもよい。
【0032】
図3に示すように、形成した下部電極11の上にキャパシタ誘電体膜12を形成する。キャパシタ誘電体膜12の形成手法としては、高エネルギーを得た導電粒子を物理的に付着させる手法、例えばスパッタリング法が好適に採用可能である。
高エネルギー粒子のスパッタリング法としては、例えば、対向ターゲット方式、ECR方式またはイオンビーム(EB)方式のスパッタリング装置を用いることが望ましい。
【0033】
このうちECR方式やEB方式のスパッタリング装置は、大きな平面積の成膜対象物に均一な膜を成膜する場合、かなり大掛かりな装置となる。これに対し、対向ターゲット方式のスパッタリング装置は、大きな平面積の成膜対象物に均一な膜を効率よく成膜するのに適している。この意味では、印刷回路基板1のキャパシタ誘電体膜を成膜する量産機としては、対向ターゲット方式のスパッタリング装置が適している。但し、キャパシタ誘電体膜を成膜する箇所を印刷回路基板1の限られた範囲とする場合、あるいは、量産性を余り要求しない場合には、ECR方式やEB方式のスパッタリング装置の採用も可能である。
【0034】
前述したように、図3に示すキャパシタ誘電体膜12の成膜時の温度を、基板樹脂層の耐熱温度以下、室温以上とする。この場合でも、結晶質金属酸化膜が得られ、得られた結晶質金属酸化膜をキャパシタ誘電体膜12として用いる。
なお、対向ターゲット方式のスパッタリング装置において、このような比較的低温で結晶質金属酸化膜を形成するときの具体的な成膜条件等については後述する実施例で説明する。
【0035】
その後、図1に示すように、上部電極13をキャパシタ誘電体膜12上に形成する。上部電極13の形成を、回路印刷法、導電層の部分的成膜手法、あるいは、導電層成膜後にウエットまたはドライのエッチングによりパターンを形成するパターニング法の何れかにより行う。部分的成膜手法としては、前述したメタルマスク法を採用可能である。また、電界または無電界によるメッキ法によって上部電極13を形成してもよい。
【0036】
このようにして形成した薄膜のキャパシタ10を覆って基板樹脂層3を、例えばシートから転写することで貼り付け、ビア4A,4Bをレーザ加工等により形成する。また、配線層5A,5Bとなる導電層パターンを印刷技術やエッチング法により基板樹脂層3上に形成する。
その後、加熱プレスする。この加熱プレスでは、基板樹脂層3(およびその他の基板樹脂層)にダメージを与えない耐熱温度以下で過熱を行う。このときの加熱では、基板樹脂層3の流動により、キャパシタ10の周囲がほぼ隙間なく基板樹脂で覆われ、基板樹脂層にキャパシタ10が完全に埋め込まれる。
【0037】
本実施形態では、キャパシタ誘電体膜12を結晶質金属酸化膜から形成し、そのときの成膜温度を、基板樹脂層3と同様な下層側の基板樹脂層の耐圧温度以下、室温以上とする。このため、キャパシタ誘電体膜の比誘電率を上げるための加熱が不要である。このことによって高い比誘電率をもち熱的に安定な薄膜キャパシタを印刷回路基板1内に埋め込んで形成することが可能である。
キャパシタ誘電体膜12の成膜直後に、高い比誘電率の結晶質金属酸化膜が得られるため、キャパシタ誘電体膜12を結晶質とする追加工程は不要であり、本発明の適用に伴う製造コストの増加はない。
このような薄膜キャパシタは印刷回路基板1内部に形成されているため、実装面積(印刷回路基板1の平面視の面積)の増大を招くことなく、あるいは逆に小さくしても高いキャパシタンスの(薄膜)キャパシタ10を有する印刷回路基板1の実現が可能となる。
【0038】
以下、薄膜キャパシタの形成の具体な実施例、特にキャパシタ誘電体膜の成膜条件例を幾つか説明する。以下の説明では、上記した図1〜図3も適宜参照する。また、膜厚については一例である。
【0039】
<2.第1実施例>
印刷回路基板1の容量形成ベース基板2の上にスパッタリング法などにより、下部電極11または下部電極11上の導電層としてNiの層(厚さが100nm)を形成した(図2参照)。以下、キャパシタ誘電体膜の成膜下地となる、この下部電極または導電層を下地導電層と呼ぶ。
このとき、Ni層(下地導電層)の平面パターンは、メタルマスク法を用いて規定した。つまり、所定のNi層を形成する部分が開口したメタルマスクを成膜対象面に接触または近接配置した上で、Niのスパタリングを行った。
【0040】
次に、対向ターゲット方式のスパッタリング装置を用いて、メタルマスクを通して、キャパシタ誘電体膜12としてZrO2膜を100nm形成した(図3参照)。ZrO2膜の平面パターンは、Ni層形成時とは異なる開口をもつメタルマスクにより規定した。所定のZrO2膜を形成する部分が開口したメタルマスクを成膜対象面に接触または近接配置した上で、ZrO2のスパッタリングを行った。
【0041】
図4は、対向ターゲット方式のスパッタリング装置の概略図である。
対向ターゲット方式のスパッタリング装置100は、チャンバ101内に、一対の(対向)ターゲット102を対向して保持している。それぞれのターゲット102に対しほぼ垂直な磁場を印加する電極構造の電力印加部103が設けられている。不図示の電源部から電力印加部103に投入電力が供給されている。
一対のターゲット102から、調整可能な距離dだけ離れた位置に、図1の基本構造を有する印刷回路基板1がサセプタ104によって保持されている。サセプタ104は、距離dを調整可能であり、基板加熱のために印刷回路基板1の温度(基板温度T)を調整可能なヒータを内蔵する。
【0042】
チャンバ101に、導入する反応ガスと非活性ガスの供給口と、排気口が設けられている。図4に図示しないポンプによる排気圧が排気弁によって調整可能である。また、反応ガスや不活性ガスの導入管は調整弁によって供給ガス流量を調整可能である。
チャンバ101に対しガス圧調整部105が設けられている。ガス圧調整部105は、チャンバ内圧のモニタ値を基に主に非活性ガスの流量(および排気圧)を変えることでガス圧の調整を行う。
【0043】
図4に例示し、例えば上記のように構成された対向ターゲット方式のスパッタリング装置は、プラズマによって高エネルギーを得てターゲットから飛び出したスパッタ粒子が、プラズマから飛び出して基板(印刷回路基板1)に達することで成膜が行われる。
【0044】
対向ターゲット方式のスパッタリング装置は、ターゲットのスパッタされている面を比較的広くして均一なスパッタが可能である。
プラズマが生成されている空間をターゲットの対向空間にほぼ限定でき、この空間内に基板を保持させる必要がないため、プラズマ生成空間を狭くできる。このため、必要なエネルギーを与える構造を含む装置自体の小型化が可能である。
比較的大面積のターゲットを用いるため加熱されにくい上、効率よい冷却構造をとりやすいことから、均一なスパッタリングができ、その点で成膜均一性が高い。また、基板(印刷回路基板1)がプラズマに晒されないことにより、スパッタ粒子による基板加熱がされにくく、この点でも成膜均一性が高い。
【0045】
対向ターゲット方式では、プラズマの外に飛び出して印刷回路基板1に到達する高エネルギーのスパッタ金属酸化物粒子により、キャパシタ誘電体膜の結晶質金属酸化物が形成されている。このとき、プラズマの外に飛び出して印刷回路基板1に到達する高エネルギーのスパッタ粒子に対し、当該印刷回路基板1の温度が耐熱温度以下となる熱エネルギーを加えることが望ましい。
【0046】
第1実施例では、ZrO2膜の成膜時に結晶質金属酸化膜を得るために以下の条件を用いた。
【0047】
ターゲット:Zr、
投入電力Pw:2500W、
スパッタガス:ArおよびO2、
ガス圧Pg:0.3Pa、
O2分圧比:30%、
ターゲット−基板間の距離d:200mm、
基板温度T:室温。
【0048】
図5に、成膜後のZrO2膜について、X線回折(XRD)による構造解析結果を示す。図5の横軸はXRDにおけるX線反射角θの2倍を目盛っている。図5の縦軸はXRDの相対強度を任意単位で示す。XRDの相対強度は、2θに対して原子配列固有の値を示す。
【0049】
図5から、上記スパッタリング条件で得られたZrO2膜(キャパシタ誘電体膜12)は、単斜晶(monoclinic)のピーク(図5および他の構造解析図においてm−ZrO2と表記する)が検出されている。また、立方晶(cubic)のピーク(図5および他の構造解析図ではc−ZrO2)が検出されている。単斜晶および立方晶のピークが検出されていることから、上記スパッタリング条件で得られたキャパシタ誘電体膜12は、結晶質構造となっていることが分かる。
【0050】
図6に、一般的なZrO2の状態図(横軸:酸素含有率、縦軸:温度)を示す。
一般的なZrO2の状態図(図6)からは、立方晶が高温でしか発現しない。ところが、本実施形態の成膜法の条件下では、基板加熱を行わない常温(本明細書では室温と同義)での成膜にもかかわらず図5に示すように立方晶が得られている。これは、対向ターゲット方式のスパッタリング装置では、高エネルギースパッタ粒子による結晶質金属酸化物の薄膜形成が実現できていることを示している。
【0051】
図7に、スパッタリングの下地導電層(下部電極11またはその上の導電層)を150nm厚のCuに変更して同様の成膜を実施した場合のXRDによる構造解析結果を示す。
この場合も結晶質構造を示すが、結晶構造が100nm厚のNiの場合と違い、単斜晶のピーク(m−ZrO2)がほとんど検出されず、立方晶のピーク(c−ZrO2)のみが検出されている。
一般にZrO2の場合、立方晶の比誘電率が高く、本実施形態のZrO2の比誘電率は約30であり、単斜晶構造のみ比誘電率22〜25より高い値を示す。また同成膜条件下において、基板温度をサーモラベルで測定したところ、100℃以下であり、基板温度の上昇はほとんどない。
【0052】
<3.第2実施例>
第1実施例と同様に、印刷回路基板1の容量形成ベース基板2(図1参照)上にスパッタリング法などにより、メタルマスクを用いて下地導電層を形成した。但し、第2実施形態では、下地導電層として、下部電極11に100nm厚のNi層を形成した。次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でZrO2膜を100nm形成した。結晶質金属酸化物を得るには以下の条件を用いた。
【0053】
ターゲット:Zr、
投入電力Pw:2000W、
スパッタガス:ArおよびO2、
ガス圧Pg:0.3Pa、
O2分圧比:30%、
ターゲット−基板間の距離d:200mm、
基板温度T:室温。
【0054】
図8に、XRDによる構造解析結果を示す。
上記条件の対向ターゲット方式スパッタリングでは、単斜晶のピーク(m−ZrO2)が検出されており、結晶質構造となっているが、立方晶のピーク(c−ZrO2)が検出されていない。このときに比誘電率は約22〜25であり、立方晶が検出された場合に比べて低い。
なお、キャパシタ誘電体膜12を150nm厚のCuの下地導電層に形成した場合、単斜晶のピーク(m−ZrO2)が検出されているが、立方晶のピーク(c−ZrO2)がないという点で図8と同様の結果となった。
本実施例における成膜条件下において、第1実施例と同様に基板温度をサーモラベルで測定したところ、100℃以下であり、基板温度の上昇はほとんどなかった。
【0055】
第2実施例では、第1実施例より投入電力を小さくしている。
【0056】
さらに投入電力を小さくする場合を、以下に示す。
キャパシタ誘電体膜12の材料および膜厚は第1および第2実施例と同じである。
つまり、第1実施例と同様に、印刷回路基板1の容量形成ベース基板2(図1参照)上にスパッタリング法などにより、メタルマスクを用いて下地導電層として、下部電極11に100nm厚のNi層を形成した。次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でZrO2膜を100nm形成した。このスパッタリングでは、以下の条件を用いた。
【0057】
ターゲット:Zr、
投入電力Pw:1500W、
スパッタガス:ArおよびO2、
ガス圧Pg:0.3Pa、
O2分圧比:30%、
ターゲット−基板間の距離d:200mm、
基板温度T:室温。
【0058】
図9に、XRDによる構造解析結果を示す。
投入電力を1500Wまで下げると、Niのピークのみが検出され、ZrO2についてのピーク観測はなされないことから、この条件で作製したキャパシタ誘電体膜12は、非晶質となっていると判断されている。同じ条件で150nm厚のCuを下地導電層とした場合も測定を行ったが、Niのピークのみが検出されている点で同様の結果となった。
このときにキャパシタ誘電体膜12の比誘電率は20以下であり、第1実施例に比べて低く、標準的なDCマグネトロンスパッタリングで成膜したキャパシタ誘電体膜12とほぼ同等であった。
第1,第2実施例と同様に、同成膜条件下において、基板温度をサーモラベルで測定したところ、100℃以下であり、基板温度の上昇はほとんどなかった。なお、標準的なDCマグネトロンスパッタリングで成膜したZrO2膜はほとんどこれと同様のピークプロファイルとなった。
【0059】
<4.第3実施例>
第1,第2実施例と同様に、印刷回路基板1の容量形成ベース基板2(図1参照)上にスパッタリング法などにより、メタルマスクを用いて下地導電層として、下部電極11に100nm厚のNi層を形成した。
次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でZrO2膜を10nm形成した。このときの成膜条件は、図9の結果(非晶質金属酸化物)を得たときと同様に投入電力を1500Wにして、対向ターゲット方式のスパッタリングを行った。
【0060】
続いて同じ装置内で連続して、メタルマスクで領域制限した上でZrO2膜を80nm形成した。このとき図5の結果(立方晶と単斜晶混在の結晶質金属酸化物)を得たときと同様に、投入電力を2500Wまで上げて対向ターゲット方式のスパッタリングを行った。
【0061】
続いて同じ装置内で連続して、再度、メタルマスクで領域制限した上でZrO2膜を10nm形成した。このとき図9の結果(非晶質金属酸化物)を得たときと同様に投入電力を1500Wにまで下げて、対向ターゲット方式のスパッタリングを行った。
【0062】
以上の3回の連続したスパッタリングでは、投入電力以外の条件、すなわちターゲット材の種類、スパッタガスの種類、ガス圧Pg、O2分圧比、ターゲット−基板間の距離dおよび基板温度Tは、前記第1,第2実施例と同じとした。
以上により、下部電極11上に接する第1の層、第1の層上に形成された第2の層、第2の層上に形成された第3の層からなる3層構造のキャパシタ誘電体膜12が組成としては同じZrO2の膜として形成された。
【0063】
3層構造のキャパシタ誘電体膜12(ZrO2膜)について比誘電率を測定した。この比誘電率は第1実施例とほぼ同様に30程度を示した。また、1Vにおけるリーク電流密度は1E−9(A/cm2)となった。この結果は、第1実施例で形成した単一層とした結晶質金属酸化物の誘電体膜のリーク電流密度:1E−6(A/cm2)と比べて、数桁ほど小さく良好な値を示した。
【0064】
<5.第1〜第3実施例の結果の考察>
以上の結果から対向ターゲット方式のスパッタリングを用い、結晶質構造を持ち、かつ、比誘電率の高い結晶構造が発現する誘電体膜が得られる条件が判明した。具体的には、ガス圧Pg、O2分圧などの条件下において、適正な投入電力を設定することにより、また適正な下部電極の材料を選択するとよいことが分かった。
【0065】
なお、上記の実施で用いた投入電力値2500、2000、1500Wは、方式や装置、その他の条件で左右されている値である。但し、『アズデポ(成膜中または成膜直後)で非晶質となる投入電力範囲より高い投入電力で成膜すること』が、アズデポで結晶質構造を得るための1つのソリューション(解)であることが判明した。このように投入電力を制御することは、基板加熱を促進するプラズマの外に基板を設置するならば、その他のスパッタ方式、スパッタ材料、その他のスパッタ条件でも概ね有効である。
【0066】
ここで、本発明の適用に際して、アズデポで結晶質構造が得られるにしても、さらなるキャパシタ誘電体膜質の改善が可能である。例えば、その後、比誘電率等を向上させる若干のアニールや、成膜時の若干の加熱をしてもよい。
つまり、キャパシタ誘電体膜を形成工程には、基板樹脂層3の耐熱温度以下、室温以上の低温アニールを含んでもよい。あるいは、キャパシタ誘電体膜を形成時の基板加熱を、基板樹脂層3の耐熱温度以下、室温以上の低温で行ってもよい。
【0067】
上記第1〜第3実施例では、アニールや基板加熱は行っていない。但し、結晶化がより進む高温の基板加熱やアニールでなくとも、比誘電率、リーク特性の改善が見込める場合、基板樹脂層3の耐熱温度以下の低温でのアニールや基板加熱を行ってもよい。
なお、<1.実施形態の概要>において基板樹脂層の耐熱温度として200℃以下、150℃以上を例示したが、耐熱温度の改善(上昇)に応じてアニールや基板加熱の範囲も拡大されていることは本発明適用の想定内である。
【0068】
アズデポにおける比誘電率の値については、論文(「JOURNAL OF APPLIED PHYSICSc,104103(2006)」や「APPLIED PHYSICS LETTER S92,012908(2008)」)に記載されている。この記載によれば、ZrO2の比誘電率は結晶構造により違っており、単斜晶は25.9、正方晶は55.8、立方晶は44.4となっている。
この記載に照らすと、第1実施例で示した比誘電率30は立方晶と単斜晶の中間付近であり、第2実施例で示した比誘電率22〜25は単斜晶の比誘電率とほぼ一致している。このため実施例で得られたXRD結晶構造解析結果と比誘電率の対応が正しくとれていることが分かる。
なお、例えばZrO2に関して、温度により単斜晶→正方晶→立方晶と構造が変化する。上記実施例では、正方晶の検出が得られていないが、条件により正方晶が検出されていることもある。
【0069】
また、本第1および第2実施例によれば、スパッタリング下地がNiとCuで共に結晶質誘電体膜が常温で得られることが判明した。
特にスパッタリング下地がNiでは、Cuより大きな比誘電率が得られる。また、スパッタリング方式としては対向ターゲット方式の有効性が示された。
投入電力を上げても基板温度がそれほど上がらないことが判明した。これは対向ターゲット方式のようにプラズマの外に基板を設置する方式の利点であり、これにより投入電力の増加可能範囲を格段に大きくできる。
【0070】
第3実施例のように、非結晶性金属酸化膜を上下に挟んで結晶性金属酸化膜を形成した3層構造のキャパシタ誘電体膜12では、リーク電流低減に効果が高いことが判明した。
【0071】
つぎに、下地導電層にPtを用いた場合の結果、基板加熱の効果、および、本発明の手法で成膜された誘電体膜の熱的安定性を明らかとするための実施例を説明する。
【0072】
<6.第4実施例>
第1実施例等と同様に、印刷回路基板1の容量形成ベース基板2(図1参照)上にスパッタリング法などにより、メタルマスクを用いて下地導電層を形成した。但し、本実施例では、下部電極11にNiまたはPtをそれぞれ100nm厚形成した。この場合、下地導電層がNiの層の場合と、Ptの層の場合がある。
次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でZrO2膜を10nm形成した。このときの成膜条件は、図5の結果(非晶質金属酸化物)を得た第1実施例と同様に投入電力を2500Wにして、対向ターゲット方式のスパッタリングを行った。
第4実施例では、ZrO2膜の成膜時に結晶質金属酸化膜を得るために以下の条件を用いた。
【0073】
ターゲット:Zr、
投入電力Pw:2500W、
スパッタガス:ArおよびO2、
ガス圧Pg:0.5Pa、
O2分圧比:30%、
ターゲット−基板間の距離d:190mm、
基板温度T:室温。
【0074】
この成膜条件が第1実施例と異なる点は、ガス圧Pgを0.3Paから0.5Paに上げていることと、ターゲット−基板間の距離dを190mmとやや小さくしていることである。第4実施例におけるその他の条件は第1実施例と同じである。
【0075】
図10に、下地導電層がNiの場合のXRDによる構造解析結果を示す。
上記条件の対向ターゲット方式スパッタリングでは、単斜晶のピーク(m−ZrO2)並びに立方晶のピーク(c−ZrO2)が検出されている。このことから、上記スパッタリング条件で得られたキャパシタ誘電体膜12は、結晶質構造となっていることが分かる。また、下地導電層がPtの場合もほぼ同様の構造解析結果が得られ、単斜晶のピーク(m−ZrO2)並びに立方晶のピーク(c−ZrO2)が検出された。
【0076】
本実施例のZrO2の比誘電率はNi、Ptともに約27あり、単斜晶構造のみ比誘電率22〜25より高い値を示す。また上記成膜条件下において、基板温度をサーモラベルで測定したところ、下地導電層がNi,Ptの場合のそれぞれで100℃以下であり、基板温度の上昇はほとんどない。
【0077】
<7.第5実施例>
第1実施例と同様に、印刷回路基板1の容量形成ベース基板2(図1参照)の上にスパッタリング法などにより、メタルマスクを用いて下地導電層として、下部電極に100nmのNiの層を形成した。次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でZrO2膜を100nm形成した。結晶質金属酸化物を得るには以下の条件を用いた。この条件が、第4実施例と異なるのは、基板温度Tを室温ではなく100℃にして基板加熱していることである。
【0078】
ターゲット:Zr
投入電力Pw:2500W
スパッタガス:ArおよびO2
ガス圧Pg:0.5Pa
O2分圧比:30%
ターゲット−基板間の距離d:190mm
基板温度T:100℃
【0079】
図11に、XRDによる構造解析結果を示す。
上記条件の対向ターゲット方式スパッタリングでは、単斜晶のピーク(m−ZrO2)並びに立方晶のピーク(c−ZrO2)が検出されている。このことから、上記スパッタリング条件で得られたキャパシタ誘電体膜12は、結晶質構造となっていることが分かる。
【0080】
図11を、基板加熱を行っていない第4実施例の結果を示す図10と比較すると、基板加熱により単斜晶のピーク(m−ZrO2)並びに立方晶のピーク(c−ZrO2)が増加していることが分かる。
本実施例における成膜条件下において、第1実施例と同様に基板温度をサーモラベルで測定したところ、150℃以下であった。このことから、高エネルギー粒子の被着等といった基板加熱以外の要因による温度上昇は軽微であることが分かった。
【0081】
また、第5実施例で形成したキャパシタ誘電体膜12の比誘電率を測定した。その結果得られた比誘電率は約30であり、上記ピーク増加の効果により第4実施例で形成したキャパシタ誘電体膜12の比誘電率(約27)より大きな値を示した。
【0082】
<8.第4,第5実施例の結果の考察および比較例>
以上の第4,第5実施例によれば、上記スパッタ条件においては、キャパシタ誘電体膜12の成膜中に印刷回路基板1に熱エネルギーを加えることで結晶化が進行し、比誘電率を向上させることができることが判明した。
【0083】
一方、比較のために、第4の実施例で室温にてキャパシタ誘電体膜12を成膜した試料を200℃で熱処理(アニール)した。
図12に、アニール後の試料のXRDによる構造解析結果を示す。図12を図10と比較すると、単斜晶のピーク(m−ZrO2)並びに立方晶のピーク(c−ZrO2)に関しては大きな変化が見られない。このため、アニールによるZrO2の結晶化の進行はほとんどないことが分かる。
【0084】
以上の結果から、本実施形態における結晶質金属酸化膜のキャパシタ誘電体膜12を得る手法では、その成膜時に結晶化が進む。キャパシタ誘電体膜12の結晶化を促進し比誘電率を上げるには、基板加熱が望ましい場合もあるが、基板加熱なしでも十分に高い比誘電率が得られる。そして、キャパシタ誘電体膜12を対向スパッタリングにより成膜する場合、そのときの成膜温度を基板樹脂層3と同様な下層側の基板樹脂層の耐圧温度以下、室温以上とするとよい。
【0085】
第4,第5実施例において下地導電層をPtとした場合、下地導電層をNiとした場合と同等なXRD解析結果が得られ、比誘電率も同等にできた。
また、アニールしても特性が変化しないため、熱的安定性が高く、所望のキャパシタ値(キャパシタンス)が得られやすい。
【0086】
上記第1〜第5実施例のように条件を種々変えた対向スパッタリング手法では、成膜時の基板温度範囲は基板加熱なしで100℃以下とし、あるいは100℃の基板加熱を行った。これらの場合、基板の測定温度は150℃以下であり、この基板温度は現在使用可能な基板樹脂層の耐熱温度より十分小さい温度範囲となっている。
基板加熱をする場合、加熱エネルギーを加味しても、印刷回路基板1の実際の温度が基板樹脂層3の耐熱温度以下となるように、高エネルギーのスパッタ金属酸化物粒子に対し加える熱エネルギーを制御することが望ましい。
【0087】
本実施形態によれば、対向ターゲット方式等のスパッタリングにより、印刷回路基板1内に低温で結晶質金属酸化物の誘電体膜をもつ薄膜キャパシタを形成できる。また、結晶質金属酸化物を含むキャパシタ誘電体では、非晶質の誘電体膜に比べて、熱的に安定したキャパシタ特性を確保できる。このとき金属酸化物粒子はエネルギーが高いが、印刷回路基板1がプラズマに晒されないため、プラズマダメージが低い。
また、結晶質金属酸化物の誘電体材料に合わせて、下部電極材料を適度に選択することにより、結晶構造を選択することが可能であり、比誘電率が調整できる。
さらにゾルゲル法と比べると成膜工程が簡単である。
【0088】
本実施形態では対向ターゲット方式を主な例とするが、ECR方式でも試料が直接プラズマに晒されないで主に高エネルギーのスパッタ粒子を試料に照射することができる。よって、ECR方式やイオンビーム方式のスパッタリング法を用いることにより、印刷回路基板1に低プラズマダメージの結晶質金属酸化物の誘電体膜を形成することが可能である。
本実施形態で対向ターゲット方式、ECR方式およびEB方式のスパッタ法では、低プラズマダメージの結晶質金属酸化物の誘電体膜を形成するため、特にキャパシタで誘電体薄膜などが積層された構造では静電破壊を有効に回避できる。
【符号の説明】
【0089】
1…印刷回路基板、2…容量形成ベース基板、3…基板樹脂層、4A,4B…ビア、5A,5B…配線層、10…キャパシタ、11…下部電極、12…キャパシタ誘電体膜、13…上部電極。
【技術分野】
【0001】
本発明は、基板樹脂層を層間に挟んで配線層を複数積層させた基板内部の基板樹脂層に容量素子が埋め込んで形成された印刷回路基板と、その製造方法に関する。
【背景技術】
【0002】
いわゆるプリント配線基板やフレキシブル基板等の印刷等の技術で配線を形成し電子装置に組み込む電子回路を形成した基板(以下、印刷回路基板という)は、一般には、コンデンサやインダクタ等の単体受動素子部品を基板形成時に実装することを前提とする。単体部品としてのコンデンサの容量値やインダクタの値(インダクタンス)は、半導体の集積回路(IC)内に形成されている受動素子のそれより大きいものもあるため、単体受動素子部品を半導体集積回路内の容量素子に置き換えることは容易でない。
【0003】
このため、印刷回路基板上に半導体集積回路以外にも多くの単体受動素子部品が実装されているのが一般的である。但し、半導体集積回路に集積化(IC化)できない部品が多ければ多いだけ印刷基板として実装面積が大きなものが必要である。また、IC化できない部品には、半導体集積回路の実装時の高さ(実装面と垂直な方向のサイズ)を超えるような高さの単体受動部品も少なくない。
【0004】
このような理由から、印刷回路に搭載されている各種受動素子は電子装置を小型化する際の大きな障害要因として認識されている。
【0005】
代表的な受動素子であるキャパシタは、小型化と高周波化の要求を満たす必要がある。このため、別途製造された単体部品を基板内に埋め込む技術も提案されているが、最近では、基板内蔵型キャパシタの具現化が活発に研究されている。
基板内蔵型キャパシタは、印刷回路基板内の多層配線構造を利用して、その配線層で下部電極を形成し、その上に高い比誘電率を有する誘電体膜と上部電極を積層した、いわゆるMIM構造の薄形キャパシタが知られる(例えば、特許文献1参照)。
【0006】
一般に、有機化合物のポリマを基板層間樹脂層(以下、基板樹脂層という)とする基板複合体の基材、すなわち印刷回路基板のベース材は高温に弱い。このため、金属電極膜と誘電体膜は低温スパッタリングのような低温成膜工程により形成する必要がある。また、一般的に低温成膜工程で成膜された誘電体膜は成膜直後に(アズデポで)結晶性とすることが不可能なため、低い比誘電率(例えば、5以下)を有する。従って、誘電体膜は成膜後に比誘電率向上のため熱処理工程が必要であり、このような熱処理工程は通常400℃以上の高温で行われる。そのため、高温に弱いポリマを基板複合体(印刷回路基板)の基材に適用することが不可能である。
【0007】
これを解決するため、BiZnNb系の非晶質金属酸化物といった、低温成膜工程においても比誘電率が高い非晶質の材料が提案されている(例えば、特許文献2参照)。
【0008】
なお、低温かつ高速に成膜できる成膜方法として、対向ターゲット方式のスパッタリングが提案されている(例えば、特許文献3参照)。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2008−78547号公報
【特許文献2】特開2007−13090号公報
【特許文献3】特許公報第2716138号
【発明の概要】
【発明が解決しようとする課題】
【0010】
上記特許文献2の誘電体膜材料は、非晶質材料であるため熱的安定性に欠けるものが多く、成膜後の印刷回路基板の製造工程で200〜300℃程度の熱履歴により特性が変化する懸念がある。
【0011】
一方、ゾルゲル法において100〜300℃の低温で結晶性を有する成膜可能な材料が開発されている。しかし、この成膜法では、溶液の扱いやコーティング回数、溶媒を揮発させる処理が複数回必要となることが多く、また高い比誘電率を得るために400℃以上の熱処理が追加で必要となる場合がある。
【0012】
本発明は、基板樹脂層を含むため加熱上限が制限されている場合であっても高い比誘電率が得られ熱的に安定なキャパシタ誘電体膜を有する印刷回路基板の製造方法を提供する。また本発明は、キャパシタが基板積層途中に埋め込んで形成されていても高い比誘電率をもち熱的に安定なキャパシタ誘電体膜を有する印刷回路基板を提供する。
【課題を解決するための手段】
【0013】
本発明に関わる印刷回路基板の製造方法は、基板樹脂層を層間に挟んで配線層を複数積層させた基板内部の基板樹脂層に容量素子を埋め込んで形成する容量素子形成工程を有する。この工程では、配線層上の導電層または当該配線層で下部電極を形成し、前記基板樹脂層の耐熱温度以下、室温以上で結晶質金属酸化物を含むキャパシタ誘電体膜を形成し、前記キャパシタ誘電体膜の上面で前記下部電極と対向する上部電極を形成する。
【0014】
この製造方法によれば、一般に印刷回路基板の加熱上限を規定する基板樹脂層の耐熱温度以下で、結晶質金属酸化物を含むキャパシタ誘電体膜を形成する。このためキャパシタ誘電体膜の比誘電率が、アニールや基板加熱なし、あるいは、基板樹脂層の耐熱温度以下の低温条件でも大きな値として得られる。またアニールしても膜特性が変化しないため熱的に安定なキャパシタ誘電体膜が得られる。
【0015】
なお、キャパシタ誘電体膜の成膜時の基板加熱により比誘電率が向上する場合がある。
但し、本発明の製造方法においては、基板加熱なしでも十分に高い比誘電率を得ることが可能なため、基板加熱は必須の要件ではない。
【0016】
本発明に関わる印刷回路基板は、層間に基板樹脂層を挟んで配線層を複数積層させた基板内部の基板樹脂層に容量素子が埋め込まれている。前記容量素子は、配線層上の導電層または当該配線層で下部電極が形成され、前記下部電極の上に誘電体膜と上部電極が積層され、前記誘電体膜が結晶質金属酸化物を含む。
【発明の効果】
【0017】
本発明によれば、基板樹脂層を含むため加熱上限が制限されている場合であっても高い比誘電率が得られ熱的に安定なキャパシタ誘電体膜を有する印刷回路基板の製造方法を提供することができる。また本発明によれば、キャパシタが基板積層途中に埋め込んで形成されていても高い比誘電率をもち熱的に安定なキャパシタ誘電体膜を有する印刷回路基板を提供することができる。
【図面の簡単な説明】
【0018】
【図1】実施形態に関わる印刷回路基板に形成された薄膜キャパシタの基本構造を示す概略断面図である。
【図2】図1に示す基本構造の製造途中の概略断面図である。
【図3】図2に続いて誘電体膜を成膜した後の概略断面図である。
【図4】実施形態で用いることができる対向ターゲット方式のスパッタリング装置の概略構成図である。
【図5】第1実施例においてXRDによる構造解析結果を示すグラフである。
【図6】一般的なZrO2の状態図である。
【図7】第1実施例において、下地金属をNiからCuに変更した場合のXRDによる構造解析結果を示すグラフである。
【図8】第2実施例においてXRDによる構造解析結果を示すグラフである。
【図9】第2実施例において、さらに条件を変化させた場合のXRDによる構造解析結果を示すグラフである。
【図10】第4実施例においてXRDによる構造解析結果を示すグラフである。
【図11】第5実施例においてXRDによる構造解析結果を示すグラフである。
【図12】第4実施例の比較例においてXRDによる構造解析結果を示すグラフである。
【発明を実施するための形態】
【0019】
本発明の実施形態を、対向スパッタリング方式でZrO2膜を成膜する場合を主な例として、以下の順に図面を参照して説明する。
1.実施形態の概要:本発明の実施の概要を説明する。
2.第1実施例:具体的な条件を開示した実施例の一つを説明する。
3.第2実施例:結晶質と非晶質の臨界を示すための実施例を説明する。
4.第3実施例:リーク特性改善に好ましい実施例を説明する。
5.第1〜第3実施例の結果の考察。
6.第4実施例:第1〜第3実施例の成膜下地がNiやCuであるのに対し、Ptの場合の実施例を示す。本実施例では、上記第1〜第3の実施例の成膜条件からガス圧等の変更を行っている。
7.第5実施例:第4実施例の条件に加え基板加熱を行う実施例を説明する。
8.第4,第5実施例の結果の考察および比較例:2つの実施例の結果から基板加熱の効果を考察する。また、第4実施例で作成した試料をアニールすることで、高い熱的安定性を明らかにする比較例を説明する。
【0020】
<1.実施形態の概要>
[基本構造]
図1に、実施形態に関わる印刷回路基板に形成された薄膜キャパシタの基本構造を概略的な断面図により示す。なお、本基本構造は、後述する第1〜第5実施例や比較例でも共通である。
図1に図解されている印刷回路基板1は、基板樹脂層を層間に挟んで配線層を複数積層させた基板構造を有する。基板樹脂層が1層存在し、その厚さ方向の表裏面に配線層が形成された、配線層が2層の構造が最もシンプルで基本となる構造である。この基本構造をベースに、配線層が3層以上の多層配線基板構造としてもよい。配線層が2層以上存在し、配線層の各層間に基板樹脂層が介在する。
また、コア基板の表裏面のそれぞれに対し、基板樹脂層を層間に挟んで配線層を複数積層させる構造でもよい。その場合、コア基板の表裏面の少なくとも一方に設けられ、図1に図解する基本構造に薄膜キャパシタが埋め込まれている。
このように本発明が適用されている印刷回路基板1は、配線層が複数あることと、その層間に基板樹脂層が介在することを構造上の要件とし、その積層数は任意である。
【0021】
本発明では、上記構造の印刷回路基板1の内部で、基板樹脂層に埋め込まれた、いわゆるMIM型のキャパシタ(容量素子)を有する。キャパシタが埋め込まれる基板樹脂層が何層目であるかは任意である。
【0022】
図1に符号「2」により示す部分は、キャパシタ形成時に、そのベースとなる印刷回路基板1の一部(積層途中の印刷回路基板1)である。以下、この積層途中の印刷回路基板1を、容量形成ベース基板2と、仮に呼ぶことにする。通常、容量形成ベース基板2は、下層の基板樹脂層またはコア基板(例えば、強度的に強く厚い樹脂基板)である。
また、符号「3」により示す部分は、キャパシタを埋め込む配線層間の基板樹脂層を指す。
【0023】
図1に図解するように、容量形成ベース基板2の上にMIM型のキャパシタ10の下部電極11が形成されている。下部電極11は、容量形成ベース基板2の最表面に形成された配線層の一部、または配線層と同じ導電材料を印刷技術等によりパターニングしたものの一部であってもよい。あるいは、容量形成ベース基板2の最表面で配線層の上に形成された導電層により下部電極11を形成してもよい。
下部電極11は単一材料の導電層や配線層であってもよいし、複数の導電膜の積層構造としてもよい。
【0024】
下部電極11の上に、キャパシタ誘電体膜12と上部電極13とが積層されている。
下部電極11および上部電極13の導電材料に限定はない。ただし、下部電極11は、そのキャパシタ誘電体膜12と接する最上面を含む(層厚方向の)一部または全部が、ニッケル(Ni)、銅(Cu)またはプラチナ(Pt)からなることが望ましい。
【0025】
キャパシタ誘電体膜12の誘電体材料としては、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化タンタル、チタン酸ストロンチウム、チタン酸バリウム、チタン酸バリウムストロンチウム等の金属酸化膜を用い得る。但し、これらの金属酸化膜は結晶質であることを要件とする。
キャパシタ誘電体膜12は、これらの誘電体材料の一つで形成してもよいし、これらの誘電体材料の薄膜を積層あるいは混合した材料、または、上記誘電体材料に別の元素を添加した材料を用いて形成してもよい。
なお、下部電極11の導電材料としてニッケル(Ni)、銅(Cu)またはプラチナ(Pt)からなることが望ましいとしたが、これはキャパシタ誘電体膜12が、例えば酸化ジルコニウム(ZrO2)等の特定材料の場合である。それ以外の誘電体材料に対しては、下部電極11を、上記3つの材料に限定する必要がなく、例えばRu,Mo等の他の導電材料から下部電極11を形成してもよい。
【0026】
キャパシタ誘電体膜12は、本発明の特徴的な構成の1つであり、結晶質金属酸化物の膜を含んで構成されている。ここで「結晶質」とは多結晶、微結晶など、少なくとも一部が、単斜晶と正方晶と立方晶の少なくとも1つを含む状態にまで結晶化されていることをいう。また、詳細は後述するが、この結晶質金属酸化膜は、基板樹脂層3の耐熱温度以下、室温以上で得られることも本発明適用の特徴の1つである。
形成温度下限の室温は、広義では0℃〜40℃を、狭義では15℃〜25℃程度を指す。
【0027】
ここでキャパシタ誘電体膜12の形成温度の上限を基板樹脂層3の耐熱温度以下としたのは、容量形成ベース基板2に基板樹脂層を含む場合、結晶質金属酸化膜の成膜時に容量形成ベース基板2中の基板樹脂層に熱的なダメージを与えないようにするためである。
一般に、印刷回路基板1は、その形成時の最大温度を基板樹脂層の耐熱温度以下とするように製造されている。例えば、キャパシタ形成後に、例えば加熱プレスを行うような場合も、この最大温度を考慮した加熱が行われる。したがって、キャパシタ誘電体膜12を基板樹脂層の耐熱温度以下で形成すれば、その後の履歴で金属酸化膜組成が温度によって変化することがなく、安定した結晶質の誘電体膜が得られる。
なお、用いることができる基板樹脂層3の材料として、例えば、ポリイミドまたはエポキシを含むポリマ樹脂材料を例示できる。
【0028】
本発明は、一般的に400℃以上あるいは450℃以上とされている基板加熱や高温アニールを行わなくても、比較的低温で熱的に安定した結晶質金属酸化膜が形成できることを見出したことに基づくものである。その形成手法の具体例の詳細は後述する。
基板樹脂層3の耐熱温度(印加可能な上限温度に相当)に限定はないが、例えば、200℃以下150℃以上の耐熱温度を例示できる。但し、基板樹脂層3は耐熱温度が高いものが開発されれば、本発明で用い得る基板樹脂層の耐熱温度も上がる。このため、当該耐熱温度はこれらの例示値に限定されず、例えば、本発明では200℃より高い温度でキャパシタ誘電体膜12の結晶質金属酸化膜を成膜することも可能である。また、室温以上なら150℃未満での成膜も可能である。
【0029】
ここで、図1に示す下部電極11、キャパシタ誘電体膜12および上部電極13の相対的な面積を規定する形状、つまり平面パターンに特に制約はない。図1では一例として、下層ほど大きな平面サイズ(面積)となっているに過ぎない。キャパシタ誘電体膜12の材質とその比誘電率、厚さに応じて、下部電極11と上部電極13がキャパシタ誘電体膜12を挟んで対向する実効キャパシタ部(MIM構造部)の面積が、必要な容量値を得られる大きさとなっていればよい。ここでは上面から電極取り出しを行う構造例であるため、下部電極11が上部電極13より一回り大きな平面サイズ(面積)となっている。なお、裏面側、つまり容量形成ベース基板2の側から下部電極の取り出しを行う構造でもよく、その場合、下部電極11を上部電極13より大きな面積とする必要は必ずしもない。
【0030】
図1では、基板樹脂層3にレーザ加工等により孔が開口され、これに導電材料を埋め込んでビア(Via)4Aが形成されている。
同様に、上部電極13の上面側の基板樹脂層部分にもレーザ加工等により孔が開口され、これに導電材料を埋め込んでビア4Bが形成されている。
基板樹脂層3の上面に、各ビア4A,4Bに接して配線層5A,5Bが形成されている。
同様なキャパシタ構造をさらに積層する場合、配線層5A,5Bが下部電極となり得ることは、上記説明から容易に理解されている。
【0031】
[製造方法]
図2および図3は、図1に示す構造の製造途中の概略的な断面構造図である。
既知の方法によって容量形成ベース基板2を形成した後、図2に示すように、下部電極11を形成する。下部電極11の形成を、回路印刷法、導電層の部分的成膜手法、あるいは、導電層成膜後にウエットまたはドライのエッチングによりパターンを形成するパターニング法の何れかにより行う。部分的成膜手法としては、形成したい部分に対応した開口パターンを有するメタルマスクを成膜対象面に接触または近接配置し、メタルマスクを通して、蒸着やスパッタリング等の物理的成膜法により導電材料を部分的に付着させるメタルマスク法を採用可能である。
なお、下部電極11の形成時はキャパシタ誘電体膜12が未だ形成されないので、物理的成膜法以外の手法、例えばALD法等の化学的成膜手法で下部電極11を形成してもよい。
【0032】
図3に示すように、形成した下部電極11の上にキャパシタ誘電体膜12を形成する。キャパシタ誘電体膜12の形成手法としては、高エネルギーを得た導電粒子を物理的に付着させる手法、例えばスパッタリング法が好適に採用可能である。
高エネルギー粒子のスパッタリング法としては、例えば、対向ターゲット方式、ECR方式またはイオンビーム(EB)方式のスパッタリング装置を用いることが望ましい。
【0033】
このうちECR方式やEB方式のスパッタリング装置は、大きな平面積の成膜対象物に均一な膜を成膜する場合、かなり大掛かりな装置となる。これに対し、対向ターゲット方式のスパッタリング装置は、大きな平面積の成膜対象物に均一な膜を効率よく成膜するのに適している。この意味では、印刷回路基板1のキャパシタ誘電体膜を成膜する量産機としては、対向ターゲット方式のスパッタリング装置が適している。但し、キャパシタ誘電体膜を成膜する箇所を印刷回路基板1の限られた範囲とする場合、あるいは、量産性を余り要求しない場合には、ECR方式やEB方式のスパッタリング装置の採用も可能である。
【0034】
前述したように、図3に示すキャパシタ誘電体膜12の成膜時の温度を、基板樹脂層の耐熱温度以下、室温以上とする。この場合でも、結晶質金属酸化膜が得られ、得られた結晶質金属酸化膜をキャパシタ誘電体膜12として用いる。
なお、対向ターゲット方式のスパッタリング装置において、このような比較的低温で結晶質金属酸化膜を形成するときの具体的な成膜条件等については後述する実施例で説明する。
【0035】
その後、図1に示すように、上部電極13をキャパシタ誘電体膜12上に形成する。上部電極13の形成を、回路印刷法、導電層の部分的成膜手法、あるいは、導電層成膜後にウエットまたはドライのエッチングによりパターンを形成するパターニング法の何れかにより行う。部分的成膜手法としては、前述したメタルマスク法を採用可能である。また、電界または無電界によるメッキ法によって上部電極13を形成してもよい。
【0036】
このようにして形成した薄膜のキャパシタ10を覆って基板樹脂層3を、例えばシートから転写することで貼り付け、ビア4A,4Bをレーザ加工等により形成する。また、配線層5A,5Bとなる導電層パターンを印刷技術やエッチング法により基板樹脂層3上に形成する。
その後、加熱プレスする。この加熱プレスでは、基板樹脂層3(およびその他の基板樹脂層)にダメージを与えない耐熱温度以下で過熱を行う。このときの加熱では、基板樹脂層3の流動により、キャパシタ10の周囲がほぼ隙間なく基板樹脂で覆われ、基板樹脂層にキャパシタ10が完全に埋め込まれる。
【0037】
本実施形態では、キャパシタ誘電体膜12を結晶質金属酸化膜から形成し、そのときの成膜温度を、基板樹脂層3と同様な下層側の基板樹脂層の耐圧温度以下、室温以上とする。このため、キャパシタ誘電体膜の比誘電率を上げるための加熱が不要である。このことによって高い比誘電率をもち熱的に安定な薄膜キャパシタを印刷回路基板1内に埋め込んで形成することが可能である。
キャパシタ誘電体膜12の成膜直後に、高い比誘電率の結晶質金属酸化膜が得られるため、キャパシタ誘電体膜12を結晶質とする追加工程は不要であり、本発明の適用に伴う製造コストの増加はない。
このような薄膜キャパシタは印刷回路基板1内部に形成されているため、実装面積(印刷回路基板1の平面視の面積)の増大を招くことなく、あるいは逆に小さくしても高いキャパシタンスの(薄膜)キャパシタ10を有する印刷回路基板1の実現が可能となる。
【0038】
以下、薄膜キャパシタの形成の具体な実施例、特にキャパシタ誘電体膜の成膜条件例を幾つか説明する。以下の説明では、上記した図1〜図3も適宜参照する。また、膜厚については一例である。
【0039】
<2.第1実施例>
印刷回路基板1の容量形成ベース基板2の上にスパッタリング法などにより、下部電極11または下部電極11上の導電層としてNiの層(厚さが100nm)を形成した(図2参照)。以下、キャパシタ誘電体膜の成膜下地となる、この下部電極または導電層を下地導電層と呼ぶ。
このとき、Ni層(下地導電層)の平面パターンは、メタルマスク法を用いて規定した。つまり、所定のNi層を形成する部分が開口したメタルマスクを成膜対象面に接触または近接配置した上で、Niのスパタリングを行った。
【0040】
次に、対向ターゲット方式のスパッタリング装置を用いて、メタルマスクを通して、キャパシタ誘電体膜12としてZrO2膜を100nm形成した(図3参照)。ZrO2膜の平面パターンは、Ni層形成時とは異なる開口をもつメタルマスクにより規定した。所定のZrO2膜を形成する部分が開口したメタルマスクを成膜対象面に接触または近接配置した上で、ZrO2のスパッタリングを行った。
【0041】
図4は、対向ターゲット方式のスパッタリング装置の概略図である。
対向ターゲット方式のスパッタリング装置100は、チャンバ101内に、一対の(対向)ターゲット102を対向して保持している。それぞれのターゲット102に対しほぼ垂直な磁場を印加する電極構造の電力印加部103が設けられている。不図示の電源部から電力印加部103に投入電力が供給されている。
一対のターゲット102から、調整可能な距離dだけ離れた位置に、図1の基本構造を有する印刷回路基板1がサセプタ104によって保持されている。サセプタ104は、距離dを調整可能であり、基板加熱のために印刷回路基板1の温度(基板温度T)を調整可能なヒータを内蔵する。
【0042】
チャンバ101に、導入する反応ガスと非活性ガスの供給口と、排気口が設けられている。図4に図示しないポンプによる排気圧が排気弁によって調整可能である。また、反応ガスや不活性ガスの導入管は調整弁によって供給ガス流量を調整可能である。
チャンバ101に対しガス圧調整部105が設けられている。ガス圧調整部105は、チャンバ内圧のモニタ値を基に主に非活性ガスの流量(および排気圧)を変えることでガス圧の調整を行う。
【0043】
図4に例示し、例えば上記のように構成された対向ターゲット方式のスパッタリング装置は、プラズマによって高エネルギーを得てターゲットから飛び出したスパッタ粒子が、プラズマから飛び出して基板(印刷回路基板1)に達することで成膜が行われる。
【0044】
対向ターゲット方式のスパッタリング装置は、ターゲットのスパッタされている面を比較的広くして均一なスパッタが可能である。
プラズマが生成されている空間をターゲットの対向空間にほぼ限定でき、この空間内に基板を保持させる必要がないため、プラズマ生成空間を狭くできる。このため、必要なエネルギーを与える構造を含む装置自体の小型化が可能である。
比較的大面積のターゲットを用いるため加熱されにくい上、効率よい冷却構造をとりやすいことから、均一なスパッタリングができ、その点で成膜均一性が高い。また、基板(印刷回路基板1)がプラズマに晒されないことにより、スパッタ粒子による基板加熱がされにくく、この点でも成膜均一性が高い。
【0045】
対向ターゲット方式では、プラズマの外に飛び出して印刷回路基板1に到達する高エネルギーのスパッタ金属酸化物粒子により、キャパシタ誘電体膜の結晶質金属酸化物が形成されている。このとき、プラズマの外に飛び出して印刷回路基板1に到達する高エネルギーのスパッタ粒子に対し、当該印刷回路基板1の温度が耐熱温度以下となる熱エネルギーを加えることが望ましい。
【0046】
第1実施例では、ZrO2膜の成膜時に結晶質金属酸化膜を得るために以下の条件を用いた。
【0047】
ターゲット:Zr、
投入電力Pw:2500W、
スパッタガス:ArおよびO2、
ガス圧Pg:0.3Pa、
O2分圧比:30%、
ターゲット−基板間の距離d:200mm、
基板温度T:室温。
【0048】
図5に、成膜後のZrO2膜について、X線回折(XRD)による構造解析結果を示す。図5の横軸はXRDにおけるX線反射角θの2倍を目盛っている。図5の縦軸はXRDの相対強度を任意単位で示す。XRDの相対強度は、2θに対して原子配列固有の値を示す。
【0049】
図5から、上記スパッタリング条件で得られたZrO2膜(キャパシタ誘電体膜12)は、単斜晶(monoclinic)のピーク(図5および他の構造解析図においてm−ZrO2と表記する)が検出されている。また、立方晶(cubic)のピーク(図5および他の構造解析図ではc−ZrO2)が検出されている。単斜晶および立方晶のピークが検出されていることから、上記スパッタリング条件で得られたキャパシタ誘電体膜12は、結晶質構造となっていることが分かる。
【0050】
図6に、一般的なZrO2の状態図(横軸:酸素含有率、縦軸:温度)を示す。
一般的なZrO2の状態図(図6)からは、立方晶が高温でしか発現しない。ところが、本実施形態の成膜法の条件下では、基板加熱を行わない常温(本明細書では室温と同義)での成膜にもかかわらず図5に示すように立方晶が得られている。これは、対向ターゲット方式のスパッタリング装置では、高エネルギースパッタ粒子による結晶質金属酸化物の薄膜形成が実現できていることを示している。
【0051】
図7に、スパッタリングの下地導電層(下部電極11またはその上の導電層)を150nm厚のCuに変更して同様の成膜を実施した場合のXRDによる構造解析結果を示す。
この場合も結晶質構造を示すが、結晶構造が100nm厚のNiの場合と違い、単斜晶のピーク(m−ZrO2)がほとんど検出されず、立方晶のピーク(c−ZrO2)のみが検出されている。
一般にZrO2の場合、立方晶の比誘電率が高く、本実施形態のZrO2の比誘電率は約30であり、単斜晶構造のみ比誘電率22〜25より高い値を示す。また同成膜条件下において、基板温度をサーモラベルで測定したところ、100℃以下であり、基板温度の上昇はほとんどない。
【0052】
<3.第2実施例>
第1実施例と同様に、印刷回路基板1の容量形成ベース基板2(図1参照)上にスパッタリング法などにより、メタルマスクを用いて下地導電層を形成した。但し、第2実施形態では、下地導電層として、下部電極11に100nm厚のNi層を形成した。次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でZrO2膜を100nm形成した。結晶質金属酸化物を得るには以下の条件を用いた。
【0053】
ターゲット:Zr、
投入電力Pw:2000W、
スパッタガス:ArおよびO2、
ガス圧Pg:0.3Pa、
O2分圧比:30%、
ターゲット−基板間の距離d:200mm、
基板温度T:室温。
【0054】
図8に、XRDによる構造解析結果を示す。
上記条件の対向ターゲット方式スパッタリングでは、単斜晶のピーク(m−ZrO2)が検出されており、結晶質構造となっているが、立方晶のピーク(c−ZrO2)が検出されていない。このときに比誘電率は約22〜25であり、立方晶が検出された場合に比べて低い。
なお、キャパシタ誘電体膜12を150nm厚のCuの下地導電層に形成した場合、単斜晶のピーク(m−ZrO2)が検出されているが、立方晶のピーク(c−ZrO2)がないという点で図8と同様の結果となった。
本実施例における成膜条件下において、第1実施例と同様に基板温度をサーモラベルで測定したところ、100℃以下であり、基板温度の上昇はほとんどなかった。
【0055】
第2実施例では、第1実施例より投入電力を小さくしている。
【0056】
さらに投入電力を小さくする場合を、以下に示す。
キャパシタ誘電体膜12の材料および膜厚は第1および第2実施例と同じである。
つまり、第1実施例と同様に、印刷回路基板1の容量形成ベース基板2(図1参照)上にスパッタリング法などにより、メタルマスクを用いて下地導電層として、下部電極11に100nm厚のNi層を形成した。次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でZrO2膜を100nm形成した。このスパッタリングでは、以下の条件を用いた。
【0057】
ターゲット:Zr、
投入電力Pw:1500W、
スパッタガス:ArおよびO2、
ガス圧Pg:0.3Pa、
O2分圧比:30%、
ターゲット−基板間の距離d:200mm、
基板温度T:室温。
【0058】
図9に、XRDによる構造解析結果を示す。
投入電力を1500Wまで下げると、Niのピークのみが検出され、ZrO2についてのピーク観測はなされないことから、この条件で作製したキャパシタ誘電体膜12は、非晶質となっていると判断されている。同じ条件で150nm厚のCuを下地導電層とした場合も測定を行ったが、Niのピークのみが検出されている点で同様の結果となった。
このときにキャパシタ誘電体膜12の比誘電率は20以下であり、第1実施例に比べて低く、標準的なDCマグネトロンスパッタリングで成膜したキャパシタ誘電体膜12とほぼ同等であった。
第1,第2実施例と同様に、同成膜条件下において、基板温度をサーモラベルで測定したところ、100℃以下であり、基板温度の上昇はほとんどなかった。なお、標準的なDCマグネトロンスパッタリングで成膜したZrO2膜はほとんどこれと同様のピークプロファイルとなった。
【0059】
<4.第3実施例>
第1,第2実施例と同様に、印刷回路基板1の容量形成ベース基板2(図1参照)上にスパッタリング法などにより、メタルマスクを用いて下地導電層として、下部電極11に100nm厚のNi層を形成した。
次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でZrO2膜を10nm形成した。このときの成膜条件は、図9の結果(非晶質金属酸化物)を得たときと同様に投入電力を1500Wにして、対向ターゲット方式のスパッタリングを行った。
【0060】
続いて同じ装置内で連続して、メタルマスクで領域制限した上でZrO2膜を80nm形成した。このとき図5の結果(立方晶と単斜晶混在の結晶質金属酸化物)を得たときと同様に、投入電力を2500Wまで上げて対向ターゲット方式のスパッタリングを行った。
【0061】
続いて同じ装置内で連続して、再度、メタルマスクで領域制限した上でZrO2膜を10nm形成した。このとき図9の結果(非晶質金属酸化物)を得たときと同様に投入電力を1500Wにまで下げて、対向ターゲット方式のスパッタリングを行った。
【0062】
以上の3回の連続したスパッタリングでは、投入電力以外の条件、すなわちターゲット材の種類、スパッタガスの種類、ガス圧Pg、O2分圧比、ターゲット−基板間の距離dおよび基板温度Tは、前記第1,第2実施例と同じとした。
以上により、下部電極11上に接する第1の層、第1の層上に形成された第2の層、第2の層上に形成された第3の層からなる3層構造のキャパシタ誘電体膜12が組成としては同じZrO2の膜として形成された。
【0063】
3層構造のキャパシタ誘電体膜12(ZrO2膜)について比誘電率を測定した。この比誘電率は第1実施例とほぼ同様に30程度を示した。また、1Vにおけるリーク電流密度は1E−9(A/cm2)となった。この結果は、第1実施例で形成した単一層とした結晶質金属酸化物の誘電体膜のリーク電流密度:1E−6(A/cm2)と比べて、数桁ほど小さく良好な値を示した。
【0064】
<5.第1〜第3実施例の結果の考察>
以上の結果から対向ターゲット方式のスパッタリングを用い、結晶質構造を持ち、かつ、比誘電率の高い結晶構造が発現する誘電体膜が得られる条件が判明した。具体的には、ガス圧Pg、O2分圧などの条件下において、適正な投入電力を設定することにより、また適正な下部電極の材料を選択するとよいことが分かった。
【0065】
なお、上記の実施で用いた投入電力値2500、2000、1500Wは、方式や装置、その他の条件で左右されている値である。但し、『アズデポ(成膜中または成膜直後)で非晶質となる投入電力範囲より高い投入電力で成膜すること』が、アズデポで結晶質構造を得るための1つのソリューション(解)であることが判明した。このように投入電力を制御することは、基板加熱を促進するプラズマの外に基板を設置するならば、その他のスパッタ方式、スパッタ材料、その他のスパッタ条件でも概ね有効である。
【0066】
ここで、本発明の適用に際して、アズデポで結晶質構造が得られるにしても、さらなるキャパシタ誘電体膜質の改善が可能である。例えば、その後、比誘電率等を向上させる若干のアニールや、成膜時の若干の加熱をしてもよい。
つまり、キャパシタ誘電体膜を形成工程には、基板樹脂層3の耐熱温度以下、室温以上の低温アニールを含んでもよい。あるいは、キャパシタ誘電体膜を形成時の基板加熱を、基板樹脂層3の耐熱温度以下、室温以上の低温で行ってもよい。
【0067】
上記第1〜第3実施例では、アニールや基板加熱は行っていない。但し、結晶化がより進む高温の基板加熱やアニールでなくとも、比誘電率、リーク特性の改善が見込める場合、基板樹脂層3の耐熱温度以下の低温でのアニールや基板加熱を行ってもよい。
なお、<1.実施形態の概要>において基板樹脂層の耐熱温度として200℃以下、150℃以上を例示したが、耐熱温度の改善(上昇)に応じてアニールや基板加熱の範囲も拡大されていることは本発明適用の想定内である。
【0068】
アズデポにおける比誘電率の値については、論文(「JOURNAL OF APPLIED PHYSICSc,104103(2006)」や「APPLIED PHYSICS LETTER S92,012908(2008)」)に記載されている。この記載によれば、ZrO2の比誘電率は結晶構造により違っており、単斜晶は25.9、正方晶は55.8、立方晶は44.4となっている。
この記載に照らすと、第1実施例で示した比誘電率30は立方晶と単斜晶の中間付近であり、第2実施例で示した比誘電率22〜25は単斜晶の比誘電率とほぼ一致している。このため実施例で得られたXRD結晶構造解析結果と比誘電率の対応が正しくとれていることが分かる。
なお、例えばZrO2に関して、温度により単斜晶→正方晶→立方晶と構造が変化する。上記実施例では、正方晶の検出が得られていないが、条件により正方晶が検出されていることもある。
【0069】
また、本第1および第2実施例によれば、スパッタリング下地がNiとCuで共に結晶質誘電体膜が常温で得られることが判明した。
特にスパッタリング下地がNiでは、Cuより大きな比誘電率が得られる。また、スパッタリング方式としては対向ターゲット方式の有効性が示された。
投入電力を上げても基板温度がそれほど上がらないことが判明した。これは対向ターゲット方式のようにプラズマの外に基板を設置する方式の利点であり、これにより投入電力の増加可能範囲を格段に大きくできる。
【0070】
第3実施例のように、非結晶性金属酸化膜を上下に挟んで結晶性金属酸化膜を形成した3層構造のキャパシタ誘電体膜12では、リーク電流低減に効果が高いことが判明した。
【0071】
つぎに、下地導電層にPtを用いた場合の結果、基板加熱の効果、および、本発明の手法で成膜された誘電体膜の熱的安定性を明らかとするための実施例を説明する。
【0072】
<6.第4実施例>
第1実施例等と同様に、印刷回路基板1の容量形成ベース基板2(図1参照)上にスパッタリング法などにより、メタルマスクを用いて下地導電層を形成した。但し、本実施例では、下部電極11にNiまたはPtをそれぞれ100nm厚形成した。この場合、下地導電層がNiの層の場合と、Ptの層の場合がある。
次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でZrO2膜を10nm形成した。このときの成膜条件は、図5の結果(非晶質金属酸化物)を得た第1実施例と同様に投入電力を2500Wにして、対向ターゲット方式のスパッタリングを行った。
第4実施例では、ZrO2膜の成膜時に結晶質金属酸化膜を得るために以下の条件を用いた。
【0073】
ターゲット:Zr、
投入電力Pw:2500W、
スパッタガス:ArおよびO2、
ガス圧Pg:0.5Pa、
O2分圧比:30%、
ターゲット−基板間の距離d:190mm、
基板温度T:室温。
【0074】
この成膜条件が第1実施例と異なる点は、ガス圧Pgを0.3Paから0.5Paに上げていることと、ターゲット−基板間の距離dを190mmとやや小さくしていることである。第4実施例におけるその他の条件は第1実施例と同じである。
【0075】
図10に、下地導電層がNiの場合のXRDによる構造解析結果を示す。
上記条件の対向ターゲット方式スパッタリングでは、単斜晶のピーク(m−ZrO2)並びに立方晶のピーク(c−ZrO2)が検出されている。このことから、上記スパッタリング条件で得られたキャパシタ誘電体膜12は、結晶質構造となっていることが分かる。また、下地導電層がPtの場合もほぼ同様の構造解析結果が得られ、単斜晶のピーク(m−ZrO2)並びに立方晶のピーク(c−ZrO2)が検出された。
【0076】
本実施例のZrO2の比誘電率はNi、Ptともに約27あり、単斜晶構造のみ比誘電率22〜25より高い値を示す。また上記成膜条件下において、基板温度をサーモラベルで測定したところ、下地導電層がNi,Ptの場合のそれぞれで100℃以下であり、基板温度の上昇はほとんどない。
【0077】
<7.第5実施例>
第1実施例と同様に、印刷回路基板1の容量形成ベース基板2(図1参照)の上にスパッタリング法などにより、メタルマスクを用いて下地導電層として、下部電極に100nmのNiの層を形成した。次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でZrO2膜を100nm形成した。結晶質金属酸化物を得るには以下の条件を用いた。この条件が、第4実施例と異なるのは、基板温度Tを室温ではなく100℃にして基板加熱していることである。
【0078】
ターゲット:Zr
投入電力Pw:2500W
スパッタガス:ArおよびO2
ガス圧Pg:0.5Pa
O2分圧比:30%
ターゲット−基板間の距離d:190mm
基板温度T:100℃
【0079】
図11に、XRDによる構造解析結果を示す。
上記条件の対向ターゲット方式スパッタリングでは、単斜晶のピーク(m−ZrO2)並びに立方晶のピーク(c−ZrO2)が検出されている。このことから、上記スパッタリング条件で得られたキャパシタ誘電体膜12は、結晶質構造となっていることが分かる。
【0080】
図11を、基板加熱を行っていない第4実施例の結果を示す図10と比較すると、基板加熱により単斜晶のピーク(m−ZrO2)並びに立方晶のピーク(c−ZrO2)が増加していることが分かる。
本実施例における成膜条件下において、第1実施例と同様に基板温度をサーモラベルで測定したところ、150℃以下であった。このことから、高エネルギー粒子の被着等といった基板加熱以外の要因による温度上昇は軽微であることが分かった。
【0081】
また、第5実施例で形成したキャパシタ誘電体膜12の比誘電率を測定した。その結果得られた比誘電率は約30であり、上記ピーク増加の効果により第4実施例で形成したキャパシタ誘電体膜12の比誘電率(約27)より大きな値を示した。
【0082】
<8.第4,第5実施例の結果の考察および比較例>
以上の第4,第5実施例によれば、上記スパッタ条件においては、キャパシタ誘電体膜12の成膜中に印刷回路基板1に熱エネルギーを加えることで結晶化が進行し、比誘電率を向上させることができることが判明した。
【0083】
一方、比較のために、第4の実施例で室温にてキャパシタ誘電体膜12を成膜した試料を200℃で熱処理(アニール)した。
図12に、アニール後の試料のXRDによる構造解析結果を示す。図12を図10と比較すると、単斜晶のピーク(m−ZrO2)並びに立方晶のピーク(c−ZrO2)に関しては大きな変化が見られない。このため、アニールによるZrO2の結晶化の進行はほとんどないことが分かる。
【0084】
以上の結果から、本実施形態における結晶質金属酸化膜のキャパシタ誘電体膜12を得る手法では、その成膜時に結晶化が進む。キャパシタ誘電体膜12の結晶化を促進し比誘電率を上げるには、基板加熱が望ましい場合もあるが、基板加熱なしでも十分に高い比誘電率が得られる。そして、キャパシタ誘電体膜12を対向スパッタリングにより成膜する場合、そのときの成膜温度を基板樹脂層3と同様な下層側の基板樹脂層の耐圧温度以下、室温以上とするとよい。
【0085】
第4,第5実施例において下地導電層をPtとした場合、下地導電層をNiとした場合と同等なXRD解析結果が得られ、比誘電率も同等にできた。
また、アニールしても特性が変化しないため、熱的安定性が高く、所望のキャパシタ値(キャパシタンス)が得られやすい。
【0086】
上記第1〜第5実施例のように条件を種々変えた対向スパッタリング手法では、成膜時の基板温度範囲は基板加熱なしで100℃以下とし、あるいは100℃の基板加熱を行った。これらの場合、基板の測定温度は150℃以下であり、この基板温度は現在使用可能な基板樹脂層の耐熱温度より十分小さい温度範囲となっている。
基板加熱をする場合、加熱エネルギーを加味しても、印刷回路基板1の実際の温度が基板樹脂層3の耐熱温度以下となるように、高エネルギーのスパッタ金属酸化物粒子に対し加える熱エネルギーを制御することが望ましい。
【0087】
本実施形態によれば、対向ターゲット方式等のスパッタリングにより、印刷回路基板1内に低温で結晶質金属酸化物の誘電体膜をもつ薄膜キャパシタを形成できる。また、結晶質金属酸化物を含むキャパシタ誘電体では、非晶質の誘電体膜に比べて、熱的に安定したキャパシタ特性を確保できる。このとき金属酸化物粒子はエネルギーが高いが、印刷回路基板1がプラズマに晒されないため、プラズマダメージが低い。
また、結晶質金属酸化物の誘電体材料に合わせて、下部電極材料を適度に選択することにより、結晶構造を選択することが可能であり、比誘電率が調整できる。
さらにゾルゲル法と比べると成膜工程が簡単である。
【0088】
本実施形態では対向ターゲット方式を主な例とするが、ECR方式でも試料が直接プラズマに晒されないで主に高エネルギーのスパッタ粒子を試料に照射することができる。よって、ECR方式やイオンビーム方式のスパッタリング法を用いることにより、印刷回路基板1に低プラズマダメージの結晶質金属酸化物の誘電体膜を形成することが可能である。
本実施形態で対向ターゲット方式、ECR方式およびEB方式のスパッタ法では、低プラズマダメージの結晶質金属酸化物の誘電体膜を形成するため、特にキャパシタで誘電体薄膜などが積層された構造では静電破壊を有効に回避できる。
【符号の説明】
【0089】
1…印刷回路基板、2…容量形成ベース基板、3…基板樹脂層、4A,4B…ビア、5A,5B…配線層、10…キャパシタ、11…下部電極、12…キャパシタ誘電体膜、13…上部電極。
【特許請求の範囲】
【請求項1】
基板樹脂層を層間に挟んで配線層を複数積層させた基板内部の基板樹脂層に容量素子を埋め込んで形成する容量素子形成工程を有し、
前記容量素子形成工程では、
配線層上の導電層または当該配線層で下部電極を形成し、
前記基板樹脂層の耐熱温度以下、室温以上で結晶質金属酸化物を含むキャパシタ誘電体膜を形成し、
前記キャパシタ誘電体膜の上面で前記下部電極と対向する上部電極を形成する
印刷回路基板の製造方法。
【請求項2】
前記結晶質金属酸化物の膜をスパッタリング法により形成する
請求項1に記載の印刷回路基板の製造方法。
【請求項3】
対向ターゲット方式、ECR方式またはイオンビーム方式のスパッタリング装置を用い、スパッタリング装置内で印刷回路基板をプラズマの外に置いて前記結晶質金属酸化物の膜を成膜する
請求項2に記載の印刷回路基板の製造方法。
【請求項4】
前記キャパシタ誘電体膜の前記結晶質金属酸化物は、前記プラズマの外に飛び出して印刷回路基板に到達する高エネルギーのスパッタ金属酸化物粒子により形成されている
請求項3に記載の印刷回路基板の製造方法。
【請求項5】
前記キャパシタ誘電体膜の前記結晶質金属酸化物は、前記プラズマの外に飛び出して印刷回路基板に到達する高エネルギーのスパッタ粒子に対し、当該印刷回路基板の温度が耐熱温度以下となる熱エネルギーを加えることにより形成されている
請求項4に記載の印刷回路基板の製造方法。
【請求項6】
前記キャパシタ誘電体膜の形成では、前記下部電極に接する非晶質金属酸化物の第1層と、前記第1の層の上に形成されている前記結晶質金属酸化物の第2層と、前記第2の層の上に形成され上面が前記上部電極と接触することとなる非晶質金属酸化物の第3の層とを、同一金属材料を用いて連続して形成する
請求項1〜5の何れかに記載の印刷回路基板の製造方法。
【請求項7】
前記下部電極において、前記キャパシタ誘電体膜と直接接触する部分の導電材料がニッケル(Ni)、銅(Cu)またはプラチナ(Pt)である
請求項3〜6の何れかに記載の印刷回路基板の製造方法。
【請求項8】
層間に基板樹脂層を挟んで配線層を複数積層させた基板内部の基板樹脂層に容量素子が埋め込まれており、
前記容量素子は、配線層上の導電層または当該配線層で下部電極が形成され、
前記下部電極の上に誘電体膜と上部電極が積層され、
前記誘電体膜が結晶質金属酸化物を含む
印刷回路基板。
【請求項9】
前記キャパシタ誘電体膜は、同一金属材料の酸化物からなる3つの層、すなわち、
前記下部電極に接する非晶質金属酸化物の第1層と、
第1の層上の前記結晶質金属酸化物の第2層と、
第2の層上で前記上部電極と接触する非晶質金属酸化物の第3の層と
を含む請求項8に記載の印刷回路基板。
【請求項10】
前記下部電極において、前記キャパシタ誘電体膜と直接接触する部分の導電材料がニッケル(Ni)、銅(Cu)またはプラチナ(Pt)である
請求項8または9に記載の印刷回路基板。
【請求項1】
基板樹脂層を層間に挟んで配線層を複数積層させた基板内部の基板樹脂層に容量素子を埋め込んで形成する容量素子形成工程を有し、
前記容量素子形成工程では、
配線層上の導電層または当該配線層で下部電極を形成し、
前記基板樹脂層の耐熱温度以下、室温以上で結晶質金属酸化物を含むキャパシタ誘電体膜を形成し、
前記キャパシタ誘電体膜の上面で前記下部電極と対向する上部電極を形成する
印刷回路基板の製造方法。
【請求項2】
前記結晶質金属酸化物の膜をスパッタリング法により形成する
請求項1に記載の印刷回路基板の製造方法。
【請求項3】
対向ターゲット方式、ECR方式またはイオンビーム方式のスパッタリング装置を用い、スパッタリング装置内で印刷回路基板をプラズマの外に置いて前記結晶質金属酸化物の膜を成膜する
請求項2に記載の印刷回路基板の製造方法。
【請求項4】
前記キャパシタ誘電体膜の前記結晶質金属酸化物は、前記プラズマの外に飛び出して印刷回路基板に到達する高エネルギーのスパッタ金属酸化物粒子により形成されている
請求項3に記載の印刷回路基板の製造方法。
【請求項5】
前記キャパシタ誘電体膜の前記結晶質金属酸化物は、前記プラズマの外に飛び出して印刷回路基板に到達する高エネルギーのスパッタ粒子に対し、当該印刷回路基板の温度が耐熱温度以下となる熱エネルギーを加えることにより形成されている
請求項4に記載の印刷回路基板の製造方法。
【請求項6】
前記キャパシタ誘電体膜の形成では、前記下部電極に接する非晶質金属酸化物の第1層と、前記第1の層の上に形成されている前記結晶質金属酸化物の第2層と、前記第2の層の上に形成され上面が前記上部電極と接触することとなる非晶質金属酸化物の第3の層とを、同一金属材料を用いて連続して形成する
請求項1〜5の何れかに記載の印刷回路基板の製造方法。
【請求項7】
前記下部電極において、前記キャパシタ誘電体膜と直接接触する部分の導電材料がニッケル(Ni)、銅(Cu)またはプラチナ(Pt)である
請求項3〜6の何れかに記載の印刷回路基板の製造方法。
【請求項8】
層間に基板樹脂層を挟んで配線層を複数積層させた基板内部の基板樹脂層に容量素子が埋め込まれており、
前記容量素子は、配線層上の導電層または当該配線層で下部電極が形成され、
前記下部電極の上に誘電体膜と上部電極が積層され、
前記誘電体膜が結晶質金属酸化物を含む
印刷回路基板。
【請求項9】
前記キャパシタ誘電体膜は、同一金属材料の酸化物からなる3つの層、すなわち、
前記下部電極に接する非晶質金属酸化物の第1層と、
第1の層上の前記結晶質金属酸化物の第2層と、
第2の層上で前記上部電極と接触する非晶質金属酸化物の第3の層と
を含む請求項8に記載の印刷回路基板。
【請求項10】
前記下部電極において、前記キャパシタ誘電体膜と直接接触する部分の導電材料がニッケル(Ni)、銅(Cu)またはプラチナ(Pt)である
請求項8または9に記載の印刷回路基板。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−124539(P2011−124539A)
【公開日】平成23年6月23日(2011.6.23)
【国際特許分類】
【出願番号】特願2010−161864(P2010−161864)
【出願日】平成22年7月16日(2010.7.16)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成23年6月23日(2011.6.23)
【国際特許分類】
【出願日】平成22年7月16日(2010.7.16)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]