【課題】性能を確保しながらコストを低減することができる半導体装置の製造方法を提供する。
【解決手段】貫通穴２が形成された基板１上にＡｌＮ層３、ＧａＮ層４、ｉ−ＡｌＧａＮ層５、ｎ−ＡｌＧａＮ層６及びｎ−ＧａＮ層７を形成する。更に、ソース電極９ｓ、ドレイン電極９ｄ及びゲート電極９ｇを形成し、半導体素子を形成する。その後、ＨＦ溶液中において、貫通穴２に向けて紫外線を照射することにより、ＡｌＮ層３を基板１から分離する。その後、ＡｌＮ層３を除去し、ＧａＮ層４の裏面に絶縁性の基板を貼り合わせる。 （もっと読む）

【課題】本発明は半導体装置および半導体装置の製造方法に関し、半導体装置の洗浄工程において半導体装置の半導体層の腐食防止を可能とすることを目的とする。
【解決手段】本発明に係る半導体装置は、半導体層と、前記半導体層に接続した電極部と、前記電極部に接続した、前記半導体層および前記電極部の構成材料よりイオン化傾向の大きい金属からなる犠牲金属層と、を備える。本発明に係る半導体装置の製造方法は、半導体ウェハに、半導体層と前記半導体層に接続した電極部を有する半導体装置と、前記半導体層と電気的に接続した電気接触領域と、を形成する形成工程と、洗浄液の電位に対して負の電位を導き得る導電体を、前記電気接触領域に接続する接続工程と、前記半導体ウェハを前記洗浄液に浸漬した状態で、前記電気接触領域に前記負の電位を印加しながら、洗浄する洗浄工程と、を備える。 （もっと読む）

【課題】高い移動度を有し光起電力を利用する有機電子デバイス、該デバイスを容易なプロセスで作製する方法を提供する。
【解決手段】従来とは異なる特定の環状構造のビシクロ化合物を溶媒に溶解した溶液を基板上に塗布することにより膜を製膜し、次いで加熱等の外部作用を加えることで、該ビシクロ化合物からエチレン誘導体を脱離させることにより基板上で変換された化合物を有機半導体として用いてなる光起電力を利用する有機電子デバイス、及びその作製方法。 （もっと読む）

【課題】放熱性を向上し、デバイスを形成でき、基板の厚みの制御性を向上できる、放熱基板の製造方法および放熱基板を提供する。
【解決手段】本発明の放熱基板１０ｂの製造方法は、以下の工程を備えている。まず、０．４μｍ以上３００μｍ以下の深さと、５μｍ²以上の面積とを有する凹部１１ａ１が形成された第１の主面１１ａと、第１の主面１１ａと反対側の第２の主面１１ｂとを含むとともに、ダイヤモンドを含まない材料よりなる基板１１が準備される。そして、気相法により第１の主面１１ａ上に、凹部１１ａ１の深さ以上の厚みのダイヤモンド層１３が成長される。そして、凹部１１ａ１の内部に位置するダイヤモンド層１３の凸部１３ａ１を研磨のストッパとして用いて、第２の主面１１ｂが研磨される。 （もっと読む）

【課題】主半導体層の側面のクラックの発生を防止することができ、リーク電流或いは電流コラプスを減少することができる半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置１において、一主面に中央領域１０２と外縁を含む中央領域１０２の外側であって露出された周辺領域１０３とを有する基板２と、基板２の一主面上に基板に比べて硬い半導体材料により構成され、周辺領域１０１の露出部側に傾斜した側面を持つメサ形状を有する主半導体層２０と、主半導体層２０の側面上に配設された絶縁膜１２Ｓとを備える。 （もっと読む）

【課題】酸化亜鉛系酸化物半導体層とゲート絶縁膜層界面に存在する酸素欠損を原因とした通電によるしきい電位シフトやリーク電流の存在によりディスプレイデバイス向けの薄膜トランジスタとしての信頼性が得られなかった。
【解決手段】酸化亜鉛系酸化物半導体とゲート絶縁膜の界面に発生する酸素欠陥を物性値変化のほとんど起こらない酸素族元素である硫黄やセレンおよびこれらの化合物を用いた表面処理により終端する。製造プロセスに大きな変更を伴わず、酸化物半導体上もしくはゲート絶縁膜上を気相または液相処理を行うだけで、酸素欠損を硫黄やセレン原子が効果的に置換し、電子補足サイトの発生を防止する。その結果、薄膜トランジスタ特性におけるしきい電位シフトやリーク電流の抑制が実現される。 （もっと読む）

【課題】電流変調が容易で、製造コストを抑えた縦型有機トランジスタ及びその製造方法を提供する。
【解決手段】上部電極（エミッタ電極１）と、下部電極（コレクタ電極２）と、両電極間に設けられた有機半導体３と、その有機半導体３内に設けられた層状連続体４とを有し、その層状連続体４が、連続する絶縁性金属化合物４ｂと、絶縁性金属化合物４ｂ内に分布する粒状金属４ａとを有するように構成して、上記課題を解決する。その製造方法は、下部電極（エミッタ電極１）が形成された基板１０上に下側有機半導体層３ｂを形成する工程と、下側有機半導体層３ｂ上に、連続する絶縁性金属化合物４ｂとその絶縁性金属化合物４ｂ内に分布する粒状金属４ａとを有する層状連続体４を形成する工程と、層状連続体４上に上側有機半導体層３ａを形成する工程と、上側有機半導体層３ａ上に上部電極（エミッタ電極１）を形成する工程とを有するように構成する。 （もっと読む）

【課題】スペーサ層の使用を不要にし、しかも低い転移密度を有するＡｌＩｎＧａＮ系の電子または光電子デバイスを提供する。
【解決手段】ＡｌＩｎＧａＮ合金層３は窒化物基板２上にエピタキシャル成長により製膜される。そして上記ＡｌＩｎＧａＮ合金層３はその成長の土台であった前記窒化物基板２から分離される。この結果得られる電子または光電子デバイス構造体は、高い品質のエピタキシャル層及び低い転移密度を有する基板となる。 （もっと読む）

【課題】工程途中での基板の破損を抑制または防止しつつ、基板を薄型化して分割することができる窒化物半導体素子の製造方法を提供する。
【解決手段】サファイアウエハ２０上に、複数の個別素子２１に対応したIII族窒化物半導体層３が成長させられる。次に、サファイアウエハ２０の内部に、たとえば波長３５５ｎｍのレーザ光によって、切断予定ライン２５に沿う加工領域３５が形成される。その後、サファイアウエハ２０が薄型化され、その過程で、サファイアウエハ２０自身の持つ応力によって、加工領域３５を起点として、サファイアウエハ２０が自発的に分割され、複数の個別素子２１に対応した複数の個別チップ１が得られる。 （もっと読む）

【課題】III族窒化物半導体から構成されるＨＥＭＴに於いて、電流コラプスの低減化と、ゲート−ドレイン間等の寄生容量の低減化とを両立化させて、利得向上による高周波化を可能にする。
【解決手段】半導体装置は、Al_xIn_yGa_1-x-yN(0≦x<1, 0≦y<1)のチャネル層２上に、Al_zGa_1-zN(Al組成zは0≦z≦1)の電子供給層３から成るヘテロ接合を形成したIII族窒化物半導体ヘテロ接合電界効果型トランジスタである。ゲート電極５の側面５Ｓ１，５Ｓ２から、ドレイン電極4b及びソース電極4a側に向かって、それぞれ誘電率がε₁、ε₂、…、ε_n（n≧2）（ε₁＞ε₂＞…＞ε_n）を有するｎ個の絶縁膜7a,7b, …,7nが、当該順序で、ゲート電極５とドレイン電極4b間及びゲート電極５とソース電極4a間に位置する電子供給層３の表面領域上に形成されている。 （もっと読む）

【課題】基板表面にダメージを与えたり、工程を増加させたりすることなくＴ型ゲートの庇部の下に空間を形成し寄生容量を低減できる半導体装置の製造方法を提供する。
【解決手段】周囲を保護絶縁膜６ａで被覆されるとともに、その庇部５ａの下に空間７ａを有するＴ型ゲート５を備えた半導体装置の製造方法であって、保護絶縁膜６ａをＣＶＤ法を用いて形成するに際し、予め、成膜圧力と、Ｔ型ゲート５の庇部５ａの内側および外側にそれぞれ形成された保護絶縁膜５ａの膜厚比Ｙとの関係式を求めるステップと、その関係式を用いて、空間７ａが得られる成膜圧力を算出するステップと、算出された成膜圧力に設定してＴ型ゲート５上に保護絶縁膜６ａを形成するステップとを有する。 （もっと読む）

【課題】 有機物を利用して薄膜トランジスタを製造しようとする場合、有機半導体薄膜のキャリア移動度が小さく、実用的な動作速度を有する有機薄膜トランジスタは得られなかった。この課題を解決するために縦型有機薄膜トランジスタが検討され、高速動作が期待されているが、十分な電流オンオフ比が得られないという課題がある。
【解決手段】 本発明の有機薄膜トランジスタは、第３の電極と第２の電極を有機半導体層の形成前に成膜し、同時にパターニングする。このように第３の電極の直上に同一の形状を有する第２の電極を配置する。その後第３の電極と第２の電極の一部もしくは全てを覆うように第１の電極上に有機半導体層を形成する。本発明によれば、良好な製造歩留まりで製造でき、かつ電流オンオフ比の大きな有機薄膜トランジスタが得られる。 （もっと読む）

【課題】 有機物を利用して薄膜トランジスタを製造しようとする場合、有機半導体薄膜のキャリア移動度が小さく、実用的な動作速度を有する有機薄膜トランジスタは得られなかった。この課題を解決するために縦型有機薄膜トランジスタも検討され、高速動作が期待されているが、十分な電流オンオフ比が得られないという課題がある。
【解決手段】 本発明の有機薄膜トランジスタは、基板上に第１の電極（ソース又はドレイン）、第１の有機半導体層、第３の電極（ゲート）、第２の有機半導体層、第２の電極（ドレイン又はソース）の順に積層した構造を有する。第３の電極と第２の電極の平面パターン形状を、開口部を有する同一平面パターン形状とする。これらの構造とすることで、大きなオンオフ比を有する有機薄膜トランジスタが得られる。 （もっと読む）

【課題】従来例に比較し容易に製造でき、閾値電圧の制御を高精度に行うことができるノーマリ＋オフ動作に近いノーマリオン特性又はノーマリオフ特性を有する高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】本発明の高電子移動度トランジスタは、第１の化合物半導体からなる第１の層と、第１の層の上に、自発分極を有する第２の化合物半導体からなる第２の層と、上方から見て前記第２の層の間であって第１の層の上に、第２の化合物半導体を構成元素に含み、且つ第２の層よりも結晶性が低下している第３の層と、第３の層の上に形成されたゲート電極と、第２の層の上に形成されたドレイン電極と、上方から見たときにゲート電極をドレイン電極と挟むように第２の層の上に形成されたソース電極と、を有し、第１の層と第２の層との界面近傍に２次元キャリアガス層が生じている。 （もっと読む）

【課題】酸化膜或いは絶縁膜が部分的に薄くなることによる耐圧の劣化や、その厚さが過剰になることによる直流利得gmの低下を防ぐことができる高性能な窒化物化合物半導体素子およびその製造方法を提供する。
【解決手段】ソース電極，ドレイン電極とそれぞれオーミック接触するｎ⁺コンタクト領域８，９、および電界集中の緩和を目的としたリサーフ層（リサーフ領域）と呼ばれるｎ^-領域１０を、それぞれ選択成長法によって形成する。選択成長法によるｎ⁺コンタクト領域８，９およびｎ^-領域１０の形成後に、選択成長によってｎ⁺コンタクト領域８，９およびｎ^-領域１０にそれぞれ生じた凸部８ａ，９ａおよび１０ａを化学機械研磨（ＣＭＰ）法により平坦する。 （もっと読む）

【課題】本発明は、ＩＭＤ（相互変調歪）を低減させることができる電界効果トランジスタの製造方法及び電界効果トランジスタ、この電界効果トランジスタを備えた半導体装置並びこの通信機器を備えた通信機器を提供するものである。
【解決手段】本発明に係る電界効果トランジスタ１は、化合物半導体基体１９に不純物をドーピングして形成した埋め込みゲート領域５を有する電界効果トランジスタ１において、前記化合物半導体基体１９に埋め込みゲート領域５の両側に隣接する凹部６Ｌ、６Ｒを設けることを特徴とする。 （もっと読む）

【課題】電極パッドの面積を確保しつつ、装置面積が小さい窒化物半導体装置を実現でき電極パッドの面積を確保しつつ、装置面積が小さい窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、基板１１と、基板１１の主面の上に形成され、主面と平行な方向に電子が走行するチャネル領域を有する窒化物半導体層１３と、窒化物半導体層１３における活性領域３０の上に互いに間隔をおいて形成された第１の電極１８及び第２の電極１７とを備えている。窒化物半導体層１３の上には、第１の電極１８を露出する開口部を有し且つ上面が平坦化された層間絶縁膜２３が形成され、層間絶縁膜２３における活性領域３０の上側の領域には、開口部から露出した第１の電極１８と電気的に接続された第１の電極パッド２５が形成されている。 （もっと読む）

本発明は、２つの固体材料の間に機能性界面を含むダイヤモンド電子デバイスであって、界面は、単結晶ダイヤモンドの第１の層の平坦な第１の表面及び第１のダイヤモンド層の第１の表面に形成された第２の層によって形成され、第２の層は、固体の非金属であり、ダイヤモンド、極性材料及び誘電体から選択され、単結晶ダイヤモンドの層の平坦な第１の表面は、Ｒ_ｑが１０ｎｍ未満であり、以下の特性：（ａ）第１の表面が、エッチングされた表面であること；
（ｂ）第１の表面を破壊する第１のダイヤモンド層における転位の密度が、０．０１４ｃｍ^２を超える面積に対して測定された場合に４００ｃｍ^−２未満であること；（ｃ）界面に平行し、界面から５０μｍ以内の第２の層内に存在する観念上の又は実際の表面を破壊する第２の層における転位の密度が、０．０１４ｃｍ^２を超える面積に対して測定された場合に４００ｃｍ^−２未満であること；及び（ｄ）第１の表面が１ｎｍ未満のＲ_ｑを有することのうちの少なくとも１つを有するダイヤモンド電子デバイスに関する。 （もっと読む）

シリコン・オン・インシュレータ（ＳＯＩ）ウェハ上に製造された相補型ＪＦＥＴを含む半導体デバイスが開示される。ｐ型ＪＦＥＴは、ｎ型ポリシリコンから形成された制御ゲート（１７０）を含み、ｎ型ＪＦＥＴは、ｐ型ポリシリコンから形成された制御ゲート（１１０）を含む。相補型ＪＦＥＴは、チャネル領域の下にバックゲートが形成された４端子ＪＦＥＴを含んでいてもよい。バックゲートは、分離構造内の切り込み領域を介して、チャネルの上に形成された制御ゲートに電気的に接続されてもよい。また、相補型ＪＦＥＴは、シリコン・ゲルマニウム（ＳｉＧｅ）又はシリコン・ゲルマニウム・カーボン（ＳｉＧｅＣ）などの層上に形成された歪みシリコン上に形成されてもよい。
（もっと読む）

ゲート領域を用いてチャネル−ウェルＰＮ接合を意図的に短絡させることによって、バックゲートコンタクトを有さず、２倍の相互コンダクタンスを有し、より高速なスイッチング速度を有する接合型電界効果トランジスタが実現される。これは、少なくともゲート領域において、チャネル−ウェルＰＮ接合、又はウェルと電気的に接触した埋込ゲートの下までアクティブ領域の側壁を露出させるよう、アクティブ領域の外側のフィールド酸化物を意図的にエッチング除去することにより達成される。そして、ポリシリコンをトレンチ内に堆積し、高濃度にドープし、且つアニール工程を用いてチャネル領域の頂部及び側壁内に不純物を押し込むことによって、チャネル領域の側壁に沿ってチャネル−ウェルＰＮ接合に達する“包囲型”ゲート領域が形成される。ゲート端子への印加バイアスがウェルにも印加され、ゲート−チャネルＰＮ接合及びチャネル−ウェルＰＮ接合の双方の周りの空乏領域によってチャネルの相互コンダクタンスが変調される。
（もっと読む）