半導体装置及びその製造方法
【課題】III族窒化物半導体から構成されるHEMTに於いて、電流コラプスの低減化と、ゲート−ドレイン間等の寄生容量の低減化とを両立化させて、利得向上による高周波化を可能にする。
【解決手段】半導体装置は、AlxInyGa1-x-yN(0≦x<1, 0≦y<1)のチャネル層2上に、AlzGa1-zN(Al組成zは0≦z≦1)の電子供給層3から成るヘテロ接合を形成したIII族窒化物半導体ヘテロ接合電界効果型トランジスタである。ゲート電極5の側面5S1,5S2から、ドレイン電極4b及びソース電極4a側に向かって、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有するn個の絶縁膜7a,7b, …,7nが、当該順序で、ゲート電極5とドレイン電極4b間及びゲート電極5とソース電極4a間に位置する電子供給層3の表面領域上に形成されている。
【解決手段】半導体装置は、AlxInyGa1-x-yN(0≦x<1, 0≦y<1)のチャネル層2上に、AlzGa1-zN(Al組成zは0≦z≦1)の電子供給層3から成るヘテロ接合を形成したIII族窒化物半導体ヘテロ接合電界効果型トランジスタである。ゲート電極5の側面5S1,5S2から、ドレイン電極4b及びソース電極4a側に向かって、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有するn個の絶縁膜7a,7b, …,7nが、当該順序で、ゲート電極5とドレイン電極4b間及びゲート電極5とソース電極4a間に位置する電子供給層3の表面領域上に形成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。具体的には、本発明は、III族窒化物半導体を用いた電界効果型トランジスタ(高電子移動度トランジスタ:HEMT)に関している。
【背景技術】
【0002】
窒化物半導体を用いたHEMTは、高破壊電界で且つ高電子移動度という特長を有するため、高周波且つ高出力で動作するデバイスとして期待されている。
【0003】
従来のHEMTでは、半導体表面のトラップの影響により電流が減少する「電流コラプス」を低減するために、ソース−ゲート間及びゲート−ドレイン間に膜厚の均一な絶縁膜(SiN)を形成し、しかも、ゲート電極の一部が上記絶縁膜上に形成されている構造が、提案されている(非特許文献1の図1を参照)。
【0004】
【非特許文献1】Y.Ando et al. , 10-W/mm AlGaNGaN HFET With a Field Modulating Plate, IEEE ELECTRON DEVICE LETTERS, VOL. 24, NO. 5, p289, MAY 2003
【発明の開示】
【発明が解決しようとする課題】
【0005】
上記の通り、ソース−ゲート間及びゲート−ドレイン間に、膜厚が均一な、誘電率の大きい絶縁膜(SiN)を形成し、且つ、ゲート電極の一部が上記絶縁膜上に形成された構造(フィールドプレート構造)を採用することで、ゲート電極端近傍に集中する電界が緩和され、その結果、半導体表面のトラップの影響が低減されて、電流コラプスと言う問題点は改善される。
【0006】
しかし、ソース−ゲート間及びゲート−ドレイン間に絶縁膜が形成されているため、却って、ソース−ゲート間及びゲート−ドレイン間の寄生容量が増加してしまい、その結果、利得が低下して、非特許文献1に提案されている構造は高周波化には不利であると言う課題が新たに生じている。
【0007】
本発明は、上記の様な技術状況に鑑みて成されたものであり、その主目的は、トランジスタの高周波化を図る際に、ソース−ゲート間及びゲート−ドレイン間の寄生容量の低減化と電流コラプスの低減化とを両立化させて、利得向上による高周波化を可能にする半導体装置の構成及びその製造方法を提供することにある。
【課題を解決するための手段】
【0008】
この発明の主題に係る半導体装置は、第1のIII族窒化物半導体から構成されるチャネル層と、前記チャネル層上に形成されており、前記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成され、且つ前記チャネル層との間でヘテロ接合を成す電子供給層と、前記電子供給層の表面上に形成されたゲート電極と、前記ゲート電極を挟んで対向する様に、前記電子供給層の前記表面上に形成されたソース電極及びドレイン電極と、前記ドレイン電極に対向した前記ゲート電極の側面の全体又はその一部から、前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有するn個の絶縁膜が当該順序で前記ゲート電極と前記ドレイン電極間に位置する前記電子供給層の前記表面の領域上に形成されて成る絶縁膜群とを備えたことを特徴とする。
【0009】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明の効果】
【0010】
本発明の主題によれば、動作時に、電界が集中するゲート電極のドレイン電極側の側面部分(平面視的には、ドレイン電極側のゲート電極端に相当。)に誘電率ε1より成る第1番目の絶縁膜を形成することで電界を緩和して電流コラプスの低減化を行うことが出来、且つ、ε1>ε2>…>εnを満足する誘電率εn (n≧2)より成るn個の絶縁膜をドレイン電極側に向けて順次に形成することで、非特許文献1に記載の先行例構造と比べて寄生容量を低減化することが出来、結果として、電流コラプスの低減化と、寄生容量の低減化に伴う高周波化に適した構造の実現と言う問題点を両立的に解決することが出来る。
【0011】
しかも、本発明の主題に於いて、ゲート電極が上記絶縁膜群に属する全ての又は一部の数の絶縁膜の上部を被覆する上部突出部分を有する電極構造を備えている場合には、ドレイン電極側のゲート電極端に於ける電界集中をより一層緩和することが出来るので、電流コラプスを更に一層低減化することが可能となる。
【0012】
又、本発明の主題に於いて、ゲート電極が上記絶縁膜群に属する全ての絶縁膜の上部を被覆する上部突出部分を有する電極構造を備えており、且つ、絶縁膜群に属する絶縁膜の内で最外部に位置する第n番目の絶縁膜(誘電率εn)の側面とドレイン電極の側面との間に空隙が存在する場合には、電流コラプスの更なる低減化を図りつつ、寄生容量を更に一層低減化することが出来る。
【0013】
しかも、本発明の主題に於いて、ゲート電極とソース電極間に位置する電子供給層の表面上に、電流コラプスの低減化には大きな影響を及ぼさない如何なる絶縁膜も形成されていない場合には、出来る限り最小数となる数の絶縁膜の配設を以ってして、電流コラプスの更なる低減化を図りつつ、更により一層の寄生容量の低減化を実現することが出来る。
【発明を実施するための最良の形態】
【0014】
(実施の形態1)
図1は、本実施の形態に係る窒化物半導体装置の一構成例を示す縦断面図である。図1の窒化物半導体装置は、III族窒化物半導体を用いたヘテロ接合電界効果型トランジスタ(HEMT)である。図1に示される通り、同装置は、基板1と、基板1の上面上に形成された第1のIII族窒化物半導体から構成されるチャネル層2と、チャネル層2の上面上に形成され、上記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成されており、且つチャネル層2との間でヘテロ接合を成す電子供給層3とを、備えている。更に、同装置は、電子供給層3の表面上に形成されたゲート電極としてのショットキー電極5と、ゲート電極5を挟んで対向する様に電子供給層3の表面上に形成されたソース電極及びドレイン電極としてのオーミック電極4a ,4b とを備えている。ここで、ショットキー電極5と電子供給層3とは、ショットキー接合を成している。又、オーミック電極4a ,4bと電子供給層3とは、オーミック接触している。
【0015】
尚、同装置は、オーミック電極4a ,4bに於ける接触抵抗の低減化のために、各オーミック電極4a ,4bの下部に位置する電子供給層3及びチャネル層2の内部に形成された、対応するn型の高濃度不純物領域6を有していても良い。
【0016】
更に、同装置に於いては、その中核的構成要素として、ドレイン電極4bに対向したゲート電極5の側面5S1の全体から、及び、ソース電極4aに対向したゲート電極5の側面5S2の全体から、それぞれ、ドレイン電極4bの側面及びソース電極4aの側面に至る迄(ドレイン電極4bの側面及びソース電極4aの側面に向かって)、誘電率がε1>ε2>…>εn(n≧2)を有するn個の絶縁膜7a,7b,7c,…,7n が、当該順序で、ゲート電極5とドレイン電極4b間に位置する電子供給層3の表面の領域上及びゲート電極5とソース電極4a間に位置する電子供給層3の表面の領域上に、形成されている。換言すれば、紙面に垂直なゲート幅方向に沿った横断面形状として同装置を平面視的に捉えた場合に、ゲート電極5とドレイン電極4b間に位置する電子供給層3の表面の領域上及びゲート電極5とソース電極4a間に位置する電子供給層3の表面の領域上には、ゲート電極5の側面全体を取り囲む様に、誘電率がε1>ε2>…>εn(n≧2)を有するn個の絶縁膜7a,7b,7c,…,7n が、当該順序で、形成されている。ここでは、これらの絶縁膜7a,7b,7c,…,7nから成る膜全体を、「絶縁膜群」と総称する。
【0017】
以上の構造を同装置は備えていることから、動作時に、電界が集中する、主としてドレイン電極4b側のゲート電極端に誘電率ε1より成る第1番目の絶縁膜7aを形成することで、電界を緩和して電流コラプスの低減化を行い、且つ、ε1>ε2>…>εnを満足する誘電率εn (n≧2)より成る絶縁膜を順次形成することで、非特許文献1に記載の先行例構造と比べて寄生容量を低減することが出来、以って、電流コラプスの低減化と寄生容量の低減化とを両立させることが出来る。
【0018】
尚、図1のゲート電極5の構造に代えて、後述する図26に示す様な、絶縁膜群に属する一部の絶縁膜7a,7b,…,7m(m<n:図26ではm=3である。)の上部を被覆する上部突出部5TPを有する電極構造を、ゲート電極5が備えている様にしても良い。この場合には、ドレイン電極4bに対向したゲート電極5の側面の一部、即ち、ゲート電極5の下部部分5Bの側面5S1の全体から、及び、ソース電極4aに対向したゲート電極5の側面の一部、即ち、ゲート電極5の下部部分5Bの側面5S2の全体から、それぞれ、ドレイン電極4bの側面及びソース電極4aの側面に至る迄、誘電率がε1>ε2>…>εn(n≧2)を有するn個の絶縁膜7a,7b,7c,…,7n が、当該順序で、ゲート電極5とドレイン電極4b間に位置する電子供給層3の表面の領域上及びゲート電極5とソース電極4a間に位置する電子供給層3の表面の領域上に、形成されていることになる。
【0019】
次に、本実施の形態の一例に係る図1の窒化物半導体装置の製造方法について記載する。
【0020】
図2〜図27は、本実施の形態に係る窒化物半導体装置の製造方法を工程順に示す縦断面図である。
【0021】
先ず始めに、図2に示す様に、例えば、サファイヤ、SiC(炭化シリコン)、GaN、又はSi等より成る基板1を準備する。
【0022】
次に、図3に示す様に、例えば、MBE(Molecular Beam Epitaxy:分子線エピタキシャル成長法)又はCVD(Chemical Vapor Deposition:気相成長法)により、基板1の主表面上に、チャネル層2及び電子供給層3を、この順序で積層する。ここで、チャネル層2は、第1のIII族窒化物半導体として、AlxInyGa1-x-yN(0≦x<1, 0≦y<1)から成る。これに対して、電子供給層3は、第1のIII族窒化物半導体よりもそのバンドギャプ幅が大きい第2のIII族窒化物半導体として、AlzGa1-zN(Al組成zは0≦z≦1)から成る。
【0023】
チャネル層2の厚さとしては、少なくとも電子が流れ得る厚さ(50 nm〜3000nm)があれば良く、チャネル層2に於ける不純物濃度は問われない。又、既述の通り、電子供給層3には、チャネル層2よりもそのバンドギャップ幅が広い物が用いられる。例えば、チャネル層2と電子供給層3との組み合わせとしては、GaN/ AlzGa1-z N(x=y=0の場合)、或いは、InyGa1-y N/AlzGa1-z N(x=0の場合)等が考えられる。電子供給層3の厚さに関しては、格子緩和しない程度の厚さ(5nm〜50nm)であれば良い。
【0024】
電子供給層3の不純物濃度は、電子供給層3を高耐圧層とするために、1×1018cm-3以下に設定される。ここで、不純物の導電型は常にn型である。尚、窒化物半導体では、意図的に不純物を導入しない場合(ノンドープ)に於いても、成長炉や雰囲気ガス中から不純物が窒化物半導体中に入り、窒化物半導体はn型の不純物を含むこととなる。このため、結晶成長に於いてノンドープであっても、実際の不純物濃度が1×1018cm-3以下であれば良い。
【0025】
尚、予め基板1の表面上にチャネル層2と電子供給層3とが積層形成されたものを、基板メーカー等から購入することとしても良い。
【0026】
次に、図4に示す様に、写真製版により、レジストパターン8を、ソース・ドレイン電極形成領域以外の電子供給層3の表面領域上に形成する。そして、レジストパターン8をマスクとして、オーミック金属(例えば、TiとAlとの積層膜、Ti、Al、Mo、Auの積層膜等)を蒸着し、その後にレジストパターン8を除去して、オーミック電極4a,4bを、電子供給層3の表面の内のソース・ドレイン電極形成領域上に形成する(リフトオフ法)(図5)。
【0027】
この際、オーミック電極4a,4b直下の半導体層3,2内にn型不純物を高濃度に有する領域を形成することで、オーミック電極を形成しても良い。その作製方法は、次の通りである。
【0028】
即ち、電子供給層3の表面の内で、写真製版法により、図1の高濃度n型不純物領域6を形成する以外の領域上に、レジストパターン8を形成する(図6)。このレジストパターン8は、次工程のイオン注入用マスクである。レジストパターン8の厚みは、1μm〜6μm程度(イオンが電子供給層3に達しない厚さ)であれば良い。注入されたイオンを遮断出来るのであれば、レジストパターン8に代えて、酸化膜等の膜を用いても良い。或いは、電子供給層3の表面上に10nm〜100nm程度の厚みの窒化膜又は酸化膜を形成した後に、レジストパターン8を形成しても良い。この窒化膜又は酸化膜は、イオン注入時に、電子供給層3を構成する原子(Al,Ga、N等)がイオンにより真空中に跳ね飛ばされるのを抑制する。その後、イオン注入装置を用いて電界加速したイオン9を照射し、イオン注入を行う(図7)。イオン9としては、n型不純物である原子であれば良い。具体的には、O、C、Si、S、Ge、Se、Sn、Te、Pb等であるが、不純物準位の浅いSi又はGeが望ましい。更にMn、Mg、Cu、Be等のp型不純物を同時にイオン注入することで、n型不純物の電気的活性化を増やしても良い。尚、イオン注入の加速エネルギー及び注入濃度は、電子供給層3の領域の内で高濃度n型不純物領域6を形成する領域に於ける不純物濃度が1×1018cm-3を超える様に設定すれば良い。この後、レジストパターン8を剥離し、注入したイオン9の活性化を行うための熱処理を行う。熱処理は、注入されたイオンと結晶構成原子とを置換させるため、及び、イオン注入で形成されたダメージを回復させるために行われる。このため、1000℃以上の温度で5秒間以上の時間で処理することが望ましい。又、雰囲気に関しては、電子供給層3の表面から窒素原子が抜けるのを防止するために、窒素ガス、又はアンモニアガス等の窒素が含まれたガス中で、当該熱処理を行うことが望ましい。更に、電子供給層3の表面からの窒素原子が抜けるのを防止するために、窒化膜、酸化膜、窒化アルミニウム等の膜で電子供給層3の表面を被った後に、熱処理を行っても良い。この後、先に記載したオーミック電極の形成方法によって、ソース・ドレインオーミック電極4a,4bを、高濃度n型不純物領域6の表面上に形成する(図8)。尚、これらのオーミック金属を積層した後に所定の温度でアニールすることで、オーミック電極4a,4bを合金化しても良い。
【0029】
この後、誘電率ε1を有する絶縁膜7aを、オーミック電極4a,4b間の電子供給層3の表面上、及びオーミック電極4a,4bの上面上(露出面上)に形成する。このとき、使用する絶縁膜がSiNやSiO2等の無機絶縁膜である場合には、例えばプラズマCVD法や蒸着法等による堆積によって、絶縁膜7aを形成しても良い。或いは、使用する絶縁膜が有機絶縁膜である場合には、スピンコートによる塗布と熱処理による硬化とにより、絶縁膜7aを形成しても良い。その上で、図9に示す様に、ゲート長方向(紙面に水平な方向)に必ずゲート電極形成領域10を含み得る寸法を有するレジストパターン11aを、オーミック電極4a,4b間の絶縁膜7aの表面上に形成する。そして、エッチングによって、レジストパターン11aによって覆われていない領域の絶縁膜7aを除去する(図10)。この際、エッチングには、RIE(Reactive Ion Etching)やICP(Inductivity Coupled Plasma)エッチングやECR(Electron Cyclotron Resonance)エッチング、イオンミリング等によるドライエッチングや、酸・アルカリによるウェットエッチングを用いて行う。その後、レジストパターン11aを除去する。
【0030】
次に、絶縁膜7aの誘電率ε1よりも小さい誘電率ε2を有する絶縁膜7bを、露出表面上に形成する(図11)。その上で、図12に示す様に、絶縁膜7a上に形成されている絶縁膜7bの全体を含んで平面視的に絶縁膜7aを覆う様に、レジストパターン11bを形成する。そして、エッチングによって、レジストパターン11bによって覆われていない領域の絶縁膜7bを除去し、更にレジストパターン11bを除去する。その後、絶縁膜7a上の絶縁膜7b以外の領域の表面を覆うレジストパターン11cを形成した上で(図13)、エッチングによって絶縁膜7a上の絶縁膜7bを除去し、最後にレジストパターン11cを除去する(図14)。これにより、オーミック電極4a,4b間の電子供給層3の表面上に、絶縁膜7aの周囲乃至は側面を全体的に取り囲む絶縁膜7bが、形成される。
【0031】
以上の工程では、先に絶縁膜7aを含んで覆う様にレジストパターン11bを形成し、レジストパターン11bで覆われていない絶縁膜7bをエッチングして絶縁膜7aの側面を全体的に取り囲む絶縁膜7bを絶縁膜7aの周囲に形成した。しかし、逆に、図11の構造に対してレジストパターン11cを形成して、先に絶縁膜7a上の絶縁膜7bをエッチングで除去し、その後、絶縁膜7aとこの絶縁膜7aの側面に全体的に接する残したい絶縁膜7bを覆う様なレジストパターン11dを形成した上で(図15)、エッチングによって、絶縁膜7bの不要な部分を除去することとしても良い。
【0032】
以上の様に、先に形成した絶縁膜の誘電率よりも小さい誘電率を有する絶縁膜を形成し、更に、不要な部分を除去するための形状を有するレジストパターンを形成した上で、当該レジストパターンをマスクとすることにより、不要な部分の絶縁膜を除去し、次に残存した絶縁膜の部分の上及び電子供給層3の表面上に形成された、残存した絶縁膜よりも更に小さい誘電率を有する絶縁膜を、同様の手法によって除去・残存させる工程を、繰り返す。
【0033】
これによって、図16に示した、誘電率がε1>ε2>…>εn(n≧2)の大小関係を有する絶縁膜7a,7b,…7nを、電子供給層3の表面上のソース電極4aとドレイン電極4b間に形成することが出来る。
【0034】
以上では、ソース電極4a及びドレイン電極4bの形成後に絶縁膜7a,7b,…7nを形成する工程を記載したが、先に絶縁膜7a,7b,…7nを形成し、その後に所定の位置にソース電極4a及びドレイン電極4bを形成することとしても良い。
【0035】
又、先の記載では、ソース電極4a及びドレイン電極4bを形成すべき電子供給層3の表面の各領域の直下に高濃度n型不純物領域6をそれぞれ形成し、次にソース電極4a及びドレイン電極4bを形成した上で、絶縁膜7a,7b,…7nの形成を行う工程を記載した。しかし、この様な工程に代えて、次の様な工程を採用しても良い。
【0036】
即ち、ソース電極4a及びドレイン電極4bを形成すべき電子供給層3の表面の各領域の直下に高濃度n型不純物領域6をそれぞれ形成した後に、誘電率ε1の絶縁膜7aを電子供給層3の表面上に全面的に形成し、既述した様なゲート電極形成領域10を含む寸法を有するレジストパターン11aを形成し、エッチングにより不要な絶縁膜7aを除去し、その上でレジストパターン11aを除去する(図17)。次に、図18に示す様に、絶縁膜7aの誘電率ε1よりも小さい誘電率ε2を有する絶縁膜7bを、形成する。そして、CMP処理によって、絶縁膜7bを平坦化する(図19)。その後、絶縁膜7aの表面全面上及びその周囲の絶縁膜7bの一部表面上に、平面視的に見て絶縁膜7aを含んで覆う様に、レジストパターン11bを形成し(図20)、エッチングによってレジストパターン11bによって覆われていない領域の絶縁膜7bを除去し、レジストパターン11bを除去する(図21)。これにより、絶縁膜7aと、絶縁膜7aの側面全体を覆って絶縁膜7aを取り囲む絶縁膜7bが、電子供給層3の表面上に形成される。
【0037】
以上の様に、先に電子供給層3の表面上に形成した絶縁膜の誘電率よりも小さい誘電率を有する、後の絶縁膜を、先に形成した絶縁膜の側面上及び上面上に形成し、先に形成した絶縁膜の上面上に形成した後の絶縁膜をCMP処理によって平坦化し、後の絶縁膜の不要な部分を除去するレジストパターンにより、後の絶縁膜の不要な部分を除去する手順を繰り返すことによって、図21に例示する様な、それぞれの誘電率がε1>ε2>…>εn(n≧2)の大小関係を有する絶縁膜7a,7b,…7nを電子供給層3上に形成することが出来、この後に、ソース電極4a及びドレイン電極4bを先に記載した方法で形成して、図16に示した構造を得ることが出来る。
【0038】
この様に、図17〜図21に例示したCMP処理を利用する製造方法によれば、当該工程がソース電極4a及びドレイン電極4bを形成する工程より前にあるため、CMP処理を利用して先の絶縁膜上に形成された不要な後の絶縁膜を平坦化により除去する前の段差は、それ以前に形成された絶縁膜上の不要な後の絶縁膜の部分のみから成り、その結果、誘電率がε1>ε2>…>εn(n≧2)の大小関係を有する絶縁膜7a,7b,…7nを、制御性良く、電子供給層3上に順次に形成することが出来る。
【0039】
この後、図22に示す様に、絶縁膜7aの上面の内でゲート電極形成領域10以外の部分の表面を覆う様に、レジストパターン12を形成する。そして、レジストパターン12をマスクとして絶縁膜7aのゲート電極形成領域10に該当する部分のみをエッチングによって除去し、その後、レジストパターン12を除去する。これによって、電子供給層3の表面をその底面とする、ゲート電極形成領域10に該当する開口部が、絶縁膜7aに形成される。
【0040】
次に、オーミック電極4a,4bの形成方法と同様な方法で、ゲート電極としてのショットキー電極5を絶縁膜7a内の上記開口部内に形成する。ここで、ゲート電極5を成す金属(ゲート金属)としては、n型窒化物半導体とショットキー接合を形成する金属であれば良い。例えば、Pt、Ni 等の仕事関数の高い金属、シリサイド、WN 等の窒化金属が窒化物半導体と接している構造である。ゲート電極5を形成するためには、リフトオフ法を用いることが出来る。この際、ゲート電極形成領域10以外をレジストパターン13で覆い(図23)、ショットキー電極5をリフトオフすることにより、絶縁膜7a,7b,…7nの上にゲート電極5がない構造(図24)を形成しても良いし、又は、ゲート電極形成領域10よりも広い開口を有したレジストパターン14を形成し(図25)、ショットキー電極5を、リフトオフにより、絶縁膜7a,7b,…7nより成る絶縁膜群の一部の上面上にゲート電極5がある構造(図26)となる様に形成しても良い(この場合には、ゲート電極5が、絶縁膜7aでその周囲全体が囲まれた下部5Bと、下部5Bに繋がりゲート長方向に突出した上部5Tとから成る。)。又は、ゲート金属を上記絶縁膜群の上面に全面的に蒸着した後、ゲート電極部分をレジストパターン15で被い(図27)、その他の部分をエッチングで除去する方法でも良く、この方法でも絶縁膜7a,7b,…7nの上面上にゲート電極5が無い構造(図24)、或いは、上記絶縁膜群の一部の上面上にゲート電極5の突出部5TPがある構造(図26)を形成することが出来る。
【0041】
又、上記絶縁膜群の一部の上面上をゲート電極5の上部5Tの突出部5TPが覆う構造(図26)の場合、ゲート電極5の突出部5TPで覆われる絶縁膜は7aのみだけでなくても良い。要は、m(1≦m<n)個の絶縁膜7a,7b,…7mの上面が、ゲート電極5の突出部5TPで覆われる。又、ゲート電極5を境に、ソース側の覆われる絶縁膜とドレイン側の覆われる絶縁膜とは互いに同じでなくても良い。即ち、絶縁膜上を覆うゲート電極5の突出部分5TPのゲート長方向に突出した長さが、ソース側とドレイン側とで同じでなくても良く、或いは、ソース側には絶縁膜上を覆うゲート電極5の突出部分5TPが無くても良い。
【0042】
以上に記載した工程を経ることにより、図24又は図26に示される構造を形成することが出来る。これにより、動作時に、電界が集中するゲート電極端(特にドレイン側に面したゲート電極端)に誘電率ε1より成る絶縁膜7aを形成することで電界を緩和して電流コラプスの低減を行い、且つ、ε1>ε2>…>εnの大小関係を満足する誘電率εn (n≧2)より成るn個の絶縁膜7a,7b,…7nをドレイン電極4b側及びソース電極4a側に向けて順次に形成することで、非特許文献1に記載の先行例構造と比べて寄生容量を低減することが出来、寄生容量の低減化を電流コラプスの低減化と両立させることが可能となる。
【0043】
なお、本実施の形態においては、レジストパターンを用いて所望の構造を形成する方法を示したが、所望の構造を形成するためには必ずしもレジストパターンを用いる必要はなく、絶縁膜の形成につづく全面エッチバック(いわゆるエッチバック法)によって形成してもよい。
【0044】
(実施の形態2)
図28は、本実施の形態に係る窒化物半導体装置の構成例を示す縦断面図である。図28に示す通り、ゲート電極5は、図26の構造例の場合と同様に、絶縁膜7aでその側面が全面的に取り囲まれた下部部分5Bと、下部部分5Bに繋がり、ソース電極4a側及びドレイン電極4b側の双方にゲート長方向に沿って突出した部分5TPを有する上部部分5Tとから成る。そして、ソース電極4a−ゲート電極5間では、ゲート電極5の下部部分5Bのソース電極4a側に対向した側面(ソース電極側ゲート端)から、ソース電極4a側に向かって、誘電率がε1,ε2(ε1>ε2)を有する2個の絶縁膜7a,7bが、この順序で、電子供給層3の表面上に形成されており、絶縁膜7a,7bの上面は共にゲート電極5の上部部分5Tの突出部分5TPで被覆されている。従って、最外側の絶縁膜7bとソース電極4a間には、空隙が生じている。他方、ゲート電極5−ドレイン電極4b間では、ゲート電極5の下部部分5Bのドレイン電極4b側に対向した側面(ドレイン電極側ゲート端)から、ドレイン電極4b側に向かって、誘電率がε1,ε2,…,εn(ε1>ε2>…>εn)(n≧2)を有するn個の絶縁膜7a,7b,7c,…,7nが、この順序で、電子供給層3の表面上に形成されており、しかも、n個の絶縁膜7a,7b,7c,…,7n中、第1番目の絶縁膜7aから第m番目(m<n)の絶縁膜7mまでのm個の絶縁膜の各々の上面が、共にゲート電極5の上部部分5Tの突出部分5TPで被覆されている。
【0045】
又、図29は、図28の構造の変形例を示す窒化物半導体装置の縦断面図である。図29の装置では、図28の装置と比較して、ゲート電極5−ドレイン電極4b間に於ける、ゲート電極5の上部部分5Tの突出部分5TPで上面が被覆されていない第(m+1)番目(図29ではm=3)の絶縁膜7m+1から最外側の第n番目の絶縁膜7nまでの全絶縁膜が除去された構造が実現されている。そのため、第3番目の絶縁膜7cとドレイン電極4b間に、空隙が生じている。
【0046】
更に、図30は、図29の構造の変形例を示す窒化物半導体装置の縦断面図である。図30の装置では、図29の装置と比較して、ソース電極4a−ゲート電極5間に於ける、ゲート電極5の上部部分5Tの突出部分5TPで以ってその上面が被覆されていない第3番目の絶縁膜7cから最外側の第n番目の絶縁膜7nまでの全絶縁膜が除去された構造が実現されている。そのため、第2番目の絶縁膜7bとソース電極4a間にも、空隙が生じている。
【0047】
尚、図28〜図30の構造に於いて、ゲート電極5の上部部分5Tの突出部分5TPで以ってその上面が被覆される絶縁膜の種類は、1種類以上であれば良く、又、ソース電極4a側の突出部分5TPで以ってその上面が被覆される絶縁膜の種類数と、ドレイン電極4bの突出部分5TPで以ってその上面が被覆される絶縁膜の種類数とが、同一である必要性は無く、双方とも相違していても良い。
【0048】
続いて、図31の縦断面図を用いて、本実施の形態に係る窒化物半導体装置(図28)の製造方法について記載する。尚、記載の便宜上、実施の形態1で記載した、絶縁膜群に属する複数の絶縁膜の上面にゲート電極5の突出部分5TPが接している構造であって、突出部分5TPを有するゲート電極5を形成した後の構造(図26)から、製造方法について説明する。
【0049】
先ず、図31に示す様に、ソース電極4a側の複数の絶縁膜の内で、ゲート電極5の突出部分5TPによりその上面が覆われていない複数の絶縁膜の上面をその底面とする開口部を有するレジストパターン16を形成する。次に、レジストパターン16をマスクとしてドライエッチングを行うことによって、その上面が覆われていないソース電極4a側の複数の絶縁膜の全てを除去する。その後に、レジストパターン16を除去する。この一連の工程により、図28に相当する構造を形成することが出来る。図29及び図30に示した構造についても、同様にエッチングで除去する絶縁膜の領域にレジスト開口部のあるレジストパターンを用いることで、所望の構造を形成することが出来る。
【0050】
以上に記載した方法により、上記絶縁膜の内の一部の絶縁膜の上部をゲート電極5の突出部分5TPが覆っている構造をゲート電極5が有している場合に於いて、絶縁膜の上部がゲート電極5の突出部分5TPによって被覆されていない領域の絶縁膜を除去した構造を形成することで、電流コラプスの低減化との両立を図りつつ、寄生容量を実施の形態1(図24、図26)の場合よりも更に低減化することが出来る。
【0051】
(実施の形態3)
図32は、本実施の形態に係る窒化物半導体装置の構成例を示す縦断面図である。図32に示す様に、ゲート電極5−ドレイン電極4b間に形成されている複数の絶縁膜7a,7b,7c,…,7n(ε1>ε2>…>εn(n≧2))の構造は、既述した図30の構造の場合と同一である。即ち、図32の例では、誘電率がε1>ε2>ε3の大小関係を満たす第1番目の絶縁膜7a、第2番目の絶縁膜7b、及び第3番目の絶縁膜7cが、この順序で、その上面がゲート電極5の突出部分5TPで全て被覆される態様で、ゲート電極5−ドレイン電極4b間の電子供給層3の表面上に形成されている。他方、ソース電極4a−ゲート電極5間のゲート端からソース電極4a側に向かって形成されている、誘電率がε1>ε2>…>εn(n≧2)の大小関係を満たす複数の絶縁膜7a,7b,7c,…,7nの構造は、図30の対応する構造とは顕著に相違する。即ち、ソース電極4a−ゲート電極5間に於いて、その上面がゲート電極5の突出部分5TPで全て被覆される絶縁膜から成る絶縁膜群のゲート長方向に於ける幅寸法が、ゲート電極5−ドレイン電極4b間に於いて、その上面がゲート電極5の突出部分5TPで全て被覆される絶縁膜から成る絶縁膜群のゲート長方向に於ける幅寸法よりも狭くなる様に、ソース電極4a−ゲート電極5間に絶縁膜7aのみが形成され且つソース電極4a側の絶縁膜7aの幅寸法がドレイン電極4b側の絶縁膜7aの幅寸法よりも小さく設定されている。ソース電極4a−ゲート電極5間の絶縁膜は、電流コラプスの低減化には殆ど寄与しないため、ソース電極4a側の絶縁膜7aの幅寸法はより小さい方が好ましいと、言える。
【0052】
図32の構造により、電流コラプスの低減化との両立を図りつつ、寄生容量を実施の形態2(図28〜図30)の場合よりも更に低減化することが出来る。
【0053】
又、図33は、本実施の形態に係る窒化物半導体装置の別の構成例を示す縦断面図である。図33に示す本装置の構造は、図32の装置の構造の変形例に相当しており、図32に於けるソース電極4a側の絶縁膜7a自体も除去されている構造である。図33に示す本装置の構造は、ソース電極4a−ゲート電極5間の絶縁膜は、電流コラプスの低減化には殆ど寄与しないことを考えると、且つ、寄生容量の低減化にとってはドレイン電極4b側の絶縁膜の数がより少ない方が良いことから、最適な構造を有している。
【0054】
続いて、図34の縦断面図を用いて、本実施の形態に係る窒化物半導体装置(図32)の製造方法について説明する。尚、説明の便宜上、実施の形態2で記載した、ゲート電極5の突出部分5TPの直下のみに絶縁膜がある、図30に示される構造の形成後からの製造方法について説明する。
【0055】
先ず、図34に示す様に、ソース電極4a側の絶縁膜の内で最外側の絶縁膜7bとソース電極4aとの間に形成されている空隙部分の一部に開口部を有するレジストパターン17を形成する。その上で、ウェットエッチングによって、ソース電極4a側の絶縁膜7a,7bを横方向から除去することで、ソース電極4a側の絶縁膜の幅を狭くすることが出来る。そして、レジストパターン17を除去することで、図32の構造を形成することが出来る。更に、ソース電極4a側の絶縁膜7a,7bを全てウェットエッチングによって除去することで、図33の最適な構造を形成することも出来る。
【0056】
<変形例>
上記製造方法では、ゲート電極5の突出部分5TPの直下にのみ絶縁膜がある構造の場合の一例である図30の構造を形成した後からの図33に示す構造の形成方法を説明した。しかし、本変形例では、図33に示す、ゲート電極5のドレイン電極4b側の突出部分5TPの直下にのみ絶縁膜7a,7b,7cを有する構造を、ウェットエッチングを用いることなく且つゲート電極5の形成工程よりも前の工程に於いて形成する場合について、説明する。尚、説明の便宜上、図8に示す、高濃度n型不純物領域6の形成後にソース電極4a及びドレイン電極4bの形成を行った後の工程から、説明を始める。
【0057】
先ず、実施の形態1で既述した方法によって、ソース電極4a及びドレイン電極4b間の電子供給層3の表面上に、必要とする数までの絶縁膜を形成する。ここでは、n=3の場合について説明する。即ち、図35に示す通り、ε1>ε2>ε3の大小関係を満たす誘電率をそれぞれ有する絶縁膜7a,7b,7cを、実施の形態1で説明した方法によって、順次に形成する。
【0058】
次に、図36に示す通り、絶縁膜7aに形成されるゲート形成領域10のドレイン電極4b側の部分から、ソース電極4a側に形成した絶縁膜7cまでの領域の上面をその底面とする開口部を有するレジストパターン18を形成する。
【0059】
次に、レジストパターン18をマスクとするドライエッチングによって、レジストパターン18の上記開口部直下に位置する絶縁膜の全てを、即ち、ソース電極4a側の絶縁膜7b、7c及び絶縁膜7aの一部を全て除去し、その後に、レジストパターン18を除去する。その上で、ネガ型レジストを用いて、残存する絶縁膜7aとソース電極4a間の電子供給層3の表面上に、残存する絶縁膜7aとの間にゲート形成領域10の寸法分だけの間隙を有し且つ残存する絶縁膜7aと対向する様に、残存する絶縁膜7a、ドレイン電極4b側の絶縁膜7b、7cと同一の高さを有するレジストパターン19を形成する(図37)。このとき、絶縁膜7aとネガ型レジストパターン19との間の寸法がゲート長となるため、使用する露光器の解像度制限によらず、重ね合わせ精度でゲート長を形成することが出来る。
【0060】
次に、図38に示す様に、ポジ型レジストを用いて、ドレイン電極4b側の絶縁膜7b、7cと、残存する絶縁膜7aと、残存する絶縁膜7aとレジストパターン19との間の間隙及びレジストパターン19の上面をその底面とする開口部を有するレジストパターン20を形成する。
【0061】
そして、ゲート電極を成すゲート金属5を蒸着し、リフトオフ法にて、残存する絶縁膜7aとレジストパターン19との間の間隙を完全に充填すると共に、更に、ドレイン電極4b側の絶縁膜7b、7cの上面と残存する絶縁膜7aの上面とを被覆するドレイン電極4b側の突出部分5TP及びレジストパターン19の上面を被覆するソース電極4a側の突出部分5TPを有するゲート電極5を形成する。その上で、リフトオフ後(レジストパターン20の除去後)に、ネガ型レジスト用の剥離液によって、ネガ型レジストパターン19を除去する。これにより、図33に示される所望の構造が形成される。尚、ゲート電極5の形成にスパッタを用いる場合には、図38で用いるポジ型レジストパターン20の膜厚を厚めに設定し、全面にスパッタにてゲート電極金属5を形成し、レジストパターン21を形成した後(図39)、イオンミリングにて、レジストパターン21に覆われていない部分のゲート電極金属を除去し、レジストパターン20,21の除去に引き続いて、ネガ型レジストパターン19を剥離液によって除去することでも、図33に示される所望の構造を形成することが出来る。
【0062】
本変形例によれば、ソース電極4a側およびドレイン電極4b側のゲート電極5の突出部分5TPの直下にのみ絶縁膜を有する構造からゲート電極5のソース電極4a側の突出部分5TPの直下に位置する絶縁膜のみをウェットエッチングによって除去する既述した製造方法と比べて、エッチング残無く、且つ、エッチング液による電子供給層3の表面並びにソース電極4a及びドレイン電極4bへの影響なく、図33の構造を有する窒化物半導体装置を製造することが出来る。
【0063】
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【0064】
本発明は、例えば、窒化物半導体を用いたHEMTに適用して好適である。
【図面の簡単な説明】
【0065】
【図1】本発明の実施の形態1に係る半導体装置の構造を示す縦断面図である。
【図2】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図3】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図4】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図5】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図6】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図7】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図8】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図9】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図10】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図11】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図12】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図13】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図14】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図15】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図16】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図17】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図18】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図19】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図20】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図21】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図22】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図23】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図24】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図25】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図26】実施の形態1に係る半導体装置の他の構造を示す縦断面図である。
【図27】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図28】実施の形態2に係る半導体装置の構造例を示す縦断面図である。
【図29】実施の形態2に係る半導体装置の別の構造例を示す縦断面図である。
【図30】実施の形態2に係る半導体装置の更に別の構造例を示す縦断面図である。
【図31】実施の形態2に係る半導体装置の製造工程を示す縦断面図である。
【図32】実施の形態3に係る半導体装置の構造例を示す縦断面図である。
【図33】実施の形態3に係る半導体装置の別の構造例を示す縦断面図である。
【図34】実施の形態3に係る半導体装置の製造工程を示す縦断面図である。
【図35】実施の形態3の変形例に係る半導体装置の製造工程を示す縦断面図である。
【図36】実施の形態3の変形例に係る半導体装置の製造工程を示す縦断面図である。
【図37】実施の形態3の変形例に係る半導体装置の製造工程を示す縦断面図である。
【図38】実施の形態3の変形例に係る半導体装置の製造工程を示す縦断面図である。
【図39】実施の形態3の変形例に係る半導体装置の製造工程を示す縦断面図である。
【符号の説明】
【0066】
1 基板、2 チャネル層、3 電子供給層、4a,4b オーミック電極、5 ショットキー電極、6 高濃度不純物領域、7a,7b,…,7n 絶縁膜、8 レジストパターン、9 イオン、10 ゲート電極形成領域、11a,11b,11c,11d レジストパターン、12〜18 レジストパターン、19 ネガ型フォトレジストによるレジストパターン、20 ポジ型フォトレジストによるレジストパターン、21 レジストパターン。
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。具体的には、本発明は、III族窒化物半導体を用いた電界効果型トランジスタ(高電子移動度トランジスタ:HEMT)に関している。
【背景技術】
【0002】
窒化物半導体を用いたHEMTは、高破壊電界で且つ高電子移動度という特長を有するため、高周波且つ高出力で動作するデバイスとして期待されている。
【0003】
従来のHEMTでは、半導体表面のトラップの影響により電流が減少する「電流コラプス」を低減するために、ソース−ゲート間及びゲート−ドレイン間に膜厚の均一な絶縁膜(SiN)を形成し、しかも、ゲート電極の一部が上記絶縁膜上に形成されている構造が、提案されている(非特許文献1の図1を参照)。
【0004】
【非特許文献1】Y.Ando et al. , 10-W/mm AlGaNGaN HFET With a Field Modulating Plate, IEEE ELECTRON DEVICE LETTERS, VOL. 24, NO. 5, p289, MAY 2003
【発明の開示】
【発明が解決しようとする課題】
【0005】
上記の通り、ソース−ゲート間及びゲート−ドレイン間に、膜厚が均一な、誘電率の大きい絶縁膜(SiN)を形成し、且つ、ゲート電極の一部が上記絶縁膜上に形成された構造(フィールドプレート構造)を採用することで、ゲート電極端近傍に集中する電界が緩和され、その結果、半導体表面のトラップの影響が低減されて、電流コラプスと言う問題点は改善される。
【0006】
しかし、ソース−ゲート間及びゲート−ドレイン間に絶縁膜が形成されているため、却って、ソース−ゲート間及びゲート−ドレイン間の寄生容量が増加してしまい、その結果、利得が低下して、非特許文献1に提案されている構造は高周波化には不利であると言う課題が新たに生じている。
【0007】
本発明は、上記の様な技術状況に鑑みて成されたものであり、その主目的は、トランジスタの高周波化を図る際に、ソース−ゲート間及びゲート−ドレイン間の寄生容量の低減化と電流コラプスの低減化とを両立化させて、利得向上による高周波化を可能にする半導体装置の構成及びその製造方法を提供することにある。
【課題を解決するための手段】
【0008】
この発明の主題に係る半導体装置は、第1のIII族窒化物半導体から構成されるチャネル層と、前記チャネル層上に形成されており、前記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成され、且つ前記チャネル層との間でヘテロ接合を成す電子供給層と、前記電子供給層の表面上に形成されたゲート電極と、前記ゲート電極を挟んで対向する様に、前記電子供給層の前記表面上に形成されたソース電極及びドレイン電極と、前記ドレイン電極に対向した前記ゲート電極の側面の全体又はその一部から、前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有するn個の絶縁膜が当該順序で前記ゲート電極と前記ドレイン電極間に位置する前記電子供給層の前記表面の領域上に形成されて成る絶縁膜群とを備えたことを特徴とする。
【0009】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明の効果】
【0010】
本発明の主題によれば、動作時に、電界が集中するゲート電極のドレイン電極側の側面部分(平面視的には、ドレイン電極側のゲート電極端に相当。)に誘電率ε1より成る第1番目の絶縁膜を形成することで電界を緩和して電流コラプスの低減化を行うことが出来、且つ、ε1>ε2>…>εnを満足する誘電率εn (n≧2)より成るn個の絶縁膜をドレイン電極側に向けて順次に形成することで、非特許文献1に記載の先行例構造と比べて寄生容量を低減化することが出来、結果として、電流コラプスの低減化と、寄生容量の低減化に伴う高周波化に適した構造の実現と言う問題点を両立的に解決することが出来る。
【0011】
しかも、本発明の主題に於いて、ゲート電極が上記絶縁膜群に属する全ての又は一部の数の絶縁膜の上部を被覆する上部突出部分を有する電極構造を備えている場合には、ドレイン電極側のゲート電極端に於ける電界集中をより一層緩和することが出来るので、電流コラプスを更に一層低減化することが可能となる。
【0012】
又、本発明の主題に於いて、ゲート電極が上記絶縁膜群に属する全ての絶縁膜の上部を被覆する上部突出部分を有する電極構造を備えており、且つ、絶縁膜群に属する絶縁膜の内で最外部に位置する第n番目の絶縁膜(誘電率εn)の側面とドレイン電極の側面との間に空隙が存在する場合には、電流コラプスの更なる低減化を図りつつ、寄生容量を更に一層低減化することが出来る。
【0013】
しかも、本発明の主題に於いて、ゲート電極とソース電極間に位置する電子供給層の表面上に、電流コラプスの低減化には大きな影響を及ぼさない如何なる絶縁膜も形成されていない場合には、出来る限り最小数となる数の絶縁膜の配設を以ってして、電流コラプスの更なる低減化を図りつつ、更により一層の寄生容量の低減化を実現することが出来る。
【発明を実施するための最良の形態】
【0014】
(実施の形態1)
図1は、本実施の形態に係る窒化物半導体装置の一構成例を示す縦断面図である。図1の窒化物半導体装置は、III族窒化物半導体を用いたヘテロ接合電界効果型トランジスタ(HEMT)である。図1に示される通り、同装置は、基板1と、基板1の上面上に形成された第1のIII族窒化物半導体から構成されるチャネル層2と、チャネル層2の上面上に形成され、上記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成されており、且つチャネル層2との間でヘテロ接合を成す電子供給層3とを、備えている。更に、同装置は、電子供給層3の表面上に形成されたゲート電極としてのショットキー電極5と、ゲート電極5を挟んで対向する様に電子供給層3の表面上に形成されたソース電極及びドレイン電極としてのオーミック電極4a ,4b とを備えている。ここで、ショットキー電極5と電子供給層3とは、ショットキー接合を成している。又、オーミック電極4a ,4bと電子供給層3とは、オーミック接触している。
【0015】
尚、同装置は、オーミック電極4a ,4bに於ける接触抵抗の低減化のために、各オーミック電極4a ,4bの下部に位置する電子供給層3及びチャネル層2の内部に形成された、対応するn型の高濃度不純物領域6を有していても良い。
【0016】
更に、同装置に於いては、その中核的構成要素として、ドレイン電極4bに対向したゲート電極5の側面5S1の全体から、及び、ソース電極4aに対向したゲート電極5の側面5S2の全体から、それぞれ、ドレイン電極4bの側面及びソース電極4aの側面に至る迄(ドレイン電極4bの側面及びソース電極4aの側面に向かって)、誘電率がε1>ε2>…>εn(n≧2)を有するn個の絶縁膜7a,7b,7c,…,7n が、当該順序で、ゲート電極5とドレイン電極4b間に位置する電子供給層3の表面の領域上及びゲート電極5とソース電極4a間に位置する電子供給層3の表面の領域上に、形成されている。換言すれば、紙面に垂直なゲート幅方向に沿った横断面形状として同装置を平面視的に捉えた場合に、ゲート電極5とドレイン電極4b間に位置する電子供給層3の表面の領域上及びゲート電極5とソース電極4a間に位置する電子供給層3の表面の領域上には、ゲート電極5の側面全体を取り囲む様に、誘電率がε1>ε2>…>εn(n≧2)を有するn個の絶縁膜7a,7b,7c,…,7n が、当該順序で、形成されている。ここでは、これらの絶縁膜7a,7b,7c,…,7nから成る膜全体を、「絶縁膜群」と総称する。
【0017】
以上の構造を同装置は備えていることから、動作時に、電界が集中する、主としてドレイン電極4b側のゲート電極端に誘電率ε1より成る第1番目の絶縁膜7aを形成することで、電界を緩和して電流コラプスの低減化を行い、且つ、ε1>ε2>…>εnを満足する誘電率εn (n≧2)より成る絶縁膜を順次形成することで、非特許文献1に記載の先行例構造と比べて寄生容量を低減することが出来、以って、電流コラプスの低減化と寄生容量の低減化とを両立させることが出来る。
【0018】
尚、図1のゲート電極5の構造に代えて、後述する図26に示す様な、絶縁膜群に属する一部の絶縁膜7a,7b,…,7m(m<n:図26ではm=3である。)の上部を被覆する上部突出部5TPを有する電極構造を、ゲート電極5が備えている様にしても良い。この場合には、ドレイン電極4bに対向したゲート電極5の側面の一部、即ち、ゲート電極5の下部部分5Bの側面5S1の全体から、及び、ソース電極4aに対向したゲート電極5の側面の一部、即ち、ゲート電極5の下部部分5Bの側面5S2の全体から、それぞれ、ドレイン電極4bの側面及びソース電極4aの側面に至る迄、誘電率がε1>ε2>…>εn(n≧2)を有するn個の絶縁膜7a,7b,7c,…,7n が、当該順序で、ゲート電極5とドレイン電極4b間に位置する電子供給層3の表面の領域上及びゲート電極5とソース電極4a間に位置する電子供給層3の表面の領域上に、形成されていることになる。
【0019】
次に、本実施の形態の一例に係る図1の窒化物半導体装置の製造方法について記載する。
【0020】
図2〜図27は、本実施の形態に係る窒化物半導体装置の製造方法を工程順に示す縦断面図である。
【0021】
先ず始めに、図2に示す様に、例えば、サファイヤ、SiC(炭化シリコン)、GaN、又はSi等より成る基板1を準備する。
【0022】
次に、図3に示す様に、例えば、MBE(Molecular Beam Epitaxy:分子線エピタキシャル成長法)又はCVD(Chemical Vapor Deposition:気相成長法)により、基板1の主表面上に、チャネル層2及び電子供給層3を、この順序で積層する。ここで、チャネル層2は、第1のIII族窒化物半導体として、AlxInyGa1-x-yN(0≦x<1, 0≦y<1)から成る。これに対して、電子供給層3は、第1のIII族窒化物半導体よりもそのバンドギャプ幅が大きい第2のIII族窒化物半導体として、AlzGa1-zN(Al組成zは0≦z≦1)から成る。
【0023】
チャネル層2の厚さとしては、少なくとも電子が流れ得る厚さ(50 nm〜3000nm)があれば良く、チャネル層2に於ける不純物濃度は問われない。又、既述の通り、電子供給層3には、チャネル層2よりもそのバンドギャップ幅が広い物が用いられる。例えば、チャネル層2と電子供給層3との組み合わせとしては、GaN/ AlzGa1-z N(x=y=0の場合)、或いは、InyGa1-y N/AlzGa1-z N(x=0の場合)等が考えられる。電子供給層3の厚さに関しては、格子緩和しない程度の厚さ(5nm〜50nm)であれば良い。
【0024】
電子供給層3の不純物濃度は、電子供給層3を高耐圧層とするために、1×1018cm-3以下に設定される。ここで、不純物の導電型は常にn型である。尚、窒化物半導体では、意図的に不純物を導入しない場合(ノンドープ)に於いても、成長炉や雰囲気ガス中から不純物が窒化物半導体中に入り、窒化物半導体はn型の不純物を含むこととなる。このため、結晶成長に於いてノンドープであっても、実際の不純物濃度が1×1018cm-3以下であれば良い。
【0025】
尚、予め基板1の表面上にチャネル層2と電子供給層3とが積層形成されたものを、基板メーカー等から購入することとしても良い。
【0026】
次に、図4に示す様に、写真製版により、レジストパターン8を、ソース・ドレイン電極形成領域以外の電子供給層3の表面領域上に形成する。そして、レジストパターン8をマスクとして、オーミック金属(例えば、TiとAlとの積層膜、Ti、Al、Mo、Auの積層膜等)を蒸着し、その後にレジストパターン8を除去して、オーミック電極4a,4bを、電子供給層3の表面の内のソース・ドレイン電極形成領域上に形成する(リフトオフ法)(図5)。
【0027】
この際、オーミック電極4a,4b直下の半導体層3,2内にn型不純物を高濃度に有する領域を形成することで、オーミック電極を形成しても良い。その作製方法は、次の通りである。
【0028】
即ち、電子供給層3の表面の内で、写真製版法により、図1の高濃度n型不純物領域6を形成する以外の領域上に、レジストパターン8を形成する(図6)。このレジストパターン8は、次工程のイオン注入用マスクである。レジストパターン8の厚みは、1μm〜6μm程度(イオンが電子供給層3に達しない厚さ)であれば良い。注入されたイオンを遮断出来るのであれば、レジストパターン8に代えて、酸化膜等の膜を用いても良い。或いは、電子供給層3の表面上に10nm〜100nm程度の厚みの窒化膜又は酸化膜を形成した後に、レジストパターン8を形成しても良い。この窒化膜又は酸化膜は、イオン注入時に、電子供給層3を構成する原子(Al,Ga、N等)がイオンにより真空中に跳ね飛ばされるのを抑制する。その後、イオン注入装置を用いて電界加速したイオン9を照射し、イオン注入を行う(図7)。イオン9としては、n型不純物である原子であれば良い。具体的には、O、C、Si、S、Ge、Se、Sn、Te、Pb等であるが、不純物準位の浅いSi又はGeが望ましい。更にMn、Mg、Cu、Be等のp型不純物を同時にイオン注入することで、n型不純物の電気的活性化を増やしても良い。尚、イオン注入の加速エネルギー及び注入濃度は、電子供給層3の領域の内で高濃度n型不純物領域6を形成する領域に於ける不純物濃度が1×1018cm-3を超える様に設定すれば良い。この後、レジストパターン8を剥離し、注入したイオン9の活性化を行うための熱処理を行う。熱処理は、注入されたイオンと結晶構成原子とを置換させるため、及び、イオン注入で形成されたダメージを回復させるために行われる。このため、1000℃以上の温度で5秒間以上の時間で処理することが望ましい。又、雰囲気に関しては、電子供給層3の表面から窒素原子が抜けるのを防止するために、窒素ガス、又はアンモニアガス等の窒素が含まれたガス中で、当該熱処理を行うことが望ましい。更に、電子供給層3の表面からの窒素原子が抜けるのを防止するために、窒化膜、酸化膜、窒化アルミニウム等の膜で電子供給層3の表面を被った後に、熱処理を行っても良い。この後、先に記載したオーミック電極の形成方法によって、ソース・ドレインオーミック電極4a,4bを、高濃度n型不純物領域6の表面上に形成する(図8)。尚、これらのオーミック金属を積層した後に所定の温度でアニールすることで、オーミック電極4a,4bを合金化しても良い。
【0029】
この後、誘電率ε1を有する絶縁膜7aを、オーミック電極4a,4b間の電子供給層3の表面上、及びオーミック電極4a,4bの上面上(露出面上)に形成する。このとき、使用する絶縁膜がSiNやSiO2等の無機絶縁膜である場合には、例えばプラズマCVD法や蒸着法等による堆積によって、絶縁膜7aを形成しても良い。或いは、使用する絶縁膜が有機絶縁膜である場合には、スピンコートによる塗布と熱処理による硬化とにより、絶縁膜7aを形成しても良い。その上で、図9に示す様に、ゲート長方向(紙面に水平な方向)に必ずゲート電極形成領域10を含み得る寸法を有するレジストパターン11aを、オーミック電極4a,4b間の絶縁膜7aの表面上に形成する。そして、エッチングによって、レジストパターン11aによって覆われていない領域の絶縁膜7aを除去する(図10)。この際、エッチングには、RIE(Reactive Ion Etching)やICP(Inductivity Coupled Plasma)エッチングやECR(Electron Cyclotron Resonance)エッチング、イオンミリング等によるドライエッチングや、酸・アルカリによるウェットエッチングを用いて行う。その後、レジストパターン11aを除去する。
【0030】
次に、絶縁膜7aの誘電率ε1よりも小さい誘電率ε2を有する絶縁膜7bを、露出表面上に形成する(図11)。その上で、図12に示す様に、絶縁膜7a上に形成されている絶縁膜7bの全体を含んで平面視的に絶縁膜7aを覆う様に、レジストパターン11bを形成する。そして、エッチングによって、レジストパターン11bによって覆われていない領域の絶縁膜7bを除去し、更にレジストパターン11bを除去する。その後、絶縁膜7a上の絶縁膜7b以外の領域の表面を覆うレジストパターン11cを形成した上で(図13)、エッチングによって絶縁膜7a上の絶縁膜7bを除去し、最後にレジストパターン11cを除去する(図14)。これにより、オーミック電極4a,4b間の電子供給層3の表面上に、絶縁膜7aの周囲乃至は側面を全体的に取り囲む絶縁膜7bが、形成される。
【0031】
以上の工程では、先に絶縁膜7aを含んで覆う様にレジストパターン11bを形成し、レジストパターン11bで覆われていない絶縁膜7bをエッチングして絶縁膜7aの側面を全体的に取り囲む絶縁膜7bを絶縁膜7aの周囲に形成した。しかし、逆に、図11の構造に対してレジストパターン11cを形成して、先に絶縁膜7a上の絶縁膜7bをエッチングで除去し、その後、絶縁膜7aとこの絶縁膜7aの側面に全体的に接する残したい絶縁膜7bを覆う様なレジストパターン11dを形成した上で(図15)、エッチングによって、絶縁膜7bの不要な部分を除去することとしても良い。
【0032】
以上の様に、先に形成した絶縁膜の誘電率よりも小さい誘電率を有する絶縁膜を形成し、更に、不要な部分を除去するための形状を有するレジストパターンを形成した上で、当該レジストパターンをマスクとすることにより、不要な部分の絶縁膜を除去し、次に残存した絶縁膜の部分の上及び電子供給層3の表面上に形成された、残存した絶縁膜よりも更に小さい誘電率を有する絶縁膜を、同様の手法によって除去・残存させる工程を、繰り返す。
【0033】
これによって、図16に示した、誘電率がε1>ε2>…>εn(n≧2)の大小関係を有する絶縁膜7a,7b,…7nを、電子供給層3の表面上のソース電極4aとドレイン電極4b間に形成することが出来る。
【0034】
以上では、ソース電極4a及びドレイン電極4bの形成後に絶縁膜7a,7b,…7nを形成する工程を記載したが、先に絶縁膜7a,7b,…7nを形成し、その後に所定の位置にソース電極4a及びドレイン電極4bを形成することとしても良い。
【0035】
又、先の記載では、ソース電極4a及びドレイン電極4bを形成すべき電子供給層3の表面の各領域の直下に高濃度n型不純物領域6をそれぞれ形成し、次にソース電極4a及びドレイン電極4bを形成した上で、絶縁膜7a,7b,…7nの形成を行う工程を記載した。しかし、この様な工程に代えて、次の様な工程を採用しても良い。
【0036】
即ち、ソース電極4a及びドレイン電極4bを形成すべき電子供給層3の表面の各領域の直下に高濃度n型不純物領域6をそれぞれ形成した後に、誘電率ε1の絶縁膜7aを電子供給層3の表面上に全面的に形成し、既述した様なゲート電極形成領域10を含む寸法を有するレジストパターン11aを形成し、エッチングにより不要な絶縁膜7aを除去し、その上でレジストパターン11aを除去する(図17)。次に、図18に示す様に、絶縁膜7aの誘電率ε1よりも小さい誘電率ε2を有する絶縁膜7bを、形成する。そして、CMP処理によって、絶縁膜7bを平坦化する(図19)。その後、絶縁膜7aの表面全面上及びその周囲の絶縁膜7bの一部表面上に、平面視的に見て絶縁膜7aを含んで覆う様に、レジストパターン11bを形成し(図20)、エッチングによってレジストパターン11bによって覆われていない領域の絶縁膜7bを除去し、レジストパターン11bを除去する(図21)。これにより、絶縁膜7aと、絶縁膜7aの側面全体を覆って絶縁膜7aを取り囲む絶縁膜7bが、電子供給層3の表面上に形成される。
【0037】
以上の様に、先に電子供給層3の表面上に形成した絶縁膜の誘電率よりも小さい誘電率を有する、後の絶縁膜を、先に形成した絶縁膜の側面上及び上面上に形成し、先に形成した絶縁膜の上面上に形成した後の絶縁膜をCMP処理によって平坦化し、後の絶縁膜の不要な部分を除去するレジストパターンにより、後の絶縁膜の不要な部分を除去する手順を繰り返すことによって、図21に例示する様な、それぞれの誘電率がε1>ε2>…>εn(n≧2)の大小関係を有する絶縁膜7a,7b,…7nを電子供給層3上に形成することが出来、この後に、ソース電極4a及びドレイン電極4bを先に記載した方法で形成して、図16に示した構造を得ることが出来る。
【0038】
この様に、図17〜図21に例示したCMP処理を利用する製造方法によれば、当該工程がソース電極4a及びドレイン電極4bを形成する工程より前にあるため、CMP処理を利用して先の絶縁膜上に形成された不要な後の絶縁膜を平坦化により除去する前の段差は、それ以前に形成された絶縁膜上の不要な後の絶縁膜の部分のみから成り、その結果、誘電率がε1>ε2>…>εn(n≧2)の大小関係を有する絶縁膜7a,7b,…7nを、制御性良く、電子供給層3上に順次に形成することが出来る。
【0039】
この後、図22に示す様に、絶縁膜7aの上面の内でゲート電極形成領域10以外の部分の表面を覆う様に、レジストパターン12を形成する。そして、レジストパターン12をマスクとして絶縁膜7aのゲート電極形成領域10に該当する部分のみをエッチングによって除去し、その後、レジストパターン12を除去する。これによって、電子供給層3の表面をその底面とする、ゲート電極形成領域10に該当する開口部が、絶縁膜7aに形成される。
【0040】
次に、オーミック電極4a,4bの形成方法と同様な方法で、ゲート電極としてのショットキー電極5を絶縁膜7a内の上記開口部内に形成する。ここで、ゲート電極5を成す金属(ゲート金属)としては、n型窒化物半導体とショットキー接合を形成する金属であれば良い。例えば、Pt、Ni 等の仕事関数の高い金属、シリサイド、WN 等の窒化金属が窒化物半導体と接している構造である。ゲート電極5を形成するためには、リフトオフ法を用いることが出来る。この際、ゲート電極形成領域10以外をレジストパターン13で覆い(図23)、ショットキー電極5をリフトオフすることにより、絶縁膜7a,7b,…7nの上にゲート電極5がない構造(図24)を形成しても良いし、又は、ゲート電極形成領域10よりも広い開口を有したレジストパターン14を形成し(図25)、ショットキー電極5を、リフトオフにより、絶縁膜7a,7b,…7nより成る絶縁膜群の一部の上面上にゲート電極5がある構造(図26)となる様に形成しても良い(この場合には、ゲート電極5が、絶縁膜7aでその周囲全体が囲まれた下部5Bと、下部5Bに繋がりゲート長方向に突出した上部5Tとから成る。)。又は、ゲート金属を上記絶縁膜群の上面に全面的に蒸着した後、ゲート電極部分をレジストパターン15で被い(図27)、その他の部分をエッチングで除去する方法でも良く、この方法でも絶縁膜7a,7b,…7nの上面上にゲート電極5が無い構造(図24)、或いは、上記絶縁膜群の一部の上面上にゲート電極5の突出部5TPがある構造(図26)を形成することが出来る。
【0041】
又、上記絶縁膜群の一部の上面上をゲート電極5の上部5Tの突出部5TPが覆う構造(図26)の場合、ゲート電極5の突出部5TPで覆われる絶縁膜は7aのみだけでなくても良い。要は、m(1≦m<n)個の絶縁膜7a,7b,…7mの上面が、ゲート電極5の突出部5TPで覆われる。又、ゲート電極5を境に、ソース側の覆われる絶縁膜とドレイン側の覆われる絶縁膜とは互いに同じでなくても良い。即ち、絶縁膜上を覆うゲート電極5の突出部分5TPのゲート長方向に突出した長さが、ソース側とドレイン側とで同じでなくても良く、或いは、ソース側には絶縁膜上を覆うゲート電極5の突出部分5TPが無くても良い。
【0042】
以上に記載した工程を経ることにより、図24又は図26に示される構造を形成することが出来る。これにより、動作時に、電界が集中するゲート電極端(特にドレイン側に面したゲート電極端)に誘電率ε1より成る絶縁膜7aを形成することで電界を緩和して電流コラプスの低減を行い、且つ、ε1>ε2>…>εnの大小関係を満足する誘電率εn (n≧2)より成るn個の絶縁膜7a,7b,…7nをドレイン電極4b側及びソース電極4a側に向けて順次に形成することで、非特許文献1に記載の先行例構造と比べて寄生容量を低減することが出来、寄生容量の低減化を電流コラプスの低減化と両立させることが可能となる。
【0043】
なお、本実施の形態においては、レジストパターンを用いて所望の構造を形成する方法を示したが、所望の構造を形成するためには必ずしもレジストパターンを用いる必要はなく、絶縁膜の形成につづく全面エッチバック(いわゆるエッチバック法)によって形成してもよい。
【0044】
(実施の形態2)
図28は、本実施の形態に係る窒化物半導体装置の構成例を示す縦断面図である。図28に示す通り、ゲート電極5は、図26の構造例の場合と同様に、絶縁膜7aでその側面が全面的に取り囲まれた下部部分5Bと、下部部分5Bに繋がり、ソース電極4a側及びドレイン電極4b側の双方にゲート長方向に沿って突出した部分5TPを有する上部部分5Tとから成る。そして、ソース電極4a−ゲート電極5間では、ゲート電極5の下部部分5Bのソース電極4a側に対向した側面(ソース電極側ゲート端)から、ソース電極4a側に向かって、誘電率がε1,ε2(ε1>ε2)を有する2個の絶縁膜7a,7bが、この順序で、電子供給層3の表面上に形成されており、絶縁膜7a,7bの上面は共にゲート電極5の上部部分5Tの突出部分5TPで被覆されている。従って、最外側の絶縁膜7bとソース電極4a間には、空隙が生じている。他方、ゲート電極5−ドレイン電極4b間では、ゲート電極5の下部部分5Bのドレイン電極4b側に対向した側面(ドレイン電極側ゲート端)から、ドレイン電極4b側に向かって、誘電率がε1,ε2,…,εn(ε1>ε2>…>εn)(n≧2)を有するn個の絶縁膜7a,7b,7c,…,7nが、この順序で、電子供給層3の表面上に形成されており、しかも、n個の絶縁膜7a,7b,7c,…,7n中、第1番目の絶縁膜7aから第m番目(m<n)の絶縁膜7mまでのm個の絶縁膜の各々の上面が、共にゲート電極5の上部部分5Tの突出部分5TPで被覆されている。
【0045】
又、図29は、図28の構造の変形例を示す窒化物半導体装置の縦断面図である。図29の装置では、図28の装置と比較して、ゲート電極5−ドレイン電極4b間に於ける、ゲート電極5の上部部分5Tの突出部分5TPで上面が被覆されていない第(m+1)番目(図29ではm=3)の絶縁膜7m+1から最外側の第n番目の絶縁膜7nまでの全絶縁膜が除去された構造が実現されている。そのため、第3番目の絶縁膜7cとドレイン電極4b間に、空隙が生じている。
【0046】
更に、図30は、図29の構造の変形例を示す窒化物半導体装置の縦断面図である。図30の装置では、図29の装置と比較して、ソース電極4a−ゲート電極5間に於ける、ゲート電極5の上部部分5Tの突出部分5TPで以ってその上面が被覆されていない第3番目の絶縁膜7cから最外側の第n番目の絶縁膜7nまでの全絶縁膜が除去された構造が実現されている。そのため、第2番目の絶縁膜7bとソース電極4a間にも、空隙が生じている。
【0047】
尚、図28〜図30の構造に於いて、ゲート電極5の上部部分5Tの突出部分5TPで以ってその上面が被覆される絶縁膜の種類は、1種類以上であれば良く、又、ソース電極4a側の突出部分5TPで以ってその上面が被覆される絶縁膜の種類数と、ドレイン電極4bの突出部分5TPで以ってその上面が被覆される絶縁膜の種類数とが、同一である必要性は無く、双方とも相違していても良い。
【0048】
続いて、図31の縦断面図を用いて、本実施の形態に係る窒化物半導体装置(図28)の製造方法について記載する。尚、記載の便宜上、実施の形態1で記載した、絶縁膜群に属する複数の絶縁膜の上面にゲート電極5の突出部分5TPが接している構造であって、突出部分5TPを有するゲート電極5を形成した後の構造(図26)から、製造方法について説明する。
【0049】
先ず、図31に示す様に、ソース電極4a側の複数の絶縁膜の内で、ゲート電極5の突出部分5TPによりその上面が覆われていない複数の絶縁膜の上面をその底面とする開口部を有するレジストパターン16を形成する。次に、レジストパターン16をマスクとしてドライエッチングを行うことによって、その上面が覆われていないソース電極4a側の複数の絶縁膜の全てを除去する。その後に、レジストパターン16を除去する。この一連の工程により、図28に相当する構造を形成することが出来る。図29及び図30に示した構造についても、同様にエッチングで除去する絶縁膜の領域にレジスト開口部のあるレジストパターンを用いることで、所望の構造を形成することが出来る。
【0050】
以上に記載した方法により、上記絶縁膜の内の一部の絶縁膜の上部をゲート電極5の突出部分5TPが覆っている構造をゲート電極5が有している場合に於いて、絶縁膜の上部がゲート電極5の突出部分5TPによって被覆されていない領域の絶縁膜を除去した構造を形成することで、電流コラプスの低減化との両立を図りつつ、寄生容量を実施の形態1(図24、図26)の場合よりも更に低減化することが出来る。
【0051】
(実施の形態3)
図32は、本実施の形態に係る窒化物半導体装置の構成例を示す縦断面図である。図32に示す様に、ゲート電極5−ドレイン電極4b間に形成されている複数の絶縁膜7a,7b,7c,…,7n(ε1>ε2>…>εn(n≧2))の構造は、既述した図30の構造の場合と同一である。即ち、図32の例では、誘電率がε1>ε2>ε3の大小関係を満たす第1番目の絶縁膜7a、第2番目の絶縁膜7b、及び第3番目の絶縁膜7cが、この順序で、その上面がゲート電極5の突出部分5TPで全て被覆される態様で、ゲート電極5−ドレイン電極4b間の電子供給層3の表面上に形成されている。他方、ソース電極4a−ゲート電極5間のゲート端からソース電極4a側に向かって形成されている、誘電率がε1>ε2>…>εn(n≧2)の大小関係を満たす複数の絶縁膜7a,7b,7c,…,7nの構造は、図30の対応する構造とは顕著に相違する。即ち、ソース電極4a−ゲート電極5間に於いて、その上面がゲート電極5の突出部分5TPで全て被覆される絶縁膜から成る絶縁膜群のゲート長方向に於ける幅寸法が、ゲート電極5−ドレイン電極4b間に於いて、その上面がゲート電極5の突出部分5TPで全て被覆される絶縁膜から成る絶縁膜群のゲート長方向に於ける幅寸法よりも狭くなる様に、ソース電極4a−ゲート電極5間に絶縁膜7aのみが形成され且つソース電極4a側の絶縁膜7aの幅寸法がドレイン電極4b側の絶縁膜7aの幅寸法よりも小さく設定されている。ソース電極4a−ゲート電極5間の絶縁膜は、電流コラプスの低減化には殆ど寄与しないため、ソース電極4a側の絶縁膜7aの幅寸法はより小さい方が好ましいと、言える。
【0052】
図32の構造により、電流コラプスの低減化との両立を図りつつ、寄生容量を実施の形態2(図28〜図30)の場合よりも更に低減化することが出来る。
【0053】
又、図33は、本実施の形態に係る窒化物半導体装置の別の構成例を示す縦断面図である。図33に示す本装置の構造は、図32の装置の構造の変形例に相当しており、図32に於けるソース電極4a側の絶縁膜7a自体も除去されている構造である。図33に示す本装置の構造は、ソース電極4a−ゲート電極5間の絶縁膜は、電流コラプスの低減化には殆ど寄与しないことを考えると、且つ、寄生容量の低減化にとってはドレイン電極4b側の絶縁膜の数がより少ない方が良いことから、最適な構造を有している。
【0054】
続いて、図34の縦断面図を用いて、本実施の形態に係る窒化物半導体装置(図32)の製造方法について説明する。尚、説明の便宜上、実施の形態2で記載した、ゲート電極5の突出部分5TPの直下のみに絶縁膜がある、図30に示される構造の形成後からの製造方法について説明する。
【0055】
先ず、図34に示す様に、ソース電極4a側の絶縁膜の内で最外側の絶縁膜7bとソース電極4aとの間に形成されている空隙部分の一部に開口部を有するレジストパターン17を形成する。その上で、ウェットエッチングによって、ソース電極4a側の絶縁膜7a,7bを横方向から除去することで、ソース電極4a側の絶縁膜の幅を狭くすることが出来る。そして、レジストパターン17を除去することで、図32の構造を形成することが出来る。更に、ソース電極4a側の絶縁膜7a,7bを全てウェットエッチングによって除去することで、図33の最適な構造を形成することも出来る。
【0056】
<変形例>
上記製造方法では、ゲート電極5の突出部分5TPの直下にのみ絶縁膜がある構造の場合の一例である図30の構造を形成した後からの図33に示す構造の形成方法を説明した。しかし、本変形例では、図33に示す、ゲート電極5のドレイン電極4b側の突出部分5TPの直下にのみ絶縁膜7a,7b,7cを有する構造を、ウェットエッチングを用いることなく且つゲート電極5の形成工程よりも前の工程に於いて形成する場合について、説明する。尚、説明の便宜上、図8に示す、高濃度n型不純物領域6の形成後にソース電極4a及びドレイン電極4bの形成を行った後の工程から、説明を始める。
【0057】
先ず、実施の形態1で既述した方法によって、ソース電極4a及びドレイン電極4b間の電子供給層3の表面上に、必要とする数までの絶縁膜を形成する。ここでは、n=3の場合について説明する。即ち、図35に示す通り、ε1>ε2>ε3の大小関係を満たす誘電率をそれぞれ有する絶縁膜7a,7b,7cを、実施の形態1で説明した方法によって、順次に形成する。
【0058】
次に、図36に示す通り、絶縁膜7aに形成されるゲート形成領域10のドレイン電極4b側の部分から、ソース電極4a側に形成した絶縁膜7cまでの領域の上面をその底面とする開口部を有するレジストパターン18を形成する。
【0059】
次に、レジストパターン18をマスクとするドライエッチングによって、レジストパターン18の上記開口部直下に位置する絶縁膜の全てを、即ち、ソース電極4a側の絶縁膜7b、7c及び絶縁膜7aの一部を全て除去し、その後に、レジストパターン18を除去する。その上で、ネガ型レジストを用いて、残存する絶縁膜7aとソース電極4a間の電子供給層3の表面上に、残存する絶縁膜7aとの間にゲート形成領域10の寸法分だけの間隙を有し且つ残存する絶縁膜7aと対向する様に、残存する絶縁膜7a、ドレイン電極4b側の絶縁膜7b、7cと同一の高さを有するレジストパターン19を形成する(図37)。このとき、絶縁膜7aとネガ型レジストパターン19との間の寸法がゲート長となるため、使用する露光器の解像度制限によらず、重ね合わせ精度でゲート長を形成することが出来る。
【0060】
次に、図38に示す様に、ポジ型レジストを用いて、ドレイン電極4b側の絶縁膜7b、7cと、残存する絶縁膜7aと、残存する絶縁膜7aとレジストパターン19との間の間隙及びレジストパターン19の上面をその底面とする開口部を有するレジストパターン20を形成する。
【0061】
そして、ゲート電極を成すゲート金属5を蒸着し、リフトオフ法にて、残存する絶縁膜7aとレジストパターン19との間の間隙を完全に充填すると共に、更に、ドレイン電極4b側の絶縁膜7b、7cの上面と残存する絶縁膜7aの上面とを被覆するドレイン電極4b側の突出部分5TP及びレジストパターン19の上面を被覆するソース電極4a側の突出部分5TPを有するゲート電極5を形成する。その上で、リフトオフ後(レジストパターン20の除去後)に、ネガ型レジスト用の剥離液によって、ネガ型レジストパターン19を除去する。これにより、図33に示される所望の構造が形成される。尚、ゲート電極5の形成にスパッタを用いる場合には、図38で用いるポジ型レジストパターン20の膜厚を厚めに設定し、全面にスパッタにてゲート電極金属5を形成し、レジストパターン21を形成した後(図39)、イオンミリングにて、レジストパターン21に覆われていない部分のゲート電極金属を除去し、レジストパターン20,21の除去に引き続いて、ネガ型レジストパターン19を剥離液によって除去することでも、図33に示される所望の構造を形成することが出来る。
【0062】
本変形例によれば、ソース電極4a側およびドレイン電極4b側のゲート電極5の突出部分5TPの直下にのみ絶縁膜を有する構造からゲート電極5のソース電極4a側の突出部分5TPの直下に位置する絶縁膜のみをウェットエッチングによって除去する既述した製造方法と比べて、エッチング残無く、且つ、エッチング液による電子供給層3の表面並びにソース電極4a及びドレイン電極4bへの影響なく、図33の構造を有する窒化物半導体装置を製造することが出来る。
【0063】
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【0064】
本発明は、例えば、窒化物半導体を用いたHEMTに適用して好適である。
【図面の簡単な説明】
【0065】
【図1】本発明の実施の形態1に係る半導体装置の構造を示す縦断面図である。
【図2】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図3】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図4】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図5】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図6】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図7】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図8】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図9】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図10】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図11】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図12】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図13】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図14】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図15】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図16】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図17】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図18】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図19】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図20】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図21】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図22】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図23】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図24】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図25】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図26】実施の形態1に係る半導体装置の他の構造を示す縦断面図である。
【図27】実施の形態1に係る半導体装置の製造工程を示す縦断面図である。
【図28】実施の形態2に係る半導体装置の構造例を示す縦断面図である。
【図29】実施の形態2に係る半導体装置の別の構造例を示す縦断面図である。
【図30】実施の形態2に係る半導体装置の更に別の構造例を示す縦断面図である。
【図31】実施の形態2に係る半導体装置の製造工程を示す縦断面図である。
【図32】実施の形態3に係る半導体装置の構造例を示す縦断面図である。
【図33】実施の形態3に係る半導体装置の別の構造例を示す縦断面図である。
【図34】実施の形態3に係る半導体装置の製造工程を示す縦断面図である。
【図35】実施の形態3の変形例に係る半導体装置の製造工程を示す縦断面図である。
【図36】実施の形態3の変形例に係る半導体装置の製造工程を示す縦断面図である。
【図37】実施の形態3の変形例に係る半導体装置の製造工程を示す縦断面図である。
【図38】実施の形態3の変形例に係る半導体装置の製造工程を示す縦断面図である。
【図39】実施の形態3の変形例に係る半導体装置の製造工程を示す縦断面図である。
【符号の説明】
【0066】
1 基板、2 チャネル層、3 電子供給層、4a,4b オーミック電極、5 ショットキー電極、6 高濃度不純物領域、7a,7b,…,7n 絶縁膜、8 レジストパターン、9 イオン、10 ゲート電極形成領域、11a,11b,11c,11d レジストパターン、12〜18 レジストパターン、19 ネガ型フォトレジストによるレジストパターン、20 ポジ型フォトレジストによるレジストパターン、21 レジストパターン。
【特許請求の範囲】
【請求項1】
第1のIII族窒化物半導体から構成されるチャネル層と、
前記チャネル層上に形成されており、前記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成され、且つ前記チャネル層との間でヘテロ接合を成す電子供給層と、
前記電子供給層の表面上に形成されたゲート電極と、
前記ゲート電極を挟んで対向する様に、前記電子供給層の前記表面上に形成されたソース電極及びドレイン電極と、
前記ドレイン電極に対向した前記ゲート電極の側面の全体又はその一部から、前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有するn個の絶縁膜が当該順序で前記ゲート電極と前記ドレイン電極間に位置する前記電子供給層の前記表面の領域上に形成されて成る絶縁膜群とを備えたことを特徴とする、
半導体装置。
【請求項2】
請求項1記載の半導体装置であって、
前記n個の絶縁膜は、前記ゲート電極の前記側面の前記一部から前記ドレイン電極側に向かって形成されており、
前記ゲート電極の前記側面の前記一部は前記ゲート電極の下部部分の側面に該当しており、
前記ゲート電極の前記下部部分に繋がる上部部分は、前記ゲート電極の前記下部部分よりも前記ドレイン電極側に向かって突出しており、
前記ゲート電極の前記上部部分の内で突出部分は、誘電率がε1の第1番目の絶縁膜から誘電率がεm(m<n)の第m番目の絶縁膜までのm個の絶縁膜の上面を被覆していることを特徴とする、
半導体装置。
【請求項3】
請求項1記載の半導体装置であって、
前記n個の絶縁膜は、前記ゲート電極の前記側面の前記一部から前記ドレイン電極側に向かって形成されており、
前記ゲート電極の前記側面の前記一部は前記ゲート電極の下部部分の側面に該当しており、
前記ゲート電極の前記下部部分に繋がる上部部分は、前記ゲート電極の前記下部部分よりも前記ドレイン電極側に向かって突出しており、
前記ゲート電極の前記上部部分の内で突出部分は、前記n個の絶縁膜の上面全体を被覆しており、
誘電率がεnの第n番目の絶縁膜と前記ドレイン電極との間には、空隙が存在することを特徴とする、
半導体装置。
【請求項4】
請求項3記載の半導体装置であって、
前記ゲート電極と前記ソース電極間に位置する前記電子供給層の前記表面の領域上には、各誘電率がε1>ε2>…>εn(n≧2)の大小関係を満足する前記n個の絶縁膜が一切形成されてはいないことを特徴とする、
半導体装置。
【請求項5】
第1のIII族窒化物半導体から構成されるチャネル層と、前記チャネル層上に形成されており、前記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成され且つ前記チャネル層との間でヘテロ接合を成す電子供給層とが順次に積層された基板を有する半導体装置の製造方法であって、
前記電子供給層の表面上に対向し合うソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、少なくとも、前記ドレイン電極側に向かってそれぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有するn個の絶縁膜を当該順序で形成する工程と、
少なくとも、誘電率ε1を有する第1番目の絶縁膜と同一の高さを有し且つ前記第1番目の絶縁膜の側面と全面的に接触するゲート電極を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項6】
請求項5記載の半導体装置の製造方法であって、
前記n個の絶縁膜を形成する工程は、
前記電子供給層の前記表面上に先に形成した第k番目(1≦k<n−1)の絶縁膜の誘電率よりも小さな誘電率を有する第(k+1)番目の絶縁膜を、前記電子供給層の前記表面上及び前記第1番目の絶縁膜から前記第k番目の絶縁膜までのk個の絶縁膜の上面上に形成し、不要な部分のみを除去するレジストパターンを用いることにより、前記第(k+1)番目の絶縁膜の内で不要な部分のみを除去して、除去後に残存する第(k+1)番目の絶縁膜が前記第k番目の絶縁膜の側面全体を取り囲むこととし、次に前記第(k+1)番目の絶縁膜よりも小さな誘電率を有する第(k+2)番目の絶縁膜を、前記電子供給層の前記表面上及び前記第1番目の絶縁膜から前記残存する第(k+1)番目の絶縁膜までの(k+1)個の絶縁膜の上面上に形成して、前記第(k+2)番目の絶縁膜が前記残存する第(k+1)番目の絶縁膜の側面全体のみを取り囲む様に前記第(k+2)番目の絶縁膜を除去する工程を順次に繰り返す工程から成ることを特徴とする、
半導体装置の製造方法。
【請求項7】
請求項5記載の半導体装置の製造方法であって、
前記n個の絶縁膜を形成する工程は、
前記電子供給層の前記表面上に先に形成した第k番目(1≦k<n)の絶縁膜の誘電率よりも小さな誘電率を有する第(k+1)番目の絶縁膜を、前記電子供給層の前記表面上及び前記第1番目の絶縁膜から前記第k番目の絶縁膜までのk個の絶縁膜の上面上に形成し、前記第1番目の絶縁膜から前記第k番目の絶縁膜までの前記k個の絶縁膜の前記上面上に形成された前記第(k+1)番目の絶縁膜をCMP処理によって除去することで前記第(k+1)番目の絶縁膜を平坦化し、その後、不要な部分のみを除去するレジストパターンを用いることにより、前記平坦化された第(k+1)番目の絶縁膜の内で不要な部分のみを除去して、除去後に残存する第(k+1)番目の絶縁膜が前記第k番目の絶縁膜の側面全体を取り囲む工程を順次に繰り返す工程から成り、
前記ソース電極及び前記ドレイン電極を形成する工程は、前記n個の絶縁膜を形成する工程の後に実行されることを特徴とする、
半導体装置の製造方法。
【請求項8】
請求項5記載の半導体装置の製造方法であって、
前記n個の絶縁膜を形成する工程は、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、前記ソース電極側及び前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有する前記n個の絶縁膜を当該順序で形成する工程であり、
前記ゲート電極形成工程は、
前記第1番目の絶縁膜の内部に形成されてその側面全体が前記第1番目の絶縁膜で取り囲まれた下部部分と、
前記下部部分に繋がっており、前記ドレイン電極側の前記n個の絶縁膜の内でm1個(1≦m1<n)の絶縁膜の各上面を被覆する前記ドレイン電極側に突出した部分と、前記ソース電極側の前記n個の絶縁膜の内でm2個(1≦m2<n)の絶縁膜の各上面を被覆する前記ソース電極側に突出した部分とを有する上部部分とから成る前記ゲート電極を形成する工程であり、
前記ゲート電極の形成後に、エッチングにより、前記ドレイン電極側の第(m1+1)番目の絶縁膜から第n番目の絶縁膜までの全てを、又は/及び、前記ソース電極側の第(m2+1)番目の絶縁膜から第n番目の絶縁膜までの全てを、除去する工程を更に備えることを特徴とする、
半導体装置の製造方法。
【請求項9】
請求項5記載の半導体装置の製造方法であって、
前記n個の絶縁膜を形成する工程は、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、前記ソース電極側及び前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有する前記n個の絶縁膜を当該順序で形成する工程であり、
前記ゲート電極形成工程は、
前記第1番目の絶縁膜の内部に形成されてその側面全体が前記第1番目の絶縁膜で取り囲まれた下部部分と、
前記下部部分に繋がっており、前記ドレイン電極側の前記n個の絶縁膜の内でm1個(1≦m1<n)の絶縁膜の各上面を被覆する前記ドレイン電極側に突出した部分と、前記ソース電極側の前記n個の絶縁膜の内でm2個(1≦m2<n)の絶縁膜の各上面を被覆する前記ソース電極側に突出した部分とを有する上部部分とから成る前記ゲート電極を形成する工程であり、
前記ゲート電極の形成後に、ドライエッチングにより、前記ドレイン電極側の第(m1+1)番目の絶縁膜から第n番目の絶縁膜までの全てを、及び、前記ソース電極側の第(m2+1)番目の絶縁膜から第n番目の絶縁膜までの全てを、除去する工程と、
前記除去工程後の前記ソース電極側の第m2番目の絶縁膜と前記ソース電極間の空隙部分の一部に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、ウェットエッチングにより、前記除去工程後の前記ソース電極側の絶縁膜の一部又は全部を除去する工程とを更に備えることを特徴とする、
半導体装置の製造方法。
【請求項10】
請求項5記載の半導体装置の製造方法であって、
前記n個の絶縁膜を形成する工程は、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、前記ソース電極側及び前記ドレイン電極側に向かって、且つ、最も外側の絶縁膜が前記ソース電極及び前記ドレイン電極の各々との間に空隙を形成する様に、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有する前記n個の絶縁膜を当該順序で形成する工程と、
誘電率がε1の前記第1番目の絶縁膜の内でゲート電極形成領域に該当する部分の前記ドレイン電極側の端部から前記第1番目の絶縁膜の前記ソース電極側の側面までの領域の上面と、前記ソース電極側の第2番目の絶縁膜から第n番目の絶縁膜までの(n−1)個の絶縁膜の各々の上面とを、その底面とする開口部を有するレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記開口部直下の全ての絶縁膜を除去する工程と、
前記開口部直下の前記全ての絶縁膜を除去する工程後に、残存する第1番目の絶縁膜と前記ソース電極との間の前記電子供給層の表面上に、前記残存する第1番目の絶縁膜との間に前記ゲート電極形成領域のゲート長方向に於ける寸法を有する間隙部分を形成し、且つ、前記残存する第1番目の絶縁膜及び前記ドレイン電極側の(n−1)個の絶縁膜と同一高さを有する、露光済みのネガ型レジストパターンを形成する工程とを備えており、
前記n個の絶縁膜を形成する工程後に引き続いて行われる前記ゲート電極形成工程は、
前記ネガ型レジストパターン、前記残存する第1番目の絶縁膜及び前記ドレイン電極側の前記(n−1)個の絶縁膜の各々の上面をその底面とする開口部を有するポジ型レジストパターンを形成する工程と、
前記ポジ型レジストパターンの形成後に、前記ネガ型レジストパターンと前記残存する第1番目の絶縁膜との間の前記間隙部分を完全に充填する下部部分と、前記下部部分に繋がり且つ前記ネガ型レジストパターンの前記上面を被覆するソース電極側突出部分及び前記残存する第1番目の絶縁膜及び前記ドレイン電極側の前記(n−1)個の絶縁膜の各々の前記上面を被覆するドレイン電極側突出部分を有する上部部分とから成る前記ゲート電極を形成する工程と、
前記ポジ型レジストパターンを除去し、その後に前記ネガ型レジストパターンを除去する工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項1】
第1のIII族窒化物半導体から構成されるチャネル層と、
前記チャネル層上に形成されており、前記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成され、且つ前記チャネル層との間でヘテロ接合を成す電子供給層と、
前記電子供給層の表面上に形成されたゲート電極と、
前記ゲート電極を挟んで対向する様に、前記電子供給層の前記表面上に形成されたソース電極及びドレイン電極と、
前記ドレイン電極に対向した前記ゲート電極の側面の全体又はその一部から、前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有するn個の絶縁膜が当該順序で前記ゲート電極と前記ドレイン電極間に位置する前記電子供給層の前記表面の領域上に形成されて成る絶縁膜群とを備えたことを特徴とする、
半導体装置。
【請求項2】
請求項1記載の半導体装置であって、
前記n個の絶縁膜は、前記ゲート電極の前記側面の前記一部から前記ドレイン電極側に向かって形成されており、
前記ゲート電極の前記側面の前記一部は前記ゲート電極の下部部分の側面に該当しており、
前記ゲート電極の前記下部部分に繋がる上部部分は、前記ゲート電極の前記下部部分よりも前記ドレイン電極側に向かって突出しており、
前記ゲート電極の前記上部部分の内で突出部分は、誘電率がε1の第1番目の絶縁膜から誘電率がεm(m<n)の第m番目の絶縁膜までのm個の絶縁膜の上面を被覆していることを特徴とする、
半導体装置。
【請求項3】
請求項1記載の半導体装置であって、
前記n個の絶縁膜は、前記ゲート電極の前記側面の前記一部から前記ドレイン電極側に向かって形成されており、
前記ゲート電極の前記側面の前記一部は前記ゲート電極の下部部分の側面に該当しており、
前記ゲート電極の前記下部部分に繋がる上部部分は、前記ゲート電極の前記下部部分よりも前記ドレイン電極側に向かって突出しており、
前記ゲート電極の前記上部部分の内で突出部分は、前記n個の絶縁膜の上面全体を被覆しており、
誘電率がεnの第n番目の絶縁膜と前記ドレイン電極との間には、空隙が存在することを特徴とする、
半導体装置。
【請求項4】
請求項3記載の半導体装置であって、
前記ゲート電極と前記ソース電極間に位置する前記電子供給層の前記表面の領域上には、各誘電率がε1>ε2>…>εn(n≧2)の大小関係を満足する前記n個の絶縁膜が一切形成されてはいないことを特徴とする、
半導体装置。
【請求項5】
第1のIII族窒化物半導体から構成されるチャネル層と、前記チャネル層上に形成されており、前記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成され且つ前記チャネル層との間でヘテロ接合を成す電子供給層とが順次に積層された基板を有する半導体装置の製造方法であって、
前記電子供給層の表面上に対向し合うソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、少なくとも、前記ドレイン電極側に向かってそれぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有するn個の絶縁膜を当該順序で形成する工程と、
少なくとも、誘電率ε1を有する第1番目の絶縁膜と同一の高さを有し且つ前記第1番目の絶縁膜の側面と全面的に接触するゲート電極を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項6】
請求項5記載の半導体装置の製造方法であって、
前記n個の絶縁膜を形成する工程は、
前記電子供給層の前記表面上に先に形成した第k番目(1≦k<n−1)の絶縁膜の誘電率よりも小さな誘電率を有する第(k+1)番目の絶縁膜を、前記電子供給層の前記表面上及び前記第1番目の絶縁膜から前記第k番目の絶縁膜までのk個の絶縁膜の上面上に形成し、不要な部分のみを除去するレジストパターンを用いることにより、前記第(k+1)番目の絶縁膜の内で不要な部分のみを除去して、除去後に残存する第(k+1)番目の絶縁膜が前記第k番目の絶縁膜の側面全体を取り囲むこととし、次に前記第(k+1)番目の絶縁膜よりも小さな誘電率を有する第(k+2)番目の絶縁膜を、前記電子供給層の前記表面上及び前記第1番目の絶縁膜から前記残存する第(k+1)番目の絶縁膜までの(k+1)個の絶縁膜の上面上に形成して、前記第(k+2)番目の絶縁膜が前記残存する第(k+1)番目の絶縁膜の側面全体のみを取り囲む様に前記第(k+2)番目の絶縁膜を除去する工程を順次に繰り返す工程から成ることを特徴とする、
半導体装置の製造方法。
【請求項7】
請求項5記載の半導体装置の製造方法であって、
前記n個の絶縁膜を形成する工程は、
前記電子供給層の前記表面上に先に形成した第k番目(1≦k<n)の絶縁膜の誘電率よりも小さな誘電率を有する第(k+1)番目の絶縁膜を、前記電子供給層の前記表面上及び前記第1番目の絶縁膜から前記第k番目の絶縁膜までのk個の絶縁膜の上面上に形成し、前記第1番目の絶縁膜から前記第k番目の絶縁膜までの前記k個の絶縁膜の前記上面上に形成された前記第(k+1)番目の絶縁膜をCMP処理によって除去することで前記第(k+1)番目の絶縁膜を平坦化し、その後、不要な部分のみを除去するレジストパターンを用いることにより、前記平坦化された第(k+1)番目の絶縁膜の内で不要な部分のみを除去して、除去後に残存する第(k+1)番目の絶縁膜が前記第k番目の絶縁膜の側面全体を取り囲む工程を順次に繰り返す工程から成り、
前記ソース電極及び前記ドレイン電極を形成する工程は、前記n個の絶縁膜を形成する工程の後に実行されることを特徴とする、
半導体装置の製造方法。
【請求項8】
請求項5記載の半導体装置の製造方法であって、
前記n個の絶縁膜を形成する工程は、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、前記ソース電極側及び前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有する前記n個の絶縁膜を当該順序で形成する工程であり、
前記ゲート電極形成工程は、
前記第1番目の絶縁膜の内部に形成されてその側面全体が前記第1番目の絶縁膜で取り囲まれた下部部分と、
前記下部部分に繋がっており、前記ドレイン電極側の前記n個の絶縁膜の内でm1個(1≦m1<n)の絶縁膜の各上面を被覆する前記ドレイン電極側に突出した部分と、前記ソース電極側の前記n個の絶縁膜の内でm2個(1≦m2<n)の絶縁膜の各上面を被覆する前記ソース電極側に突出した部分とを有する上部部分とから成る前記ゲート電極を形成する工程であり、
前記ゲート電極の形成後に、エッチングにより、前記ドレイン電極側の第(m1+1)番目の絶縁膜から第n番目の絶縁膜までの全てを、又は/及び、前記ソース電極側の第(m2+1)番目の絶縁膜から第n番目の絶縁膜までの全てを、除去する工程を更に備えることを特徴とする、
半導体装置の製造方法。
【請求項9】
請求項5記載の半導体装置の製造方法であって、
前記n個の絶縁膜を形成する工程は、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、前記ソース電極側及び前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有する前記n個の絶縁膜を当該順序で形成する工程であり、
前記ゲート電極形成工程は、
前記第1番目の絶縁膜の内部に形成されてその側面全体が前記第1番目の絶縁膜で取り囲まれた下部部分と、
前記下部部分に繋がっており、前記ドレイン電極側の前記n個の絶縁膜の内でm1個(1≦m1<n)の絶縁膜の各上面を被覆する前記ドレイン電極側に突出した部分と、前記ソース電極側の前記n個の絶縁膜の内でm2個(1≦m2<n)の絶縁膜の各上面を被覆する前記ソース電極側に突出した部分とを有する上部部分とから成る前記ゲート電極を形成する工程であり、
前記ゲート電極の形成後に、ドライエッチングにより、前記ドレイン電極側の第(m1+1)番目の絶縁膜から第n番目の絶縁膜までの全てを、及び、前記ソース電極側の第(m2+1)番目の絶縁膜から第n番目の絶縁膜までの全てを、除去する工程と、
前記除去工程後の前記ソース電極側の第m2番目の絶縁膜と前記ソース電極間の空隙部分の一部に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、ウェットエッチングにより、前記除去工程後の前記ソース電極側の絶縁膜の一部又は全部を除去する工程とを更に備えることを特徴とする、
半導体装置の製造方法。
【請求項10】
請求項5記載の半導体装置の製造方法であって、
前記n個の絶縁膜を形成する工程は、
前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、前記ソース電極側及び前記ドレイン電極側に向かって、且つ、最も外側の絶縁膜が前記ソース電極及び前記ドレイン電極の各々との間に空隙を形成する様に、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有する前記n個の絶縁膜を当該順序で形成する工程と、
誘電率がε1の前記第1番目の絶縁膜の内でゲート電極形成領域に該当する部分の前記ドレイン電極側の端部から前記第1番目の絶縁膜の前記ソース電極側の側面までの領域の上面と、前記ソース電極側の第2番目の絶縁膜から第n番目の絶縁膜までの(n−1)個の絶縁膜の各々の上面とを、その底面とする開口部を有するレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記開口部直下の全ての絶縁膜を除去する工程と、
前記開口部直下の前記全ての絶縁膜を除去する工程後に、残存する第1番目の絶縁膜と前記ソース電極との間の前記電子供給層の表面上に、前記残存する第1番目の絶縁膜との間に前記ゲート電極形成領域のゲート長方向に於ける寸法を有する間隙部分を形成し、且つ、前記残存する第1番目の絶縁膜及び前記ドレイン電極側の(n−1)個の絶縁膜と同一高さを有する、露光済みのネガ型レジストパターンを形成する工程とを備えており、
前記n個の絶縁膜を形成する工程後に引き続いて行われる前記ゲート電極形成工程は、
前記ネガ型レジストパターン、前記残存する第1番目の絶縁膜及び前記ドレイン電極側の前記(n−1)個の絶縁膜の各々の上面をその底面とする開口部を有するポジ型レジストパターンを形成する工程と、
前記ポジ型レジストパターンの形成後に、前記ネガ型レジストパターンと前記残存する第1番目の絶縁膜との間の前記間隙部分を完全に充填する下部部分と、前記下部部分に繋がり且つ前記ネガ型レジストパターンの前記上面を被覆するソース電極側突出部分及び前記残存する第1番目の絶縁膜及び前記ドレイン電極側の前記(n−1)個の絶縁膜の各々の前記上面を被覆するドレイン電極側突出部分を有する上部部分とから成る前記ゲート電極を形成する工程と、
前記ポジ型レジストパターンを除去し、その後に前記ネガ型レジストパターンを除去する工程とを備えることを特徴とする、
半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【公開番号】特開2009−26838(P2009−26838A)
【公開日】平成21年2月5日(2009.2.5)
【国際特許分類】
【出願番号】特願2007−186474(P2007−186474)
【出願日】平成19年7月18日(2007.7.18)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成21年2月5日(2009.2.5)
【国際特許分類】
【出願日】平成19年7月18日(2007.7.18)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]