【課題】微細化による電気特性の変動が生じにくい半導体装置を提供する。
【解決手段】第１の領域と、第１の領域を介して対向する一対の第２の領域と、を含む酸化物半導体膜と、酸化物半導体膜上に設けられるゲート絶縁膜と、ゲート絶縁膜上に設けられて、かつ第１の領域に重畳する第１の電極と、を有し、第１の領域は、ｃ軸配向した結晶部を有する非単結晶の酸化物半導体領域であり、一対の第２の領域は、ドーパントを含んで、かつ複数の結晶部を有する酸化物半導体領域であることを特徴とする半導体装置である。 （もっと読む）

【課題】新規な電極構造を有する、横電界方式の液晶表示装置とその作製方法の提案。
【解決手段】絶縁表面を有する第１基板と、絶縁表面上の第１導電膜及び第２導電膜と、第１導電膜上の第１絶縁膜と、第２導電膜上の第２絶縁膜と、第１基板と対峙する第２基板と、第１基板と第２基板の間に位置する液晶層と、を有し、第１導電膜の一部は第１絶縁膜の側部にも位置し、なおかつ、第２導電膜の一部は第２絶縁膜の側部にも位置し、液晶層は、ブルー相を示す液晶を含んでいる液晶表示装置。 （もっと読む）

【課題】大電流かつ高耐圧な窒化物系半導体デバイスを提供する。
【解決手段】基板１０と、基板１０の上方に形成された電子走行層３０と、電子走行層３０上に形成された、電子走行層３０とバンドギャップエネルギーの異なる電子供給層４０と、電子供給層４０上に形成されたドレイン電極８０と、ドレイン電極８０に流れる電流を制御するゲート電極７０と、ゲート電極７０をはさんでドレイン電極８０の反対側に形成されたソース電極９０とを備え、ゲート電極７０とドレイン電極８０との間の電子走行層３０の表面には、２次元電子ガスの濃度が他の領域より低い複数の低濃度領域３２が、互いに離れて形成されている、窒化物系半導体デバイス１００。 （もっと読む）

【課題】低オン抵抗、高耐圧及び高信頼性を達成する。
【解決手段】窒化物半導体装置１１０は、第１半導体層３、第２半導体層４、第１電極１０、第２電極７、第３電極８、第１絶縁膜６及び第２絶縁膜５を備える。第１半導体層３は、窒化物半導体を含む。第２半導体層４は、第１半導体層３上に設けられ、孔部４ａを有する。第２半導体層４は、第１半導体層３よりも広い禁制帯幅を有する窒化物半導体を含む。第１電極１０は、孔部４ａ内に設けられる。第１電極１０の一方側に第２電極７、他方側に第３電極８が設けられ、それぞれ第２半導体層４と電気的に接続される。第１絶縁膜６は、酸素を含有する膜であって、第１電極１０と孔部４ａの内壁とのあいだ、及び第１電極１０と第２電極７とのあいだに設けられ、第３電極８と離間して設けられる。第２絶縁膜５は、窒素を含有する膜であって、第１電極１０と第３電極８とのあいだで第２半導体層４に接して設けられる。 （もっと読む）

【課題】急峻なＳ値特性を有するとともに、ソース／ドレイン領域が同じ導電型となる対称構造を有する電界効果トランジスタを提供する。
【解決手段】本実施形態による電界効果トランジスタは、半導体層と、前記半導体層に離間して設けられたソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体層上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ソース領域および前記ドレイン領域側の前記ゲート電極の少なくとも一方の側面に設けられた高誘電体のゲート側壁と、を備え、前記ソース領域および前記ドレイン領域は前記ゲート電極の対応する側面から離れている。 （もっと読む）

【課題】駆動時の発熱温度を低下させる。
【解決手段】基板１２の熱伝導率をＮ_ｓｕｂ（Ｗ／ｍＫ）とし、熱拡散層１４の熱伝導率をＮ_ｋａｋｕ（Ｗ／ｍＫ）とし、熱拡散層１４の膜厚をＴ（ｍｍ）とし、熱拡散層１４の平面開口率をＲ（０≦Ｒ≦１）とし、Ｓ＝Ｔ×Ｒとしたとき、例えば、基板１２の熱伝導率Ｎ_ｓｕｂが、Ｎ_ｓｕｂ＜１．８の条件を満たし、熱拡散層１４の熱伝導率Ｎ_ｋａｋｕが、Ｎ_ｋａｋｕ＞３．０×Ｓ^(−０．９７×ｅ^(−１．２×Ｎ_ｓｕｂ））且つＮ_ｋａｋｕ≧Ｎ_ｓｕｂの条件を満たす。 （もっと読む）

【課題】溶媒に対する溶解性が高い化合物を提供する。
【解決手段】第１の２価の構造単位と第２の２価の構造単位とを有し、該第１の２価の構造単位がベンゼン環、シクロヘキサン環及びヘテロ原子を有する５員環あるいはベンゼン環と縮合し、シクロヘキサン環が橋架けされている特定の縮合環構造を有し、ヘテロ原子を有する５員環あるいはベンゼン環で連結する構造単位であり、該第２の２価の構造単位が、上記の構造単位とは異なる構造単位である化合物。 （もっと読む）

【課題】DWB法における貼り合わせ時にIII-V族化合物半導体層が受けるダメージを小さくするとともに、受けたダメージの影響および界面準位の影響を低く抑え、高いキャリアの移動度を有するIII-V族MISFETを提供する。
【解決手段】ベース基板１０２と第１絶縁体層１０４と半導体層１０６とを有し、ベース基板１０２、第１絶縁体層１０４および半導体層１０６が、ベース基板１０２、第１絶縁体層１０４、半導体層１０６の順に位置し、第１絶縁体層１０４が、アモルファス状金属酸化物またはアモルファス状金属窒化物からなり、半導体層が、第１結晶層１０８および第２結晶層１１０を含み、第１結晶層１０８および第２結晶層１１０が、ベース基板１０２の側から、第１結晶層１０８、第２結晶層１１０の順に位置し、第１結晶層１０８の電子親和力Ｅ_ａ１が、第２結晶層１１０の電子親和力Ｅ_ａ２より大きい半導体基板を提供する。 （もっと読む）

【課題】半導体・オン・インシュレータ構造（１０）を形成するための新規な方法を提供する。
【解決手段】本発明は、III／V族材料から作られる半導体層（３）を含む半導体・オン・インシュレータ構造（１０）を形成するための方法に関し、（ａ）緩和ゲルマニウム層（２）をドナー基板（１）上に成長させるステップと、（ｂ）III／V族材料から作られる少なくとも１つの層（３）をゲルマニウム層（２）上に成長させるステップと、（ｃ）劈開面（６）を緩和ゲルマニウム層（２）内に形成するステップと、（ｄ）ドナー基板（１）の劈開された部分を支持基板（４）に転写するステップであって、その劈開された部分が、劈開面（６）において劈開されたドナー基板（１）の一部分でありかつIII／V族材料から作られる少なくとも１つの層（３）を備える、ステップと、を備えることを特徴とする。 （もっと読む）

【課題】電界効果トランジスタとその製造方法において、電界効果トランジスタの耐圧を高めつつそのオン抵抗を低減すること。
【解決手段】基板１と、基板１の上に形成され、複数の第１の半導体層３と複数の層間絶縁層４とが交互に積層された積層体１０と、積層体１０の側面１０ａに形成されると共に、該側面１０ａにおいて複数の第１の半導体層３の各々に接続された第２の半導体層１２と、第２の半導体層１２の上に形成されたゲート絶縁層１７と、ゲート絶縁層１７の上に形成され、ゲート絶縁層１７を介して側面１０ａに対向するゲート電極１９と、第２の半導体層１２に電気的に接続されたソース電極１４と、複数の第１の半導体層３の各々に電気的に接続されたドレイン電極１５とを有する電界効果トランジスタによる。 （もっと読む）

【課題】リーク電流が低減された半導体装置を提供すること。また、高い電界効果移動度と低いリーク電流が両立された半導体装置を提供すること。また、低消費電力化された電子機器を提供すること。また、マスク枚数を増やすことなくリーク電流を低減可能な、半導体装置の作製方法を提供すること。
【解決手段】高いキャリア移動度を有する半導体膜からなる半導体層の側面が、ソース電極及びドレイン電極と接しない構造とすればよい。また、フォトマスク数を増やすことなく、このような構成を有するトランジスタ構造を形成し、電子機器に適用すればよい。 （もっと読む）

【課題】電界効果型トランジスタの移動度を向上させる。
【解決手段】ゲート絶縁膜２２と、活性層としてＳｎ,Ｚｎ及びＯ、又はＳｎ,Ｇａ,Ｚｎ及びＯを主たる構成元素とする酸化物半導体層１４と、ゲート絶縁膜２２と酸化物半導体層１４との間に配置され、酸化物半導体層１４よりも抵抗率が高い酸化物中間層１６と、を有する。 （もっと読む）

【課題】有機半導体活性層の薄膜を与え得る新規な化合物が求められている。
【解決手段】式（１）


（式中、Ｘ及びＹは、硫黄原子、酸素原子、セレン原子、テルル原子又はＳＯ_２を表す。環構造Ａ及び環構造Ｂは、芳香族炭化水素環又は芳香族複素環を表す。該芳香族複素環は単一の環構造である。
Ｒ^１およびＲ^２は、水素原子、炭素数１〜３０のアルキル基、炭素数１〜３０のアルコキシ基、炭素数２〜３０のアルケニル基、炭素数２〜３０のアルキニル基、炭素数１〜３０のアルキルチオ基、炭素数６〜２０のアリール基、炭素数４〜２０のヘテロアリール基を表す。）
で表される含ピロールヘテロアセン化合物。 （もっと読む）

【課題】オフ電流を抑えるための側壁酸化膜を有する表示装置と、その製造方法を提供することを目的とする。
【解決手段】
ゲート電極ＧＴと、ゲート電極ＧＴの上側に島状に形成される半導体層Ｓと、半導体層Ｓの側面に形成される側壁酸化膜ＯＷと、半導体層Ｓの側方から延伸して半導体層Ｓの上側に形成されるドレイン電極ＤＴおよびソース電極ＳＴと、を有する表示装置であって、側壁酸化膜ＯＷは、２．１ｎｍ以上の厚みを有する、ことを特徴とする表示装置。 （もっと読む）

【課題】結晶性の高い微結晶半導体膜を生産性高く作製する方法を提供する。また、該微結晶半導体膜を用いて、電気特性が良好な半導体装置を生産性高く作製する方法を提供する。
【解決手段】反応室内に第１の電極及び第２の電極が備えられたプラズマＣＶＤ装置を用いて、堆積性気体及び水素を第１の電極及び第２の電極の間に配置された基板を含む反応室内に供給した後、第１の電極に高周波電力を供給することにより反応室内にプラズマを発生させて、基板に微結晶半導体膜を形成する。なお、プラズマが発生している領域において、基板端部と重畳する領域のプラズマ密度を、基板端部と重畳する領域より内側の領域のプラズマ密度より高くし、基板端部より内側の領域に微結晶半導体膜を形成する。また、上記微結晶半導体膜の作製方法を用いて、半導体装置を作製する。 （もっと読む）

【課題】電子デバイスで好適に用いられるテトラベンゾポルフィリンバナジル錯体の高純度製造法の提供。
【解決手段】テトラビシクロポルフィリン化合物とバナジル化合物の反応を６５℃以上９５℃以下の温度で行う。式（２）の錯体の製造方法。
（もっと読む）

【課題】特性の良好な半導体装置（薄膜トランジスタ）を製造する。
【解決手段】本発明は、（ａ）基板ＳＵＢの上方に、第１金属酸化物を含有する半導体からなる導電層を形成する工程と、（ｂ）導電層上に第２金属酸化物を含有する半導体からなる犠牲層ＳＬを形成する工程と、（ｃ）導電層と犠牲層ＳＬとの積層膜を加工する工程と、（ｄ）上記（ｃ）工程の後、犠牲層ＳＬ上に、金属膜を形成する工程と、（ｅ）上記（ｄ）工程の後、上記金属膜の第１領域をドライエッチングにより除去する工程と、（ｆ）上記（ｅ）工程の後、上記第１領域の上記犠牲層ＳＬをウェットエッチングにより除去する工程と、を有し、上記（ｃ）工程と、上記（ｆ）工程との間に、（ｇ）導電層に熱処理を施し、導電層を結晶化し、導電層ＣＬｃとする工程を有する。かかる工程によれば、ドライエッチングにより生じた犠牲層ＳＬのダメージ領域ＤＲを除去できる。 （もっと読む）

【課題】表示装置に含まれるＴＦＴのゲート電極と、ソース電極及びドレイン電極との間の絶縁耐圧が低くなる場合がある。
【解決手段】表示装置であって、基板上に形成されるゲート電極と、前記ゲート電極上に、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体層と、前記半導体層上に形成されたソース配線と、前記半導体層上に形成されたドレイン配線と、を有し、前記半導体層は、前記ゲート電極の上方に形成されたチャネル層と、前記チャネル層の両側に、それぞれ前記ソース配線またはドレイン配線を介して分離して形成されたエッチング防止層と、を有する、ことを特徴とする。 （もっと読む）

【課題】バッファ層の結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２の裏面から、化合物半導体積層構造２の少なくともバッファ層２ａに不純物、例えばＦｅ，Ｃ，Ｂ，Ｔｉ，Ｃｒのうちから選ばれた少なくとも１種類を導入し、バッファ層２ａの抵抗値を高くする。 （もっと読む）

【課題】ゲート部におけるリーク電流が低減できる反面、プロセス上の制約があるため製造が困難で、ゲートリーク電流を安定して低減させることが困難だった。
【解決手段】基板と、前記基板上に形成され且つ二次元キャリアガスを有する半導体機能層と、前記半導体機能層上において互いに離間して形成される第１及び第２の主電極と、前記半導体機能層上における前記第１及び第２の主電極間に形成される制御電極と、前記半導体機能層と前記制御電極との間に形成される金属酸化膜と、を備え、
前記金属酸化膜と前記半導体機能層との接合界面における結晶格子は不連続であることを特徴とする半導体装置。 （もっと読む）