【課題】薄膜電子回路を転写するに際し、接着と剥離の作業による薄膜電子回路へのダメージを最小限にして、十分な接着強度と適度な硬さを有した接着剤を用いる。
【解決手段】薄膜電子回路の作製に必要な単層または複数の層からなる膜構造と転写先の基体とをガラス転移温度が１００℃以上、１５０℃以下、吸水率が０．１％以下、引っ張りせん断強さ１０Ｎ／ｍｍ^２以上、Ｔ型剥離接着強さ１Ｎ／ｍｍ^２以上、線膨張率１．０×１０^−４以下であることを特徴とするエポキシ系あるいはアクリル系接着層の単層のみか、または当該エポキシ系あるいはアクリル系接着層の上にシリコーン樹脂、アクリル変成シリコーン樹脂あるいはエポキシ変成シリコーン樹脂材料からなる弾性層を伴った機能性基体でもって転写プロセスを行う。 （もっと読む）

【課題】微細化及び高集積化を達成した酸化物半導体を用いた半導体装置、及び半導体装置の作製工程において、安定した電気的特性を付与し、高信頼性化する。また、上記半導体装置の作製工程において、不良を抑制し、歩留まりよく作製する技術を提供する。
【解決手段】酸化物半導体層を含むトランジスタを有する半導体装置において、酸化物半導体膜を、絶縁層に設けられたトレンチに設ける。トレンチは下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部を含み、酸化物半導体膜は、トレンチの底面、下端コーナ部、上端コーナ部、及び内壁面に接して設けられる。酸化物半導体膜は、少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。 （もっと読む）

【課題】本発明は、簡便な工程で製造可能な、電荷注入効率に優れた薄膜トランジスタ基板の製造方法を提供することを主目的とする。
【解決手段】本発明は、基板上に金属電極層を形成する金属電極層形成工程と、上記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、上記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、上記ソース電極および上記ドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とする薄膜トランジスタ基板の製造方法を提供することにより、上記目的を達成する。 （もっと読む）

【課題】高耐圧及び高電流の動作が可能な半導体素子及びその製造方法を提案する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャンネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０の方向に突出した多数のパターン化された突起６１を備え、内部に窒化物半導体層３０にオーミック接合されるオーミックパターン６５を含むソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上に、且つ、パターン化された突起６１を含んでソース電極６０上の少なくとも一部に亘って形成された誘電層４０と、一部が、誘電層４０を間に置いてソース電極６０のパターン化された突起６１部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極７０と、を含んでなる。 （もっと読む）

【課題】半導体素子、例えばＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフまたはエンハンスメントモード動作する半導体素子及び製造方法を提供する。
【解決手段】基板１０上に配設され、内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、該窒化物半導体層３０にオミック接合されたドレイン電極５０と、該ドレイン電極５０と離間して配設され、該窒化物半導体層３０にショットキー接合されたソース電極６０と、該ドレイン電極５０と該ソース電極６０との間の窒化物半導体層３０上及び該ソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、該ドレイン電極５０と離間して誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】歪みチャネルを用いた場合のリーク電流を低減することができ、不良の発生を抑制して歩留まりの向上をはかる。
【解決手段】電界効果トランジスタであって、半導体基板１０上に垂直に形成され、且つ第１の領域が第２の領域よりも高く形成された半導体フィン３１と、第１の領域の両側面にゲート絶縁膜４０を介して設けられたゲート電極５０と、第２の領域に第１の領域の上端よりも低い位置まで設けられた、合金半導体からなるソース・ドレイン下地層６３，７３と、下地層６３，７３上に第１の領域の上部を挟むように設けられた、下地層６３，７３とは格子定数の異なるソース・ドレイン領域６０，７０とを備えている。チャネル領域には応力が付与され、下地層６３，７３は、空乏層が収まる厚さよりも厚く、熱平衡状態で結晶にミスフィット転位が導入される熱平衡臨界膜厚よりも薄く形成されている。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、内部にオミックパターン電極を備え、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフ動作すると共に高耐圧及び高電流で動作可能な、半導体素子及び製造方法を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ドレイン電極５０と離間され、窒化物半導体層３０にショットキー接合されるソース電極６０と、ドレイン電極５０とソース電極６０との間の窒化物半導体層３０上及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、ドレイン電極５０と離間されるように誘電層４０上に配設され、一部が誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上部に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】ＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成し、ドレイン電極と該ソース電極との間にフローティングガードリングを設けることによって、ノーマリ−オフで動作する半導体素子を提供する。
【解決手段】内部に２次元電子ガス（２ＤＥＧ）チャネルを形成する窒化物半導体層３０と、窒化物半導体層３０にオーミック接合されたドレイン電極５０と、ショットキー接合されたソース電極６０と、ドレイン電極５０とソース電極６０との間で窒化物半導体層３０にショットキー接合されたフローティングガードリング７５と、ドレイン電極５０とソース電極６０との間及びソース電極６０の少なくとも一部上にかけて形成された誘電層４０と、誘電層４０上に形成され、一部が、誘電層４０を挟んでソース電極６０のドレイン方向のエッジ部分上に形成されたゲート電極７０とを含む。 （もっと読む）

【課題】折り曲げ耐性が向上したコプレナ型の酸化物半導体を提供し、また、コンタクトホールを精巧に形成するコプレナ型の酸化物半導体の製造方法を提供する。
【解決手段】絶縁性を有する基板と、前記基板上に配置され、チャネル領域及び電極接続領域を有する酸化物半導体層と、前記酸化物半導体層上に配置され、コンタクトホールを有するゲート絶縁層と、前記ゲート絶縁層上に配置されたソース電極、ドレイン電極、及びゲート電極と、を有するコプレナ型の酸化物半導体素子であって、前記ゲート絶縁層は、架橋ポリマーで形成されていることを特徴とするコプレナ型の酸化物半導体素子とその製造方法。 （もっと読む）

【課題】グラフェン電子素子及び製造方法を提供する。
【解決手段】ゲート電極として作用する導電性基板と、基板上に配置されたゲートオキサイドと、ゲートオキサイド上で互いに離隔された一対の第１金属と、第１金属上で、第１金属の間に延びたグラフェンチャネル層と、グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、を備えるグラフェン電子素子である。 （もっと読む）

【課題】低温成膜可能な酸化物で半導体膜を形成した逆スタガ型薄膜トランジスタであって、半導体膜上に形成した保護膜の紫外線等に対する耐光性と耐環境安定性を向上させてなる薄膜トランジスタ及びその製造方法を提供する。
【解決手段】基板１上にパターン形成されたゲート電極２と、ゲート電極２を覆うゲート絶縁膜３と、ゲート絶縁膜３上にパターン形成された酸化物半導体膜４と、酸化物半導体膜４上にパターン形成されたソース電極６Ｓ及びドレイン電極６Ｄと、ソース電極６Ｓ及びドレイン電極６Ｄ間に露出する酸化物半導体膜４を少なくとも覆う保護膜７とを有するボトムゲートトップコンタクト構造の薄膜トランジスタ１０であって、保護膜７を、酸化物半導体材料で形成する。このとき、酸化物半導体膜４及び保護膜７が、ＩｎＭＺｎＯ（ＭはＧａ，Ａｌ，Ｆｅのうち少なくとも１種）を含むアモルファス酸化物である酸化物半導体材料からなることが好ましい。 （もっと読む）

【課題】ソース電極およびドレイン電極からのオーミックコンタクト膜の延在部分の表面を介したリーク電流、およびオーミックコンタクト膜と半導体能動膜との接合側面部での欠陥を介したリーク電流を増大させないことが可能な薄膜トランジスタを提供することにある。
【解決手段】オーソミックコンタクト層８の一方は、電極９，１０の一方に接触して覆われた接触部分８１と、接触部分８１よりも厚さ方向Ｄ２において薄く、厚さ方向Ｄ２から見て電極９，１０の一方からはみ出して電極９，１０の他方へと延在して半導体能動膜７の少なくとも一部７１を避けて覆う延在部分８２とを有する。 （もっと読む）

【課題】多層配線を形成する際における配線の加工に要する工程を簡便にすることを課題
とする。また、開口径の比較的大きいコンタクトホールに液滴吐出技術やナノインプリン
ト技術を用いた場合、開口の形状に沿った配線となり、開口の部分は他の箇所より凹む形
状となりやすかった。
【解決手段】高強度、且つ、繰り返し周波数の高いパルスのレーザ光を透光性を有する絶
縁膜に照射して貫通した開口を形成する。大きな接触面積を有する１つの開口を形成する
のではなく、微小な接触面積を有する開口を複数設け、部分的な凹みを低減して配線の太
さを均一にし、且つ、接触抵抗も確保する。 （もっと読む）

【課題】ＳＯＩ構造のＤＲＡＭの提供
【解決手段】
半導体基板１上に複数層の絶縁膜（２、３、４、５）が選択的に設けられ、絶縁膜５上より、絶縁膜５が設けられていない領域上に延在して選択的に半導体層（８、９、１０）が設けられ、半導体層の一部９の全周囲にゲート絶縁膜１６を介し、絶縁膜４上に包囲構造のゲート電極１７が設けられ、ゲート電極に自己整合し、直下に空孔７を有する半導体層の一部１０にドレイン領域（１４、１５）が、半導体層の一部８にソース領域（１２、１３）が設けられた構造のＭＩＳ電界効果トランジスタと、ソース領域１２の側面に一部を接し、絶縁膜（３、５）中にトレンチが設けられ、トレンチの側面に電荷蓄積電極１９が設けられ、電荷蓄積電極の側面及び上部にキャパシタ絶縁膜２０を介してセルプレート電極２１が設けられた構造のトレンチ型キャパシタと、により構成されたＤＲＡＭ。 （もっと読む）

【課題】成膜後の金属酸化物粒子の緻密性を改善することができ、所望の性能を有する金属酸化物半導体薄膜や透明導電膜を形成することが可能な金属酸化物粒子分散組成物を提供する。
【解決手段】金属酸化物粒子と、金属塩及び／又は有機金属化合物と、溶媒とを含有する透明導電膜形成用の金属酸化物粒子分散組成物であって、前記金属酸化物粒子は、Ｚｎ、Ｇａ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂ、Ｃｄ及びＦｅからなる群より選択される少なくとも１種の金属の酸化物を含有し、かつ、前記金属塩及び／又は有機金属化合物は、Ｚｎ、Ｇａ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂ、Ｃｄ及びＦｅからなる群より選択される少なくとも１種の金属の金属塩及び／又はＺｎ、Ｇａ、Ｉｎ、Ｓｎ、Ａｌ、Ｓｂ、Ｃｄ及びＦｅからなる群より選択される少なくとも１種の金属を含む有機金属化合物である金属酸化物粒子分散組成物。 （もっと読む）

【課題】転写プロセスを用いずに、所期のグラフェンを制御性良く容易且つ確実に安定形成し、信頼性の高い高性能の微細な電子デバイスを実現する。
【解決手段】基板１上に絶縁層２を形成し、絶縁層２に空隙２Ａを形成し、空隙２Ａに触媒材料４を充填し、絶縁層２における触媒材料４の露出面４ａにグラフェン５を形成し、絶縁層２上でグラフェン５の両端部に接続するように一対の電極５，６を形成し、グラフェン５を一部除去してグラフェンリボン８を形成し、グラフェンリボン８の除去された部位である間隙２Ａ１，２Ａ２を通じて触媒材料４を除去する。 （もっと読む）

【課題】包囲型ゲート電極及び空孔付きの歪みＳＯＩ構造のＭＩＳＦＥＴの提供
【解決手段】
半導体基板１上に第１の絶縁膜２が設けられ、第１の絶縁膜２上に第２の絶縁膜３が選択的に設けられ、第２の絶縁膜３上に選択的に一対の第１の半導体層６が設けられ、第１の半導体層６にそれぞれ１側面を接し、空孔５上に一対の第２の半導体層８が設けられ、第２の半導体層８間に２側面を接し、残りの周囲にゲート絶縁膜１４を介してゲート電極１５に包囲された、歪み構造の第３の半導体層７が設けられ、第１及び第２の半導体層（６、８）には概略ソースドレイン領域（１０、１１、１２、１３）が設けられ、第３の半導体層７には概略チャネル領域が設けられ、ソースドレイン領域（１０、１３）及び包囲型ゲート電極１５には配線体（１９、２０、２２、２３）が接続されているＭＩＳＦＥＴ。 （もっと読む）

【課題】 高周波特性を確保し、サイズを小型化し、かつ製造が容易な、正孔の蓄積を解消できる、耐圧性に優れた、半導体装置等を提供する。
【解決手段】 ヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Hetero-junction Field Effect Transistor）であって、非導電性基板１上に位置する、チャネルとなる二次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）を形成する再成長層７（５，６）と、再成長層に接して位置する、ソース電極１１、ゲート電極１３およびドレイン電極１５を備え、ソース電極１１が、ゲート電極１３に比べて、非導電性基板１から遠い位置に位置することを特徴とする。 （もっと読む）

【課題】複雑な工程を経ることなく、通常の半導体製造装置を使用して、低コストで、半導体装置の、低電圧動作、高集積性を実現する。
【解決手段】次の工程（１）〜（５）で半導体装置を製造する。（１）シリコン結晶製の半導体支持基板の表面を洗浄し、酸化被膜を除去して、結晶面を露出させる工程、（２）該結晶面上に高誘電率非晶質薄膜を低温で堆積する工程、（３）該高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で該高誘電率非晶質薄膜をプレアニールする工程、（４）該半導体支持基板を選択的に急速加熱することにより該高誘電率非晶質薄膜内部に基板界面から該薄膜表面方向に向けて温度が低くなる急峻な温度勾配を形成することにより該高誘電率非晶質薄膜を結晶化して、エピタキシャル薄膜を形成する工程、（５）該エピタキシャル薄膜の上面に半導体結晶の配向膜を形成する工程を有する。 （もっと読む）

【課題】有機半導体材料として好適な新規化合物の提供。
【解決手段】下記式（１）で示される化合物。


［式中、Ｚ^１〜Ｚ^４はそれぞれ独立に、硫黄原子又はセレン原子を表す。Ｒ^１〜Ｒ^８はそれぞれ独立に、水素原子、フッ素原子で置換されていてもよい炭素数１〜３０のアルキル基、フッ素原子で置換されていてもよい炭素数１〜３０のアルコキシ基、又は特定な置換シリル基を表す。］ （もっと読む）