【課題】バイポーラの高耐圧縦型ＰＮＰプロセスをベースにして、寄生ＰＮＰトランジスタに起因する漏洩電流の発生しない高耐圧ＩＧＢＴを形成する。
【手段】Ｐ型半導体基板１に、ＩＧＢＴのコレクタ電極１５と電気的に接続するＰ＋型コレクタ層８と、当該Ｐ＋型コレクタ層８と連続するＰ＋型埋め込み層４と、該Ｐ＋型埋め込み層４の下層のＮ型埋め込み層２と、該Ｐ＋型埋め込み層４と該Ｎ型埋め込み層２の間のＮ＋型埋め込み層３とを形成する。また、Ｎ＋型埋め込み層３の端部と一体となり、前記Ｐ型半導体基板１上に形成されたＮ型エピタキシャル層５の表面まで延在し、コレクタ電極１５と電気的に接続されたＮ＋型導電層７を形成する。 （もっと読む）

【課題】ＦＩＮＦＥＴにおいて、寄生抵抗の改善を図ることができる技術を提供する。
【解決手段】本発明におけるＦＩＮＦＥＴでは、サイドウォールＳＷを積層膜から形成している。具体的に、サイドウォールＳＷは、酸化シリコン膜ＯＸ１と、酸化シリコン膜ＯＸ１上に形成された窒化シリコン膜ＳＮ１と、窒化シリコン膜ＳＮ１上に形成された酸化シリコン膜ＯＸ２から構成されている。一方、フィンＦＩＮ１の側壁には、サイドウォールＳＷが形成されていない。このように本発明では、ゲート電極Ｇ１の側壁にサイドウォールＳＷを形成し、かつ、フィンＦＩＮ１の側壁にサイドウォールＳＷを形成しない。 （もっと読む）

【課題】 極浅拡散層を形成することが可能な半導体装置の製造方法及び半導体製造装置
を提供することを目的とする。
【解決手段】
半導体基板１００表面をアモルファス化することにより半導体基板１００表面にアモル
ファス層１１１を形成するアモルファス層形成工程と、ドーパントを含むガス雰囲気中で
半導体基板１００にマイクロ波を照射することにより、アモルファス層１１１にドーパン
トを拡散させるとともにドーパントの活性化を行い、半導体基板１００に拡散層１１２を
形成する拡散層形成工程と、を具備する。 （もっと読む）

【課題】 フィン電界効果トランジスタ（FinFET）とその形成方法を提供する。
【解決手段】 半導体基板、前記半導体基板上の絶縁領域、及び前記半導体基板上に位置し、前記絶縁領域間の間隙に少なくとも一部を有し、第１III-V族化合物半導体材料を含むエピタキシー領域を含み、前記エピタキシー領域は、そこと前記半導体基板が第１格子不整合を有する下部分、及び前記下部分上に位置し、そこと前記半導体基板が前記第１格子不整合と異なる第２格子不整合を有する上部分を更に含む集積回路構造。 （もっと読む）

【課題】イオン化チャンバ内の電子ビーム通路に均一な磁場を生成する磁場装置を提供する。
【解決手段】電子衝撃イオン源用の磁場装置において、イオン化チャンバ内の電子ビーム通路に均一な磁束線１１９を生成させるために、一対の永久磁石５１０Ａ、５１０Ｂにより生成された磁束が、磁気ヨークアセンブリ５００を経て、電子ビーム通過用の一対の整列した開口５３０Ａ、５３０Ｂを有する磁極片５２０Ａ、５２０Ｂの間の間隙を通って戻るようにする。 （もっと読む）

【課題】半導体装置全体としてみたとき、微細化によるチップ面積の減少を図りつつ、各素子に必要とされる特性を維持・向上させる。
【解決手段】半導体装置は、ＦｉｎＦＥＴ１０と、ＦｉｎＦＥＴ１０と同一のチップ上に設けられたＰｌａｎａｒＦＥＴ２０とを具備する。ＰｌａｎａｒＦＥＴの第２ゲート絶縁層２４は、ＦｉｎＦＥＴ１０の第１ゲート絶縁層１４よりも厚い。 （もっと読む）

【課題】ドレイン電極からのリーク電流を防止できる電界効果型トランジスタを提供する。
【解決手段】この電界効果型トランジスタによれば、ＷＮ/Ａｌドレイン電極１０９がドレイン電極１０９の下のｎ^＋型領域(拡散領域)１１２を介してＧａＮチャネル層１０４にショットキー接合されている。これにより、従来の熱処理によりドレイン電極にオーミックコンタクトを形成する場合と異なり、ドレイン電極１０９下へメタルが侵入することを回避できる。よって、このメタル侵入が発生するために生じるリーク電流を低減することが可能であり、電界効果型トランジスタにおける破壊電圧を向上できる。 （もっと読む）

【課題】高い電流駆動力を有するｎ型半導体素子を提供する。
【解決手段】第１の主面を有し、ＩＩＩ族の不純物を含み、１．２＜Ｎ＜１０を満たすＮを用いて（１１Ｎ）面と表される、ないしはそれと結晶学的に等価な第１の面方位のみを前記第１の主面に有する、シリコンとゲルマニウムとの混晶層と、前記第１の主面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記混晶層の［１１０］方向ないしそれと結晶学的に等価な方向に、前記ゲート電極を挟む様に形成され、Ｖ族の不純物を含む半導体よりなるソース・ドレイン領域と、を有し、前記混晶層は面内方向に圧縮歪みが印加されていることを特徴とする。 （もっと読む）

基板（１１）上に形成されたフィン型半導体領域（１３）の両側部にエクステンション領域（１７）が設けられている。フィン型半導体領域（１３）を跨ぐと共にエクステンション領域（１７）と隣り合うようにゲート電極（１５）が形成されている。ゲート電極（１５）と隣り合う領域のフィン型半導体領域（１３）の上部に、エクステンション領域（１７）よりも高い抵抗率を有する抵抗領域（３７）が形成されている。 （もっと読む）

【課題】コンタクトプラグとゲート電極との間のショートおよび／またはコンタクトプラグとシリコンピラーとの間のショートを防止した半導体装置および半導体装置の製造方法を得るという課題があった。
【解決手段】基板１上に立設された第一のシリコンピラー２と、その側面を覆う絶縁膜５と、絶縁膜５を覆うとともに、その先端部６ａが第一のシリコンピラー２の先端部２ａよりも基板１よりに位置してなるゲート電極６と、からなる縦型Ｔｒ部１０１と、基板１上に立設された第二のシリコンピラー２’と、その側面を覆う絶縁膜５’と、絶縁膜５’を覆うとともに、その先端部６’ａが第二のシリコンピラー２’の先端部２’ａよりも基板１から離れた側に位置してなり、ゲート電極６に接続されてなるゲートコンタクト電極６’と、からなるゲートコンタクト部１０２と、を有する半導体装置１１１を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】チャネル長を、トランジスタごとに自由に設計が可能な半導体装置を提供する。
【解決手段】複数の半導体柱２が立設された半導体基板１と、半導体柱２の外周面に設けられたゲート絶縁膜７と、半導体柱２の外周面を覆うゲート電極８と、半導体柱２の上側に設けられた第１不純物拡散領域３と、半導体柱２の下側に設けられた第２不純物拡散領域４と、を備え、第１不純物拡散領域３の厚さが半導体柱２ごとに異なっていることを特徴とする半導体装置。 （もっと読む）

【課題】半導体層に形成したリセスにモフォロジの良好な別の半導体層をエピタキシャル成長させる。
【解決手段】Ｓｉ基板上にゲート絶縁膜、ゲート電極及びサイドウォールスペーサを形成した後（ステップＳ１，Ｓ２）、そのＳｉ基板のソース・ドレイン領域を形成する部分に、ドライエッチングで第１リセスを形成する（ステップＳ３）。そして、ドライエッチングによってエッチングダメージが生じた第１リセスの表層部をウェットエッチングで除去することによって第２リセスを形成した後（ステップＳ４）、第２リセスにＳｉＧｅ層をエピタキシャル成長させる（ステップＳ５，Ｓ６）。これにより、Ｓｉ基板に形成したリセスに、モフォロジの良好なＳｉＧｅ層を形成することが可能になる。 （もっと読む）

【課題】 電界効果型半導体装置に関し、従来の作製方法を大幅に変更することなく、サブスレッショルド電流によるｏｆｆ時のリーク電流を抑制して、ｏｎ−ｏｆｆ比を高くする。
【解決手段】 ソース領域及び第１ドレイン領域の少なくとも一方が金属或いは多結晶半導体からなるとともに、前記金属或いは多結晶半導体と半導体チャネル層との間に形成されたトンネル絶縁膜を有する。 （もっと読む）

【課題】製造が容易で、短チャネル効果を抑制したままで、オフ電流を増加することなく、オン電流を増大させることが可能な半導体装置（縦型ＳＧＴ）を提供する。
【解決手段】中空筒状に形成された半導体のボディ部４と、ボディ部４の下部に形成され、ソースおよびドレイン領域の一方となる第１の領域３と、ボディ部４の上部に形成され、ソースおよびドレイン領域の他方となる第２の領域５と、ボディ部４の前記ソース領域と前記ドレイン領域に挟まれた領域に形成されたチャネル領域４ａと、チャネル領域４ａの内周面および外周面をゲート絶縁膜を介して覆うように形成されたゲート電極７と、第１の領域に接するようにボディ部４の下方に形成され、第１の領域と同じ導電型の半導体層からなる第３の領域３ａとを、備えたことを特徴とする半導体装置を採用する。 （もっと読む）

半導体装置は、基板（１１）上に形成されたフィン型半導体領域（１３）と、前記フィン型半導体領域（１３）の所定部分の上面及び両側面を覆うように形成されたゲート絶縁膜（１４）と、前記ゲート絶縁膜（１４）上に形成されたゲート電極（１５）と、前記フィン型半導体領域（１３）における前記ゲート電極（１５）の両側に形成された不純物領域（１７）とを備えている。前記フィン型半導体領域（１３）の上面上における前記ゲート電極（１５）の両側に隣接して不純物阻止部（１５ａ）が設けられている。 （もっと読む）

【課題】ゲート電極を活性化するために熱処理をしても閾値の負側へのシフトを抑制した
半導体装置の製造方法を提供する。
【解決手段】基板１０上に熱酸化により形成された酸化膜１９を介してゲート電極を設けた半導体装置の製造方法であって、基板１０上に第１の酸化膜を形成する第１工程と、前記第１の酸化膜を不活性ガス雰囲気にて熱処理をする第２工程と、前記不活性ガスにて熱処理した第１の酸化膜を所定の膜厚となるようにエッチングして得られる第２の酸化膜を形成する第３工程と、前記第２の酸化膜上にゲート電極を形成して熱処理する第４工程と、を有する製造方法である。 （もっと読む）

【課題】信頼性や製造歩留まりを向上し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０の第１の主面上に、ゲート電極２４とソース／ドレイン拡散層３２とを有するトランジスタ３３を形成する工程と、半導体基板の第１の主面上及びトランジスタ上に第１の絶縁膜３８を形成する工程と、第１の絶縁膜に、ゲート電極に達するコンタクトホール４０を形成する工程と、コンタクトホール内及び第１の絶縁膜上に、プラズマＣＶＤ法により導電膜４２，４４を形成する工程と、第１の絶縁膜の表面が露出するまで導電膜を研磨し、コンタクトホール内に、導電膜を含む導体プラグ４４を埋め込む工程とを有し、導電膜を形成する工程の前に、第１の主面の反対側の面である第２の主面に存在する第２の絶縁膜２９のうち、第２の主面の周縁部に存在する第２の絶縁膜をエッチング除去する工程を更に有している。 （もっと読む）

【課題】改良された縦型のＭＯＳトランジスタを備える半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０の主面に対してほぼ垂直に延在するチャネル領域２２と、チャネル領域２２の下部に設けられた第１の拡散層領域２２ａと、チャネル領域の上部に設けられた第２の拡散層領域２２ｂと、半導体基板１０の主面に対してほぼ垂直に延在し、ゲート絶縁膜３０を介してチャネル領域２２の側面に設けられた第１のゲート電極３４と、半導体基板１０の主面とほぼ平行に延在し、第１のゲート電極３４の上部に接続された第２のゲート電極３５ａと、第１の拡散層領域２２ａに接続され、第２のゲート電極と交差する埋め込み配線２１を備えている。第２のゲート電極３５ａの平面的な位置は、第１のゲート電極３４の平面的な位置に対してオフセットされている。 （もっと読む）

【課題】ゲルマニウム層に浅いｎ型不純物拡散領域を形成可能とした半導体装置を提供する。
【解決手段】ゲルマニウムを主成分とするｐ型半導体と、前記ｐ型半導体の表面に選択的に設けられた一対のｎ型不純物拡散領域と、前記一対のｎ型不純物拡散領域により挟まれた前記ｐ型半導体の上に設けられたゲート絶縁層と、前記ゲート絶縁層の上に設けられたゲート電極と、を備え、前記ｎ型不純物拡散領域の少なくとも一部は、シリコン及び炭素から選択された少なくともいずれかの添加元素を含有していることを特徴とする半導体装置が提供される。 （もっと読む）

【課題】低い閾値電圧のｎチャネル型ＭＩＳトランジスタを含む半導体装置を実現する。
【解決手段】半導体装置は、半導体基板と、半導体基板の主面に形成されたｎ型半導体領域とｐ型半導体領域と、半導体基板上に形成され、ｎ型半導体領域とｐ型半導体領域を露出するように形成された第１と第２のトレンチを有する第１の絶縁層と、第１と第２のトレンチの側壁と底部に沿って形成されたゲート絶縁膜と、第１のトレンチの側壁と底部に沿って形成されゲート絶縁膜を介して内張りされた第１の金属層と、第２のトレンチの側壁と底部に沿って形成されゲート絶縁膜を介して１モノレイヤー以上で１．５ｎｍ以下の厚さに内張りされた第２の金属層と、第２の金属層上に内張りされたアルカリ土類金属元素、III族金属元素の単体、窒化物、炭化物、酸化物の内の少なくとも１つの金属元素を含む第３の金属層と、第１と第２のソース／ドレイン領域を具備することを特徴とする。 （もっと読む）