【課題】発振回路の停止検出などを行う異常検出回路を半導体集積回路で形成する場合に、抵抗素子や容量素子を半導体集積回路内に作成する必要がない上に、外付け部品として用意する必要がない異常検出回路の提供。
【解決手段】この発明は、発振回路の発振停止を検出するとともに、半導体集積回路内に形成される異常検出回路であって、容量素子Ｃ１と抵抗素子Ｒ１で構成される積分回路１２３を含んでいる。容量素子Ｃ１は、半導体集積回路の未使用のボンディングパッド２４ａに寄生する寄生容量を使用するようにした。抵抗素子Ｒ１は、ＭＯＳトランジスタを使用して、そのオン抵抗を利用するようにした。 （もっと読む）

【課題】複雑、大規模な回路構成を必要とすることなく簡単な回路構成で、所望の高域強調信号及び低域強調信号を生成することができ、任意の伝送損失を模擬することができるドライバ回路を提供する。
【解決手段】入力信号に応じた波形の出力信号を出力するドライバ回路１０において、入力信号が入力され、入力信号と同一波形の信号を出力信号として出力するメインドライバ１４と、入力信号が入力され、入力信号と同一波形の非反転信号と、入力信号を反転した波形の反転信号とからなる差動信号を出力するサブドライバ１６と、抵抗２８、３２（３４、３８）及び可変容量コンデンサ３２（３８）により構成され、非反転信号を微分した信号を出力し、反転信号を微分した信号を出力する微分回路と、メインドライバ１４の出力信号と非反転信号を微分した信号とを加算した高域強調信号又はメインドライバ１４の出力信号と反転信号を微分した信号とを加算した低域強調信号を出力信号として出力する加算部２６とを有している。 （もっと読む）

【課題】ノイズフィルタでは完全には除去することができないようなノイズがクロック信号に発生した場合でも、このクロック信号で動作する回路の誤動作を防止することができるクロック制御回路を提供すること。
【解決手段】クロック制御回路１０は、発振クロック２２の電圧が所定の範囲にあるか否かを判断し、発振クロック２２の電圧が所定の範囲にない時はノイズ検出信号１２８を生成するノイズ検出回路１２０と、ノイズ検出信号１２８に基づいて、少なくとも所定の期間、クロック出力停止信号１３８を生成するクロック出力停止信号生成回路１３０と、発振クロックを所定の時間遅延させた遅延クロック信号１４８を生成する遅延クロック生成回路１４０と、クロック出力停止信号１３８が存在する期間は、遅延クロック信号１４８の外部への出力を停止するように制御するクロック出力停止制御回路１５０と、を含む。 （もっと読む）

【課題】ＩＲのような素子性能の限界に及ぶ超高周波域で良好に動作し消費電力が少なく安価で信頼性が高く且つ通常のＣＭＯＳ半導体プロセスで製造可能な新たなルス検出回路、包絡線検出回路および電子装置ならびにパルス検出方法を提供することを目的とする。
【解決手段】ゲートおよびドレインを短絡したＭＯＳトランジスタ１０３（１０８）が介挿された負帰還路を有する増幅回路２０ａ（２０ｂ）と、増幅回路の入力端に一端側が接続され他端側が被検出信号が供給される信号入力端として設定されたコンデンサ１０５（１１０）とを含み、信号入力端に供給される被検出信号（Ｖｓ）の波形をその変動における一方の極性側のピークレベルが略一定に揃い且つ他方の極性側に向けて当該変動に相応する振幅変化を呈する波形に変換する信号波形変換部と、信号波形変換部１０ａ（１０ｂ）の出力信号から被検出信号が担うパルスを検出するパルス検出部とを備える。 （もっと読む）

【課題】波形整形特性の低下を抑制しつつ、立ち上り特性を向上させることができる波形整形回路を提供すること。
【解決手段】入力信号Ｖinを基準信号Ｖrefに基づいて二値波形に整形した出力信号Ｖoutを生成する波形整形回路１において、基準信号Ｖrefを生成する基準信号生成器２と、入力信号Ｖinと基準信号Ｖrefとの比較結果に応じて出力信号Ｖoutを生成する比較器COMP1とを備え、基準信号生成器２は、入力信号Ｖinにおけるピークホールド値（Ｖp）とボトムホールド値（Ｖb）の中間電圧Ｖcを基準信号Ｖrefとして比較器COMP1に出力した後、入力信号Ｖinを積分した電圧を基準信号Ｖrefとして比較器COMP1に出力する。 （もっと読む）

【課題】デシリアライザにＣＤＲ回路を搭載したＳｅｒＤｅｓによって、スペクトラム拡散クロック発生器の異常の有無を検出する。
【解決手段】本発明による半導体装置１０は、スペクトラム拡散クロックに同期して入力されるシリアルデータ４に対しクロックデータリカバリを実行するＣＤＲ（Ｃｌｏｃｋ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）回路１６と、ＣＤＲ回路において追従可能な周波数帯域幅を制御する周波数追従制御回路１５とを具備する。 （もっと読む）

【課題】光センサ回路のレイアウト面積を増大させることなく、光センサ回路の消費電流を一定に保ち、熱平衡状態を維持することのできる光センサ回路および光センサアレイを提供する。
【解決手段】光センサ回路は受光した光量に応じた値の光電流を生成する光電変換手段，増幅回路，増幅回路の入出力端子間に接続されて前記光電流を積分するコンデンサおよびコンデンサの両端に接続されたリセットトランジスタを有し、リセットトランジスタを待機モードでオンさせる。また、この光センサ回路を複数有する光センサアレイについても適用できる。 （もっと読む）

【課題】フェーズロックループで使用可能なデジタル位相検知器において、サンプリングクロック信号を基準として高い位相分解能で入力クロック信号の位相を検知する。
【解決手段】サンプリングクロック信号はサンプリング１４に対して、前もってデジタル的に調節可能な位相変位１２へ露呈され、「補助サンプリングクロック信号」ＣＫ＜１：８＞が発生する。サンプリング１４は位相検知信号ＰＤ ＯＵＴの第一のより上位のデジタルコンポーネントＯＵＴ１＜９：０＞を送給する。この第一のデジタルコンポーネントＯＵＴ１＜９：０＞の評価に基づいて、位相変位１２が行われ且つ位相検知信号ＰＤ ＯＵＴの第二デジタルコンポーネントＯＵＴ２＜１２：０＞が発生される。補助サンプリングクロック信号ＣＫ＜１：８＞は段階的に調節可能であり、それは各場合においてサンプリングクロック信号ＣＫの１周期よりも小さい。 （もっと読む）

【課題】半導体集積回路装置において、回路の占有面積の増大を最小限に抑えつつ、電源ノイズに起因する誤った信号の伝達を確実に防止し、ＥＳＤイミュニティを向上させること。
【解決手段】電源セル（５０２）内に電源ノイズ検出回路（２００）を設ける。一方、Ｉ／Ｏセル５０６内にノイズキャンセラ（３００）を設ける。電源ノイズ検出回路２００によって、高レベル側電源電圧（ＨＶＤＤ）に重畳する正極性／負極性の電源ノイズ、および低レベル側電源電圧（ＶＳＳ１）に重畳される正極性の電源ノイズのいずれかを検出し、ノイズキャンセラ３００を動作させる。これによって、電源ノイズに起因する誤った信号の伝達が確実に阻止され、電子機器の重大な誤動作が防止される。 （もっと読む）

【課題】
ＬＰＦによって平滑化された検波信号と検波信号をコンパレータによって比較することにより、検波信号の周期を有し、且つデューティー比５０％である矩形波を出力させることができる。検波信号を入力した際、初期段階ではＬＰＦのコンデンサが充電されていないため、一定時間矩形波が得られないとの問題があった。
【解決手段】
検波信号の入力後の経過時間に応じて、ＬＰＦを構成する抵抗の抵抗値を段階的に増加させる。ＬＰＦの立ち上がり時間は、コンデンサ要領と抵抗値の積によって決まることから、初期段階においては、抵抗値を小さくすることにより、素早い立ち上がりを実現できる。また、一定時間経過後は抵抗値を段階的に大きくすることにより、ＬＰＦの平滑化作用を強くし、小振幅の検波信号に対しても確実にデューティー比５０％の矩形波が得られるようにした。 （もっと読む）

【課題】電圧に基づいて内部周波数を設定し、これを外部周波数と比較するアナログ周波数比較器と、アナログ周波数比較器の同じ原理でクロック信号を合成するアナログ周波数合成器、及び関連の方法を提供する。
【解決手段】周波数比較器は、第一信号と入力電圧に基づいて基準信号を生成する周波数検出回路と、該入力電圧に基づいて第二信号を生成する周波数発生器と、周波数検出回路と周波数発生器に結合され、基準信号と第二信号の一方に基づいて充電電流をイネーブルして電圧レベルを上げ、更に基準信号と第二信号のもう一方に基づいて放電電流をイネーブルして電圧レベルを下げる電荷ポンプ回路と、電荷ポンプ回路に結合され、該電圧レベルに基づいて第一信号と第二信号間の周波数関係を示す決定論理とを含む。 （もっと読む）

【課題】位相比較回路の出力矩形波信号の処理する際に、簡単な回路構成を有し、ＰＬＬで引込み可能な周波数幅を拡げ、同期時間を短縮できる位相比較信号処理回路を提供する。
【解決手段】入力矩形波信号を双極性信号に変換する電圧シフタ２、入力矩形波信号のレベル変化時に制御パルス信号を発生する制御パルス信号発生器７、制御パルス信号の到来時に積分値をリセットし、その後双極性信号を積分して積分値を出力する積分回路３、積分値のリセット時のレベル変化分を微分パルスとして出力する微分回路４、制御パルス信号の到来時に微分パルスを出力するゲート回路６、前記保持回路は最新の入力微分パルスレベルを保持し、微分パルスレベルの更新時にその微分パルスレベルが保持されるように保持電圧値が順次変化する保持信号を形成するホールド回路８を備え、この保持信号を次段のループフィルタに供給する。 （もっと読む）

【課題】回路技術による対策が困難であるようなノイズが入力された場合に備えて、そのようなノイズの存在を検知する。
【解決手段】信号のレベルが第１レベルと第２レベルとの間で変動する信号について所定時間以上信号値が継続しない短時間信号を検出する短時間信号検出回路であり、前記第２レベルから第１レベルの方向に遷移する信号が入力されたときに起動され、前記第１レベルの信号が第２レベルの方向に遷移を開始するまでの第１レベルの信号の継続期間に計時を続行するタイマ３と、前記第１レベルの信号の継続期間が所定時間未満か否かを判定する判定手段１３と、前記第１レベルの信号の継続期間が所定時間未満のときに、その旨を報知する報知信号を生成する第１生成手段４と、を備える。 （もっと読む）

【課題】ＰＬＬのデジタル位相比較器の出力矩形波信号を処理し、ＰＬＬの引き込み可能な周波数幅を拡げ、同期時間を短縮する位相比較信号処理回路を提供する。
【解決手段】矩形波信号を両極性信号に変換する電圧シフタ７と出力端子２２間に並列接続され、整流回路８と積分保持回路９と微分回路１０とゲート回路１２と電圧ホールド回路１３と共通の加算回路１４とからなる第１信号路、及び、整流回路１５と積分保持回路１６と微分回路１７とゲート回路１９と電圧ホールド回路２０と前記加算回路１４とからなる第２信号路、第１信号路及び第２信号路の積分保持回路９、１６とゲート回路１２、１９を個別制御する制御信号発生器２１を備え、第１及び第２信号路で、両極性信号の整流、整流電圧の積分保持、積分保持値の微分、微分出力の保持、保持電圧の加算を行うことにより処理信号を出力する。 （もっと読む）

【課題】サンプリング周波数より高い周波数の動作制御信号を用いることなく、通過損失の無い周波数選択特性の高いミキサを提供する。
【解決手段】制御信号を供給するタイミング制御部と、積分制御信号によって入力信号の離散時間サンプルストリームを出力する第１のスイッチトキャパシタ回路と、電荷共有による高次ＩＩＲフィルタを構成する第２のスイッチトキャパシタ回路とを備え、積分制御信号の周波数は他の制御信号の周波数よりも高い。 （もっと読む）

【目的】 安定化のために、デジタル量を用いる安定化ヘリウム−ネオンレーザの高度の安定度をうるため、デジタルのパルスの形状を正確に揃える手段の提供を行なうと共に、前記安定化のためのデジタル量のパルスの周波数を正確に一定にする手段の提供を行なうことを目的とする。
【構成】
レーザから安定化のために使用出来るデジタル量のパルス周波数を、基準周波数を完全に、しかも安定に一致させるため、ダイオードの順方向の電圧を利用して、正負のパルスの基線を零ボルトにし、さらに、このデジタル量をアナログ量に変換する際、Ｆ／Ｖ変換回路と正負のパルスの電荷をゆっくり積分する回路を並列にして誤差信号の値を完全に零にしている。 （もっと読む）

【課題】
【解決手段】効果的なオフセット取り消しを有するコンパレータベースの回路は、第１及び第２の増幅器と、第１及び第２の増幅器に動作可能に接続されたオフセットキャパシタとを具えている。オフセット電源はオフセット電圧を生成する。第１のスイッチは、第１の時間周期の間オフセット電源を接地する。第１の増幅器は、第１の時間周期の間、オフセット電源を接地する第１のスイッチに応じて出力電圧を生成する。第２のスイッチは、第２の時間周期の間、オフセットキャパシタを接地する。第１のスイッチは、第３の時間周期の間オフセット電源の接地を解除し、第２のスイッチは、第３の時間周期の間オフセットキャパシタの接地を解除する。 （もっと読む）

【課題】電圧制御水晶発振器の経年変化による異常が発生しても、この異常を確実に検出できるようにした位相同期ループ回路を提供する。
【解決手段】カウンタ１１１にて外部クロック信号から内部クロック信号に同期した矩形波信号を生成するとともに、カウンタ１１２−２にて内部クロック信号から外部クロック信号の異常を検出するために必要なウインドウ信号Ｗ１を生成し、カウンタ１１５にて内部クロック信号から電圧制御水晶発振器１２の異常を検出するために必要なウインドウ信号Ｗ２を生成し、異常判定制御部１１４−２にて矩形波信号の立ち上がりがウインドウ信号Ｗ１，Ｗ２のハイレベル期間内に入っているか否かを判定し、ウインドウ信号Ｗ１のハイレベル期間に入っていて、ウインドウ信号Ｗ２のハイレベル期間内に入っていない場合に、電圧制御水晶発振器１２の異常と判定するようにしている。 （もっと読む）

【課題】経時変化や温度変化に拘らず、常に最適なタイミングの調整をすることが可能な位相制御回路を実現する。
【解決手段】位相を制御する位相制御回路において、クロック信号を遅延する可変遅延回路と、遅延されたクロック信号がクロック入力端子に入力され、データ信号がデータ入力端子に入力される第１のフリップフロップ回路と、データ信号がクロック入力端子に入力され、遅延されたクロック信号がデータ入力端子に入力される第２のフリップフロップ回路と、第２のフリップフロップ回路の出力信号に基づいて可変遅延回路の遅延量を制御する積分回路とを備える。 （もっと読む）

【課題】半導体集積回路に好適な積分回路及び高性能化を図ったカメラ用前処理ＬＳＩを提供する。
【解決手段】第１タイミング期間にオン状態にされる第１スイッチ及び第２スイッチにより第１キャパシタの第１端子と第２端子に入力電圧を供給する。上記第１タイミング期間と異なる第２タイミング期間にオン状態にされる第３スイッチ及び第４スイッチにより上記第１キャパシタの第１端子と第２端子を利得１のバッファアンプの入力端子と出力端子に接続する。上記バッファアンプの入力端子と固定電位との間に第２キャパシタを設ける。上記バッファアンプの入力端子又は出力端子の電圧を積分出力とする。固体撮像素子で形成された画素信号のフィードスルー部との差を表す信号部を相関二重サンプリング回路で取り出し、黒レベルクランプ信号を前記の積分回路により取り出して電圧保持回路で保持させる。 （もっと読む）