【課題】 スイッチの信頼性を低下することなく、内部電圧線を所定の電圧に迅速に設定し、半導体集積回路の動作速度を向上する。
【解決手段】 半導体集積回路は、第１高電圧が供給される第１高電圧線を内部電圧線に接続するために第１スイッチ制御信号の活性化に応じてオンする第１スイッチと、第１高電圧を生成するために第１電圧生成信号の活性化に応じて動作する第１電圧生成回路と、第１電圧生成信号の活性化に応じて動作し、第１高電圧と内部電圧線の電圧とを比較し、第１高電圧と内部電圧線の電圧との差が所定値になったときに第１スイッチ制御信号を活性化するレベル比較器とを備えている。第１スイッチの両端に掛かる電圧を比較し、電圧差が小さくなったときに第１スイッチをオンすることで、第１スイッチの信頼性を低下することなく、内部電圧線を所定の電圧に迅速に設定できる。 （もっと読む）

【課題】耐圧を上げることなく、消費電力を低減することの可能なインバータ回路およびそれを備えた表示装置を提供する。
【解決手段】７Ｔｒ２Ｃで構成されるインバータ回路において、容量素子Ｃ₁がトランジスタＴｒ₅のソースに接続されるとともに、トランジスタＴｒ₄を介してトランジスタＴｒ₇のゲートに接続されている。トランジスタＴｒ₇のソースには、トランジスタＴｒ₂のゲートが接続されている。これにより、入力端子ＩＮに立下り電圧が入力され、トランジスタＴｒ₁，Ｔｒ₃，Ｔｒ₆がオフしたときに、Ｖ_ddが充電された容量素子Ｃ₁によって、トランジスタＴｒ₇のゲートがＶ_SS＋Ｖ_th7以上の電圧にチャージされ、トランジスタＴｒ₇がオンし、さらにトランジスタＴｒ₂がオンする。 （もっと読む）

【課題】メモリの出力バッファの平均電流値を低減し、消費電流を抑制すること。
【解決手段】本発明に係る半導体装置は、メモリリードアドレスＤの連続性を判定し、判定結果Ｈを出力するアドレス連続性判定回路２３と、判定結果Ｈに基づいて、メモリリードアドレスＤに対応するリードデータを出力するメモリの出力バッファ２２の駆動能力を制御する駆動能力切り替え制御回路２４と、ＣＰＵの要求リードアドレスＡに対応するリードデータが当該ＣＰＵへ到達するまでの期間に、ＣＰＵ要求リードアドレスＡに連続する予想アドレスを生成するアドレス生成部１２と、予想アドレスに対応するリードデータを格納するプリロードバッファ１４を備える。 （もっと読む）

【課題】
内部電源電圧を遮断するパワーダウンモードへの移行を誤動作無く確実に実行するパワーダウンモードの移行シーケンスを備えた電子回路を提供する。
【解決手段】
電源電圧から降圧してシステム電圧を発生するシステム電圧発生回路１０と、システム電圧を供給されて動作する第１の内部回路３０と、電源電圧を供給されて動作する入出力回路２４と、第１の内部回路３０からの信号を入力し、電源電圧の電圧レベルに変換するレベルシフタ２３と、システム電圧発生回路１０を制御する制御回路４０とを備え、制御回路４０は起動信号Ｐ４を入力し、この起動信号に所定の遅延時間を与えた短絡制御信号Ｐ５を出力する遅延回路１００を有し、起動信号はレベルシフタ２３を非活性又は活性として制御し、短絡制御信号はシステム電圧発生回路１０を停止状態又は動作状態として制御する構成とした。 （もっと読む）

【課題】リテンション機能を備えるフリップフロップにデータを保持する際に意図しないデータのラッチが発生することを抑制することである。
【解決手段】本発明にかかる半導体装置は、フリップフロップＲＦＦ２と、フリップフロップＲＦＦ２に供給されるクロック信号を制御するクロック制御回路３と、フリップフロップＲＦＦ２にデータ保持信号を供給すると共に、クロック制御回路３を制御するコントローラ２とを備える。フリップフロップＲＦＦ２がクロック信号のネガティブエッジで駆動し、かつクロック信号がハイレベルの時にデータを保持する場合、コントローラ２は入力クロック信号を固定した後、フリップフロップＲＦＦ２がデータを保持する前に、フリップフロップＲＦＦ２にハイレベルのクロック信号が供給されるようにクロック制御回路３を制御する。 （もっと読む）

【課題】 本発明の課題は、複数段の電源スイッチを段階的にオンすることによって内部回路に電源供給する半導体装置において、電源供給開始から起動可能となるまでの復帰時間を短縮することを目的とする。
【解決手段】 上記課題は、複数段の電源スイッチを段階的にオンすることによって内部回路に電源供給する電源供給回路を解析する解析装置であって、前段までの電源スイッチをオン状態とし、オンすることによって発生する許容ノイズ量を超えない最大電源ノイズ量となる電源スイッチサイズを次段の電源スイッチとして決定する電源スイッチサイズ決定手段と、前記次段の電源スイッチサイズによる電源ノイズが前記オンされてから収束判定量以下となるまでの時間をオン時間間隔として決定するオン時間間隔決定手段とにより達成される。 （もっと読む）

【課題】電源スイッチを非導通状態から導通状態に遷移させる時間を最適化できる半導体集積回路及びその電源スイッチ制御方法を提供する。
【解決手段】共通電源配線と、第１の回路と、それぞれ電源スイッチ制御信号に基づいて導通、非導通が制御され共通電源配線と第１の回路との間を並列に接続する複数の電源スイッチと、電源スイッチ制御信号と複数の電源スイッチとの間に接続され電源スイッチ制御信号が非導通状態から導通状態に遷移するときに電源スイッチ制御信号の遷移をそれぞれ異なった遅延時間だけ遅延させて複数の電源スイッチに伝え複数の電源スイッチをそれぞれ時間をずらして非導通状態から導通状態に遷移させる遅延回路と、各遅延回路の遅延時間の増減を制御する遅延時間制御部と、を備える。 （もっと読む）

【課題】リーク電流を少なくできる可変容量回路及びこれを備える発振回路を提供する。
【解決手段】オフ時のＮＭＯＳトランジスタ１２において、ソース電圧がＰＭＯＳトランジスタ１１によって電源電圧ＶＤＤになるので、基板バイアス効果によってＮＭＯＳトランジスタ１２の閾値電圧が高くなる。よって、オフ時のＮＭＯＳトランジスタ１２のリーク電流が流れにくくなり、可変容量回路３０のリーク電流が少なくなる。ＮＭＯＳトランジスタ２２も同様である。 （もっと読む）

【課題】出力バッファの出力信号の振幅を確保することを可能としつつ、低消費電力化を図る。
【解決手段】Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ２との間にクランプトランジスタＭ３を直列に挿入し、Ｐチャンネル電界効果トランジスタＭ１のソースに供給される高電位とＮチャンネル電界効果トランジスタＭ２のソースに供給される低電位との間の中間レベルをクランプトランジスタＭ３のゲートに入力することで、Ｎチャンネル電界効果トランジスタＭ２のドレイン電位をクランプする。 （もっと読む）

【課題】レベルシフト回路を構成する素子数の削減を図る。
【解決手段】レベルシフト回路１において、第２の電源ＶＣＣ、第３のトランジスタＰＭ３、及び第１の出力端子ＯＵＴＢと直列に接続する第１のスイッチＰＭ１と、第２の電源ＶＣＣ、第４のトランジスタＰＭ２、及び第２の出力端子ＯＵＴと直列に接続し、第１のスイッチＰＭ１と同一の通電状態となる第２のスイッチＰＭ２と、第１の出力端子ＯＵＴＢ及び第２の出力端子ＯＵＴの間に接続され、第１のスイッチＰＭ１及び第２のスイッチＰＭ２に対して排他的な通電状態となる第３のスイッチＮＭ１０とを備える。 （もっと読む）

【課題】回路本体のリーク電流を速やかに低減させる。
【解決手段】半導体集積回路１００は、回路本体１０１、回路本体１０１の電源端１０１ｂに接続された疑似電源線ＶＡ、疑似電源線ＶＡにＮチャネルＭＯＳトランジスタＭＳ１を介して接続された低電位電源線Ｖ１、回路本体１０１の電源端１０１ａに接続された高電位電源線Ｖ２、導通時に疑似電源線ＶＡと高電位電源線Ｖ２との電位差を小さくするように疑似電源線ＶＡ及び低電位電源線Ｖ１に接続されたダイオードＤＩ１、及び疑似電源線ＶＡ及び高電位電源線Ｖ２に接続されたＰチャネルＭＯＳトランジスタＭＳ２を備える。 （もっと読む）

【課題】単独の動作モード信号で動作モードを切り替えるコンパレータ回路において、コンペアモードでコンパレータ回路の出力値が確定した後も、入力部から出力部に向けて不要な電流が流れてしまう。
【解決手段】本発明の集積回路では、コンパレータ回路に、入力部および出力部の間の、リーク電流が通る電流パスに含まれるトランジスタを制御する論理回路を追加する。この論理回路は、動作モード信号と、コンパレータ回路の出力信号とを入力し、コンパレータ回路の出力信号が確定した後は電流パスを遮断状態にする。 （もっと読む）

【課題】ＯＦＤＭ方式モデムにおいて、受信信号の最大値以上の電圧を発生する高電圧生成回路を設けることなく受信スイッチの動作の信頼性を確保できるようにする。
【解決手段】制御部２が変調および復調を行い回線接続部４を介して通信の回線１０に接続されるＯＦＤＭ方式モデムにおいて、受信通信路１１に設けられ子機の受信インピーダンスを親機に対して子機を複数台接続したときの通信性能の低下を抑える高インピーダンスとする高インピーダンス受信部２０、および受信通信路の開閉を行うフォトモスリレー２１，２１１，２１２を備え、前記高インピーダンス受信部が前記フォトモスリレーの出力回路のMOS FETにながれる電流を許容電流以下とし、前記制御部が前記フォトモスリレーを開閉制御する。 （もっと読む）

【課題】消費電力を低減することができる半導体装置及びそれを用いた電子機器を提供す
ることを課題とする。
【解決手段】本発明の半導体装置は、高電位電源から第１の電位が供給され、低電位電源
から第２の電位が供給され、入力ノードに第１の信号が入力されると、出力ノードから第
２の信号を出力する。本発明の半導体装置は、第２の信号の電位差を、第１の電位と第２
の電位の電位差よりも小さくすることにより、配線の充電と放電に伴う消費電力を低減す
ることができる。 （もっと読む）

【課題】 ゲート酸化膜の信頼性を維持しながら、待機時のリーク電流を抑制でき、回路面積の増加を最小限にでき、欠陥を確実に検出することができる半導体集積回路を実現する。
【解決手段】 論理回路１０と電源電圧Ｖ_ddの供給端子との間にスイッチング回路２０を設ける。動作時に、スイッチング回路２０のトランジスタＭＰ０のゲートに０Ｖの電圧を印加し、チャネル領域に電源電圧Ｖ_ddと同じかまたは僅かに低いバイアス電圧Ｖ_Bを印加することで、トランジスタＭＰ０のしきい値電圧を低くし、その電流駆動能力を大きくする。待機時にトランジスタＭＰ０のゲートに電源電圧Ｖ_ddと同じ電圧を印加し、ソースに電源電圧より低い電圧を印可し、チャネル領域に電源電圧Ｖ_ddと同じかまたはそれより高いバルクバイアス電圧Ｖ_Bを印加し、トランジスタＭＰ０のドレイン電流を最少化することにより、論理回路１０の電流経路を遮断し、リーク電流の発生を抑制する。 （もっと読む）

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる記憶装置、当該記憶装置を用いた信号処理回路の提供を目的の一つとする。
【解決手段】インバータまたはクロックドインバータなどの、入力された信号の位相を反転させて出力する位相反転素子を用いた記憶素子内に、データを保持するための容量素子と、当該容量素子における電荷の蓄積及び放出を制御するスイッチング素子とを設ける。上記スイッチング素子には、酸化物半導体をチャネル形成領域に含むトランジスタを用いる。そして、上記記憶素子を、信号処理回路が有する、レジスタやキャッシュメモリなどの記憶装置に用いる。 （もっと読む）

【課題】回路を通常の動作していない状態からスタンバイ状態に変える、及び、回路全体は通常の動作をしていない状態だがバイアス条件を変える、という具合に条件を変化させることでストレスを緩和する。
【解決手段】スタンバイ制御信号が活性状態のとき、前記タイマー回路からのタイマー出力信号に基づき、機能回路部３０の論理状態を所定時間毎に変えるＭＯＤＥ制御信号を生成するモード制御回路２０と、機能回路部３０の出力信号を受け前記出力信号の出力を制御する出力制御回路５０と、を備え、出力制御回路５０はＭＯＤＥ制御信号をＤｅｌａｙ回路４０で遅延させて生成されるＤｅｌａｙ出力信号に基づき、機能回路部３０がＭＯＤＥ制御信号により論理状態を変えている間、前記機能回路部出力信号を出力に伝達せずに、機能回路部３０がＭＯＤＥ制御信号によって前記論理状態を変える直前の機能回路部出力信号を保持出力する。 （もっと読む）

【課題】液晶表示パネルを駆動するソースドライバのソースアンプの振幅差偏差を向上する。
【解決手段】液晶表示パネルを駆動するソースドライバ１００が、画素データＤ_ＩＮに対応する階調電圧を出力するＤ／Ａコンバータ２３と、階調電圧に対応する駆動電圧を出力するソースアンプ２５とを備えている。ソースアンプ２５は、第１及び第２ＮＭＯＳトランジスタＭＮ１１，ＭＮ１２を含むＮＭＯＳ差動対と、第１及び第２ＰＭＯＳトランジスタＭＰ１１，ＭＰ１２を含むＰＭＯＳ差動対と、ＮＭＯＳ差動対とＰＭＯＳ差動対に流れる電流に応じて駆動電圧を出力する出力回路部（２，３）と、第１及び第２入力レベル変換回路４、５とを備えている。第１及び第２入力レベル変換回路４、５は、ソースアンプ２５に入力される階調電圧と、ソースアンプ２５の入力にフィードバックされる駆動電圧とに対し、駆動電圧の極性及び／又は階調電圧に応じて入力レベル変換を行う。 （もっと読む）

【課題】
複数の電源を有する半導体集積回路装置において、複数の電源が半導体集積回路装置の外部、内部であるに関わらず、それら電源の立ち上げ順序に依存せずに各回路のオン状態を一意に制御するためのシーケンス制御信号を生成することができる半導体集積回路装置を提供する。
【解決手段】
半導体集積回路装置１００は、第1電源ＶＣＣ１で動作する第１電子回路１２０と、第２電源ＶＣＣ２で動作する第２電子回路１４０と、第1電源ＶＣＣ１および第２電源ＶＣＣ２の電圧の大きさを所定の検知レベルで検出し、第１電子回路１２０のオン動作を制御するためのシーケンス制御信号ＰＳ１、および第２電子回路１４０の所期化を行うためのパワーオンリセット信号ＰＯＲを生成するシーケンス制御回路１８０を備える。 （もっと読む）

【課題】従来技術の半導体集積回路では、電源遮断領域において発生する電圧降下等を抑制することができないという問題があった。
【解決手段】本発明にかかる半導体集積回路は、高電位側電源ライン１４及び低電位側電源ライン１５と、部分電源ライン１３ａ，１３ｂと、高電位側電源ライン１４と部分電源ライン１３ａとの間に設けられた電源スイッチＳＷＡ１〜ＳＷＡｍと、部分電源ライン１３ａと低電位側電源ライン１５との間に設けられた内部回路１２ａと、高電位側電源ライン１４と部分電源ライン１３ｂとの間に設けられた電源スイッチＳＷＢ１〜ＳＷＢｎと、部分電源ライン１３ｂと低電位側電源ライン１５との間に設けられた内部回路１２ｂと、部分電源ライン１３ａ，１３ｂ間に設けられ、電源スイッチＳＷＡ１〜ＳＷＡｍ，ＳＷＢ１〜ＳＷＢｎがオンの場合にオンに制御される電源スイッチＳＷＸ１〜ＳＷＸｐと、を備える。 （もっと読む）