【課題】流入電流の発生を抑制することができる出力バッファ回路を提供する。
【解決手段】出力バッファ回路１は、第１の高電位電源ＶＤＤ１レベル又は低電位電源ＶＳＳレベルの出力信号ＯＵＴ１を出力する第１出力回路１０と、第１出力回路１０とワイヤードオア接続され、第１の高電位電源ＶＤＤ１よりも低電位である第２の高電位電源ＶＤＤ２レベル又は低電位電源ＶＳＳレベルの出力信号ＯＵＴ２を出力する第２出力回路２０とを有している。また、出力バッファ回路１は、第１の高電位電源ＶＤＤ１及び第２の高電位電源ＶＤＤ２のうち第２の高電位電源ＶＤＤ２のみが投入される場合に、第１出力回路１０の高電位側の第１出力トランジスタＴ１６及び第２出力回路２０の高電位側の第２出力トランジスタＴ２６の少なくとも一方のトランジスタのゲート電圧及びバックゲート電圧を第２の高電位電源ＶＤＤ２レベルに設定する制御回路５０を有している。 （もっと読む）

【課題】電子回路及びそのタイミング調整方法において、フリップフロップのホールドエラーを防止すること。
【解決手段】クロック信号ＣＬＫに同期してテストパターンＴＰを出力する送信側フリップフロップＦＦ_t１〜ＦＦ_t３と、テストパターンＴＰを遅延させる遅延回路４１〜４３と、遅延回路４１〜４３から出力されたテストパターンＴＰをラッチすると共に、テストパターンＴＰを出力する受信側フリップフロップＦＦ_r１〜ＦＦ_r３と、受信側フリップフロップＦＦ_r１〜ＦＦ_r３から出力されたテストパターンＴＰと期待値とを比較して、それらが一致するか否かを示す比較信号Ｓ_p１〜Ｓ_p３を出力する比較器４６と、比較信号Ｓ_p１〜Ｓ_p３によってテストパターンＴＰと期待値とが一致していないときに、遅延回路４１〜４３の遅延時間を調整するタイミング調整器４５とを有する電子回路による。 （もっと読む）

【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置１は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１を有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ３および第３ノードＮ４を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第２ノードＮ３および第３ノードＮ４から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。 （もっと読む）

【課題】プルアップ電流を増加することなく、オープンドレイン接続の信号ラインのスルーレートを向上させる。
【解決手段】オープンドレイン若しくはオープンコレクターの出力端子を駆動する出力回路と、前記出力回路を制御する制御回路と、を含み、前記制御回路は、前記出力回路が前記出力端子にローレベルを出力しない期間において、前記出力端子がローレベルからハイレベルに遷移する場合に前記出力回路が前記出力端子にハイレベルを出力する制御を行うことを特徴とする。 （もっと読む）

【課題】回路若しくは装置が、仕様或いは規格に適用しない部分があったとしても、使用することに問題がない場合の対応方法のひとつを提供する。
【解決手段】集積回路が入出力回路とタイミング測定回路とを含み、前記入出力回路の第１の入力端子に入力される第１の信号と、前記入出力回路の第１の出力端子から出力される第２の信号とが前記タイミング測定回路に入力され、前記第２の信号は、前記入出力回路の第１の入出力端子における信号が前記第１の出力端子から出力されたものであり、前記タイミング測定回路において、前記第１の信号における第１の変化を検出し、前記第２の信号における前記第１の変化に対応する第２の変化を検出し、前記第１の変化を検出したときと前記第２の変化を検出したときとの間の時間間隔の計測を行うことを特徴とする。 （もっと読む）

【課題】スタンバイ時のリーク電流と回路面積の増大を抑制する。
【解決手段】第１電源に接続する第１の回路１１の入力対に出力が夫々接続された第２及び第３の回路１２、１３と、前記第１の回路の入力、又は、前記第１の回路の内部ノードに接続された第４の回路１４と、を含み、前記第２の回路及び前記第３の回路は、第２電源と第３電源間に接続され、スタンバイ時にパワーゲーティングされる回路を有し、前記第２の回路は、前記第２及び第３電源電位を振幅範囲とする信号を入力し、前記第２の回路の出力は前記第３の回路の入力に接続され、前記第１の回路の出力信号の振幅範囲は、前記第１電源電位と、前記第２又は第３電源電位とされ、前記第４の回路は、パワーゲーティング時に前記第１の回路の前記入力対、又は前記内部ノードの論理値を保持し、スタンバイ時にも前記第１の回路の出力信号の論理を前記入力信号に関連した論理に維持する。 （もっと読む）

【課題】 集積回路における時間的に変動するばらつきを検出する回路を提供する。
【解決手段】 集積回路内に検出回路１００、演算回路１０１、ばらつき/電圧変換回路１１３とを設ける。検出回路１００において集積回路の特性ばらつきを検出回路１００の出力信号の発振周波数として検出する。演算回路１０１では、タイマ１０６にて規定した時間間隔毎に検出したばらつき情報をレジスタ１１１に格納し、統計演算回路１１２にて統計処理を施し、集積回路の時間的に変動する特性ばらつきを検出する。更に、ばらつき／電圧変換回路１１３は、検出された特性ばらつきに対応した電圧情報に変換する。 （もっと読む）

【課題】回路規模の増大を抑制しながら、コネクタに接続されたチャージャーの種類を的確に認識する。
【解決手段】電源検出回路１２は、ＶＢＵＳ端子への外部からの給電を検出する。チャージャー検出回路１４は、ＤＰ端子およびＤＭ端子の電圧を検出することにより、チャージャーの種類を特定する。チャージャー検出回路１４は、ＤＰ端子およびＤＭ端子の少なくとも一方のオープン、プルアップ、プルダウンまたは両端子間のショートを検出する。 （もっと読む）

【課題】本発明は、差動データ信号の変化を強調した強調済み差動データ信号を出力する差動出力バッファに関し、負荷容量や回路構成を大きく増やすことなく複数段にわたる高精度な強調を可能にする。
【解決手段】差動データ信号Ｖ_ＩＮ，Ｖ_ＩＮ＿Ｂと、差動データ信号を所定の時間だけ遅延し、反転した、反転遅延差動データ信号ＥＶ_ＩＮ＿Ｂ，ＥＶ_ＩＮとを、所定の比率で混合した、混合差動データ信号Ｖ_Ｂ１，Ｖ_Ｂ２を生成する混合回路１２を有する混合段１０Ａと、複数の差動増幅等の組合せからなる出力段２０Ａとを備え、混合段１０Ａが、所要の強調量に応じて、混合回路１２での差動データ信号と反転遅延差動データ信号との混合比を１：０、１：１、０：１のいずれかに設定する混合比設定回路を含む。 （もっと読む）

【課題】レベル変換時の信号の立ち上がりを速くすることのできるレベル変換バススイッチを提供する。
【解決手段】実施形態のレベル変換バススイッチは、低電圧レベル信号が伝送される低電圧レベル信号線と高電圧レベル信号が伝送される高電圧レベル信号線との間に、低電圧レベルの制御信号により導通が制御されるＭＯＳトランジスタ型のスイッチ１が接続され、高電圧レベル信号線と高電圧電源線ＶｃｃＢとの間に、プルアップ抵抗２が接続される。このレベル変換バススイッチでは、加速回路３が、高電圧レベル信号の立ち上がりをプルアップ抵抗２による立ち上がりよりも速くし、加速期間制御回路４が、加速回路３の作動期間を制御する。 （もっと読む）

【課題】回路面積の縮小を図りつつ、待機電流をカットオフすることが可能な出力回路を提供する。
【解決手段】出力回路は、第１の電源にソースが接続された出力ｐＭＯＳトランジスタを備える。出力回路は、第１の出力ｐＭＯＳトランジスタのドレインと接地との間に接続された出力ｎＭＯＳトランジスタを備える。出力回路は、出力ｐＭＯＳトランジスタのドレインと前記出力ｎＭＯＳトランジスタのドレインとの間に接続された出力端子を備える。出力回路は、前記出力ｐＭＯＳトランジスタのオン／オフを制御するための第１のゲート制御信号を第１のゲート制御端子から出力する第１のレベルシフタ回路を備える。出力回路は、前記出力ｎＭＯＳトランジスタのオン／オフを制御するための第２のゲート制御信号を第２のゲート制御端子から出力する第２のレベルシフタ回路と、を備える。 （もっと読む）

【課題】入力信号が有する２値の電位に関わらず、正常に動作させることが可能なデジタ
ル回路の提案を課題とする。
【解決手段】半導体装置の一態様は、入力端子、容量素子、スイッチ、トランジスタ、配
線、及び出力端子を有し、前記入力端子は、前記容量素子の第１の電極に電気的に接続さ
れ、前記配線は、前記スイッチを介して前記容量素子の第２の電極に電気的に接続され、
前記トランジスタのゲートは、前記容量素子の第２の電極に電気的に接続され、前記トラ
ンジスタのソース又はドレインの一方は、前記配線に電気的に接続され、前記トランジス
タのソース又はドレインの他方は、前記配線に電気的に接続されていることを特徴とする
。 （もっと読む）

【課題】出力回路のＳＳＮ（Ｓｉｍｕｌｔａｎｅｏｕｓ Ｓｗｉｔｃｈｉｎｇ Ｎｏｉｓｅ）の振動ノイズの低減を可能とする半導体装置の提供。
【解決手段】第１及び第２の電源線と、前記第１の電源線ＶＤＤＱと前記第２の電源線ＶＳＳＱとの間に配置された出力回路１２と、前記第１の電源線と前記第２の電源線との間に配置されたノイズキャンセル回路１３とを備え、前記ノイズキャンセル回路１３は、前記出力回路の前記出力ノードの論理レベルへの切り替え時に発生する所定の周期で指数関数的に減衰振動する電源ノイズに対して、前記電源に、前記振動から半周期分遅れ、前記振動と逆向きに減衰振動する電源ノイズを発生し、互いに打ち消し合わせる。 （もっと読む）

【課題】 選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供する。
【解決手段】 一対の入出力端子１０１、１０２と、一対の入出力端子間に並列に接続された複数の回路ブロックＢＬ１〜ＢＬ４と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素Ｃ１〜Ｃ４と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子ＳＷ１−１〜ＳＷ４−４を備えるスイッチ回路ＳＷ１〜ＳＷ４と、を備える。 （もっと読む）

【課題】スリープ・モード中に信号を格納するための回路を提供する。
【解決手段】スリープ信号を受け取るスリープ信号入力と、クロック信号を受け取るクロック信号入力と、クロック信号でクロックされる複数のラッチと、クロック信号でクロックされるトライステート素子であって、トライステート素子は１つの入力に、少なくとも１つの格納ラッチが接続され、格納ラッチは複数のラッチの１つであり、トライステート素子は格納ラッチの入力を、予め定められたクロック信号値に応答して選択的に分離するトライステート素子とを含み、回路への電源供給が、スリープ信号に応答して、回路の少なくとも１部の電圧差が低減されて回路の部分の電源が遮断され、格納ラッチに掛かる電圧差が維持され、トライステート素子で受け取られるクロック信号が予め定められた値に保持されて、格納ラッチの入力が分離される。 （もっと読む）

【課題】消費電流の増加を抑制しつつ電源投入時にレベルシフタの状態を確定させる技術を提供する。
【解決手段】信号レベル変換部（１１）と、安定化回路（１２）とを具備するレベルシフト回路を構成する。安定化回路（１２）は、第２電源電圧供給ノード（ＮＤ１）と接続ノード（ＮＤ２）との接続を制御する第１スイッチ（Ｐ３）と、接続ノード（ＮＤ２）電圧に応答して接地電圧供給ノード（ＧＮＤ）と出力ノード（ＮＤ３）との接続を制御する第２スイッチ（Ｎ３）とを備えることが好ましい。そして、第１スイッチ（Ｐ３）は、第２電源電圧（ＶＤＤ）が、第１中間電圧を超えないときに、第２電源電圧供給ノード（ＮＤ１）と接続ノード（ＮＤ２）とを接続する。また、第２スイッチ（Ｎ３）は、第２電源電圧供給ノード（ＮＤ１）の電圧に応答して、出力ノード（ＮＤ３）と接地電圧供給ノード（ＧＮＤ）とを接続する。 （もっと読む）

【課題】プリエンファシス回路及びこれを備えた差動電流信号伝送システムを提供する。
【解決手段】本発明はプリエンファシス回路に関し、より詳細にはプリエンファシス回路を動作させるために必要なスイッチングトランジスタの数を減らして寄生抵抗及び寄生キャパシタを減少させ、それぞれのスイッチングトランジスタを制御するそれぞれのプリエンファシス制御信号を供給することによって望まない電流の発生を防止できるプリエンファシス回路及びこれを備えた差動電流信号伝送システムに関する。 （もっと読む）

【課題】 不揮発性メモリ用の高速ファンアウトシステムアーキテクチャおよび入出力回路を提供する。
【解決手段】 さまざまな実施形態において、複数の不揮発性メモリデバイス、例えばＮＡＮＤフラッシュメモリデバイスが、ファンアウト構造でホストコントローラデバイスに接続され得る。ファンアウト構造によると、各メモリデバイスは読み出し動作および／または書き込み動作を同時に実行できる。各不揮発性メモリデバイスは、高速入力回路および高速出力回路を有し得るので、メモリとの間のデータ転送は、フラッシュメモリ読み書きインターフェースの速度に制限されない。 （もっと読む）

【課題】リーク電流を従来よりも抑えること。
【解決手段】本発明の半導体装置１は、外部から信号を供給可能な入力端子１０と、内部回路３０と、制御部４０と、バッファ回路２０とを具備している。制御部４０は、起動時から所定時間が経過するまでの間にマスク解除信号ＭＡＳＫ“Ｈ”を出力する。バッファ回路２０は、入力端子１０に供給される電圧ＶＤＤ又は電圧ＧＮＤを表す信号をマスク解除信号ＭＡＳＫ“Ｈ”に応じて内部回路３０に出力する。本発明の半導体装置１では、外部から入力端子１０に信号が供給されているときにノイズが発生しても、バッファ回路２０が入力端子１０から内部回路３０への伝送を有効にする時間以外は無効にしている。このため、マスク回路２６によるバッファ回路２０と内部回路３０との切り離しにより、内部回路３０への貫通電流を防止することができる。 （もっと読む）

【課題】高速に信号の伝達が可能な双方向レベルシフト回路を提供する。
【解決手段】実施形態によれば、第１の回路と、第２の回路と、第３の回路と、第４の回路と、を備えた双方向レベルシフト回路が提供される。前記第１の回路は、双方向に信号を伝達する。前記第２の回路は、前記第１の回路の両端の電位の変化に基づいて前記第１の回路の伝達方向を検出する。前記第３の回路は、前記第１の回路の両端の電位のいずれかがローレベルからハイレベルに上昇してから、前記第１の回路の両端の電位のいずれもがハイレベルになるまでの第１の期間を検出する。前記第４の回路は、前記第１の回路の両端にそれぞれ接続され、前記第１の回路の出力側に前記第１の期間ハイレベルの電位を供給する。 （もっと読む）