【課題】 演算増幅器において、プロセス変動によって発生する素子特性バラツキの影響を抑制する。
【解決手段】 演算増幅器１には、アンプ部２、レプリカ部３、電圧電流変換回路４、基準電流源５、及び比較器６が設けられている。アンプ部２はＰｃｈ ＭＯＳトランジスタＰＴ１、Ｐｃｈ ＭＯＳトランジスタＰＴ２、及びＮｃｈ ＭＯＳトランジスタＮＴ１乃至３から構成され、レプリカアンプ部３はＰｃｈ ＭＯＳトランジスタＰＴ１１、Ｐｃｈ ＭＯＳトランジスタＰＴ１２、及びＮｃｈ ＭＯＳトランジスタＮＴ１１乃至１３から構成され、アンプ部２と同一回路構成を有する。レプリカアンプ部３から出力される出力電圧は電圧電流変換回路４で出力電流Ｉｒｅｐに変換され、出力電流Ｉｒｅｐは比較器６で基準電流Ｉｒｅｆと比較され、比較器６から出力された比較電流Ｉｃｏがアンプ部２に入力され、アンプ部２のバイアス電流Ｉｂｉａｓを一定に保つ。 （もっと読む）

【課題】 差動信号のデューティの劣化を補正する差動出力回路を提供する。
【解決手段】 差動出力回路は、第１導電型の第１ＭＯＳトランジスタと、第２導電型の第２ＭＯＳトランジスタと、第２抵抗素子と、第１導電型の第３ＭＯＳトランジスタと、第２導電型の第４ＭＯＳトランジスタと、第４抵抗素子と、容量素子とを具備する。第１ＭＯＳトランジスタは、第１抵抗素子を介して第１電位電源にソースを接続される。第２ＭＯＳトランジスタは、第２電位電源にソースを接続される。第２抵抗素子は、第１ＭＯＳトランジスタと第２ＭＯＳトランジスタとの間に接続される。第３ＭＯＳトランジスタは、第３抵抗素子を介して第１電位電源にソースを接続される。第４ＭＯＳトランジスタは、第２電位電源にソースを接続される。第４抵抗素子は、第３ＭＯＳトランジスタと第４ＭＯＳトランジスタとの間に接続される。容量素子は、バイアス回路の高周波成分をバイパスする。 （もっと読む）

【課題】 消費電流を増加させることなく電流出力能力を高める。
【解決手段】 入出力端子４、５間にオペアンプ６をボルテージフォロアの形態で接続する。オペアンプ６の出力段は、電源線２、３間に出力端子６ｃを挟んで定電流回路として動作するトランジスタと出力トランジスタとが直列に接続されている。差動増幅回路１２は、入力電圧Ｖinと出力電圧Ｖoutとの差電圧を増幅し、出力回路１７は差動増幅回路１２の出力電圧Ｖａに応じた電流を出力する。Ｖin＞Ｖoutとなる状態で出力回路１７が出力電流Ｉｏを出力し、オペアンプ６の電流出力能力の不足を補う。 （もっと読む）

増幅器ステージ、シングルエンデッド出力差動増幅器ステージ、ならびに第１の遅延ラインおよび第２の遅延ラインを有する耐磁場性増幅器。増幅器ステージは、一対の差動入力端子、および一対の差動出力端子を有する。シングルエンデッド出力差動増幅器ステージは、一対の差動入力端子および出力端子を含む。第１の遅延ラインおよび第２の遅延ラインは各々、出力端子を有する。別の実施形態において、本発明は、接合点で直列に接続され、かつ非誘導的に巻かれて磁気変化度から誘発された電流をキャンセルする２つのコイルを含む、磁気変化度キャンセレーション遅延ラインに関する。
（もっと読む）

【課題】出力誤差を解消したバッファアンプ、および、このバッファアンプを使用し、表示輝度変化の少ない表示装置を提供する。
【解決手段】正入力端に入力信号が入力され、出力端が負入力端に接続され、安定化された出力信号を出力するバッファアンプ４５２に対し、正入力端と出力端を短絡するスイッチ４８０を設ける。負荷容量に対し十分な充電が終了した後にこのスイッチ４８０をオンすることで、バッファアンプ４５２の出力電圧をを入力電圧に近づける。 （もっと読む）

【課題】 半導体集積回路に好適な可変増幅回路及びそれを用いた高性能のカメラ用前処理ＬＳＩを提供する。
【解決手段】 第１タイミングにおいて、第１入力キャパシタに第１信号を取り込み、増幅回路は第２入力キャパシタと可変容量素子からなる帰還キャパシタとの容量比に対応した利得により上記第２入力キャパシタに取り込まれている第２信号の増幅動作を行う。第２タイミングにおいて、上記第２入力キャパシタは第２信号を取り込み、上記増幅回路は上記第１入力キャパシタと上記帰還キャパシタとの容量比に対応した利得により上記第１信号の増幅動作を行う。上記上記第１タイミングと第２タイミングに同期した上記第１信号及び第２信号のインタリーブ増幅動作を行って可変利得増幅回路を構成する。 （もっと読む）

【課題】位相補償用のコンデンサを外部に設けなくとも、発振を防止し、安定して正確な定電圧を出力できる定電圧生成回路を提供する。
【解決手段】定電圧生成回路は、出力端子２１から出力される出力電流を制御するＰＭＯＳトランジスタＭ１と、該出力電流に比例した比例電流を生成するＰＭＯＳトランジスタＭ２と、出力端子２１の電位ＶＯと所定の基準電位ＶＩとを比較し、出力電位ＶＯを基準電位ＶＩに保つようにＰＭＯＳトランジスタＭ１，Ｍ２を駆動する比較増幅器３と、出力端子２１に一端が接続されたＰＭＯＳトランジスタＭ３と、ノード１１に一端が接続されたＰＭＯＳトランジスタＭ４からなる第１のカレントミラーと、ＰＭＯＳトランジスタＭ３の他端に一端が接続され他端が接地されたＮＭＯＳトランジスタＭ５と、ＰＭＯＳトランジスタＭ４の他端に一端が接続され他端が接地されたＮＭＯＳトランジスタＭ６とからなる第２のカレントミラーとを備える。 （もっと読む）

【課題】テレビ放送受信システムにおいて、安価なブースタを用いて衛星放送信号を受信するときのみに衛星放送信号受信用アンテナに駆動電力が供給されるようにし、安価に省電力化させる。
【解決手段】ブースタ１は、衛星放送信号受信用アンテナ２が接続され、衛星放送信号が入力される第１入出力端子１ａと、衛星放送信号を増幅する増幅部１ｄと、増幅された衛星放送信号をチューナ５に出力する第２入出力端子１ｃと、第１入出力端子１ａと第２入出力端子１ｃとを接続する電力供給経路１ｇとを備えている。チューナ５は衛星放送信号を受信しようとするとき駆動電力を出力する。駆動電力は、第２入出力端子１ｃから電力供給経路１ｇを経由して第１入出力端子１ａから衛星放送信号受信用アンテナ２に供給される。チューナ５が衛星放送信号を受信しようとしないときには駆動電力が供給されず、テレビ放送受信システムが省電力化される。 （もっと読む）

【課題】起動時間を高速化する。
【解決手段】定電流発生回路に設けられるオペアンプは、バイアス回路１０、差動段２０、及び増幅段３０を有している。このオペアンプにおいて、起動信号ENを入力する制御端子３ｃとノードNGATEとの間に容量３７を設けたので、定電流発生回路の起動時において、差動段２０の出力側ノードNGATEはカップリング効果により、起動信号ENの切り替わりタイミングに合わせて、特定の電圧だけ上昇することにより、より早くVSSから所定の電圧レベルまで上昇することができる。これにより、定電流発生回路では、オペアンプの差動段２０のゲインを小さく設定したままで、起動してから定電流を得るまでの時間を、短縮することができる。 （もっと読む）

【課題】電源電圧が低電圧の場合でも、入力電圧範囲を広く使用可能で、安定した利得のオペアンプを有した半導体集積回路を提供することを目的とする。
【解決手段】本実施例の半導体集積回路は、入力端子１、２にそれぞれ供給された入力信号を差動増幅する入力回路部１００、入力回路部１００によって増幅された信号をシングルエンド出力にするための能動負荷部１０１、能動負荷部１０１用のバイアス電流を流すための回路であるバイアス回路部１０２、能動負荷部１０１からのシングルエンド出力を増幅して出力端子３を介して外部に出力する第１の増幅部２００、第１の増幅部２００に接続されて外部からの電流を出力端子３を介して流入させる第２の増幅部３００を備える。 （もっと読む）

【課題】消費電流を抑制することのできるスイッチトキャパシタ型可変利得増幅回路を提供する。
【解決手段】オペアンプＡ、オペアンプＡの差動入力ノードＶｉｐ、Ｖｉｎに接続されるサンプリングコンデンサＣ１ｐ及びＣ１ｎ、利得に応じて容量が切り替わる増幅用の可変容量コンデンサＣ２ｐ及びＣ２ｎ、サンプリング期間の差動入力電圧ＩＮＰ、ＩＮＮをサンプリングコンデンサＣ１ｐに接続するためのスイッチＳ１、アンプ期間にサンプリングコンデンサＣ１ｐ、Ｃ１ｎを短絡するためのスイッチＳ２、サンプリング期間に増幅用可変容量コンデンサＣ２ｐ、Ｃ２ｎをリセットし、オペアンプＡの差動入力ノードＶｉｐ、Ｖｉｎを出力ノードＯＵＴＰ、ＯＵＴＮに短絡して基準電圧ＶＣＭＬとなるように制御するためのスイッチＳ３、オペアンプＡのバイアス電流をＰＧＡ回路の利得に応じて制御するバイアス回路１０から構成される。 （もっと読む）

【課題】
出力電圧におけるオフセット電圧が少なく、周波数特性の良好な受光回路を提供する。
【解決手段】
ＮＰＮトランジスタＱ１、Ｑ２からなるカレントミラー回路１０ａの入力端に受光素子ＰＤ１を接続する。ＰＮＰトランジスタＱ４、Ｑ５からなるカレントミラー回路１０ｂからカレントミラー回路１０ａの入力端に定電流Ｉｃを供給する。また、ＰＮＰトランジスタＱ４、Ｑ６からなるカレントミラー回路１０ｃからカレントミラー回路１０ａの出力端に定電流Ｉｃを供給する。カレントミラー回路１０ａの出力端を演算増幅器ＡＭＰの反転入力端子に接続すると共に、演算増幅器ＡＭＰの反転入力端子（−）と出力端子間に帰還抵抗である抵抗Ｒ２を接続する。演算増幅器ＡＭＰの出力端子において、受光素子ＰＤ１の受光電流信号が電圧に変換されて出力電圧信号Ｖｏｕｔとして出力される。 （もっと読む）

【課題】
複数の駆動回路の出力を共通接続して、動作時他のオフ状態の駆動回路の影響を無くすると共にオフ状態の駆動回路の耐圧を確保する。
【解決手段】
第１の受光素子から入力された光信号を電気信号に変換し、変換した信号が増幅される第１のバッファ回路１２と、第２の受光素子から入力された光信号を電気信号に変換し、変換した信号が増幅される第２のバッファ回路１４と、第１と第２のバッファ回路のどちらか一方を動作状態とし、他方のバッファ回路の出力段をハイ・インピーダンスの停止状態として、動作中のバッファ回路に停止状態のバッファ回路の影響が無くなるようにすると共に、停止状態のバッファ回路の出力トランジスタが破壊されないようにした。 （もっと読む）

【課題】仮想接地ノードを適切なレベルに維持すること等ができるサンプル値回路を提供すること。
【解決手段】サンプル値アナログ回路はレベル交差検出手段（３０）を含む。レベル交差検出手段はサンプリングスイッチ（ｓ２２ｎ、ｓ２３ｎ、ｓ２２ｐ、ｓ２３ｐ）を制御して、入力信号が所定レベルと交差したことがレベル交差検出手段により検出された際に、出力電圧の正確なサンプルを供給する。レベル交差検出はゼロ交差検出であり得る。任意の同相帰還回路（４００）により、出力同相電圧を略一定に保つことができる。 （もっと読む）

【課題】低電源電圧時にも適切に動作可能な差動増幅器およびアナログデジタルコンバータを実現する。
【解決手段】アナログデジタルコンバータＣＶにおける比較器ＣＰ１〜ＣＰｎ内初段の差動増幅器Ａ１〜Ａｎに対し、その制御部として機能するレプリカ部ＲＰを設け、レプリカ部ＲＰから制御信号Ｓ４を印加し、基板バイアス効果に則って差動増幅器Ａ１〜Ａｎ内の負荷ＭＩＳＦＥＴの閾値電圧を変更する。これにより差動増幅器Ａ１〜Ａｎ内の負荷ＭＩＳＦＥＴの閾値電圧を低くして、当該閾値電圧の電源電圧内に占める割合を低下させることができる。よって、差動増幅器Ａ１〜Ａｎ内の差動対を構成するＭＩＳＦＥＴの閾値電圧およびオーバードライブ電圧を十分に確保することができ、低電源電圧時にも同相出力信号を適切な値に保持することにより、適切に動作可能な差動増幅器を実現可能である。 （もっと読む）

【課題】１つの電源と１つのリニア増幅器によってコンパクト且つローコストで電流応答性のよいサーボ増幅器を提供する。
【解決手段】
直流電源とリニア増幅器と電流検出器を備えた主回路に接続された負荷の電流を電流制御器によって制御するサーボ増幅器において、主回路が、１つの単一出力の直流電源ＰＳと、その直流電源を電源とする１つの双極性リニア増幅器１と、単一出力の直流電源の正極と負極の間に直列接続された２つの半導体パワースイッチング素子Ｔ_Ｐ、Ｔ_Ｎと、２つの半導体パワースイッチング素子の中間点と双極性リニア増幅器の出力の間に接続された負荷２に流れる電流を検出する電流検出器２１とを備え、電流指令と電流検出器が検出した負荷の電流を比較して電流制御する。 （もっと読む）

アナログデジタル変換器（ＡＤＣ）とともに使用する誤差補正回路は、第１のスイッチと、並列に構成され、第１のスイッチに結合されている第２のスイッチ、および補正コンデンサとを具備している。第２のスイッチは接地にも結合され、補正コンデンサは基準電圧にも結合され、第１のスイッチはＡＤＣの保持モード中にアクティブであるように構成され、第２のスイッチはＡＤＣのサンプリングフェーズ中にアクティブであるように構成されている。 （もっと読む）

【課題】多段増幅器の出力電圧は演算増幅器の定格出力を越えた高電圧で、演算増幅器の高速、高精度特性を利用できるための偏向増幅器。
【解決手段】特性を劣化させるカレントミラー、電流増幅を使用せず、演算増幅器を多段構成とし、各段の入力と一定値を加算した±電源を各段の演算増幅器の±電源とし、±電源が定格以内になるようにし、演算増幅器の高速、高精度特性を利用した多段増幅器。 （もっと読む）

【課題】 サンプリング時の帯域を確保できるようにした可変利得回路及びその応用装置を提供する。
【解決手段】 差動入力増幅器１と、各信号入力端子と前記増幅器の各入力端子間に接続されたサンプル用スイッチ21，22と、前記増幅器の各入力端子に一端を接続した帰還容量13，14と、各帰還容量の他端と前記増幅器の各出力端子間に接続された演算用スイッチ17，18と、一端が前記増幅器の各入力端子に接続された複数の容量素子を直列接続してなる第１及び第２の入力容量素子群11，12，及び一端が第１の入力容量素子群の一容量素子の他端側に、他端が第２の入力容量素子群の対応する一容量素子の他端側に接続された入力スイッチを各容量素子毎に有してなる入力スイッチ群23とからなる可変入力容量回路32と、前記増幅器の各出力端子と基準電圧源間に接続されたセット用スイッチ15，16と、各スイッチの動作を制御するスイッチ制御回路39とで可変利得回路を構成する。 （もっと読む）

【課題】 回路規模を増大させることなく、低消費電力で、安定して出力電圧の範囲を拡大させる演算増幅器、駆動回路及び電気光学装置を提供する。
【解決手段】 演算増幅器１００は、入力電圧及び出力電圧がゲートに供給される差動トランジスタ対と、差動トランジスタ対のドレイン電流の和を生成する電流源トランジスタとを有し、入力電圧及び出力電圧の差分を増幅する差動増幅器１１０と、差動増幅器の出力ノードの電圧に基づいてゲート制御され出力電圧として生成する駆動トランジスタとを含む。電流源トランジスタのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に設定される。電流源トランジスタのゲート電圧が固定され、不純物層の電位及びそのソース領域の電位の少なくとも１つが変更されることで、演算増幅器１００の電流駆動能力が制御される。 （もっと読む）