【課題】 回路安定性と高電流駆動能力の双方を実現するのに適した信号伝達回路を提供する。
【解決手段】 信号伝達回路Ａは、信号電流を第１基準電流Ｉ１を介して伝達する電流伝達回路３を備える。１実施形態では、電流伝達回路３は、信号電流Ｉｓを、第１基準電流Ｉ１の第１部分Ｉ１−１に転写する電流転写回路３０と、その第１電流部分Ｉ１−１を伝達する出力電流経路３２と、を備える。１実施形態では、電流転写回路３０は、第１の電流分岐回路３００と、第２の電流分岐回路３０２とを備える。 （もっと読む）

【課題】 回路規模を増大させることなく、低消費電力で、出力電圧範囲を拡大させる演算増幅器、駆動回路及び電気光学装置を提供する。
【解決手段】 演算増幅器１００は、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔがゲートに供給されるＮ型の差動トランジスタ対ＤＩＦ１と、差動トランジスタ対ＤＩＦ１のトランジスタＱＮ１、ＱＮ２のドレイン電流の和を生成するＮ型の電流源トランジスタＣＳ１とを有し、入力電圧及び出力電圧の差分を増幅する差動増幅器１１０と、高電位電源側に設けられ、差動増幅器１１０の出力ノードの電圧に基づいてゲート制御されドレイン電圧を出力電圧Ｖｏｕｔとして生成するＰ型の駆動トランジスタＤＱＰ１とを含む。電流源トランジスタＣＳ１は、そのチャネル領域が形成される不純物層の電位が、他のトランジスタのチャネル領域が形成される不純物層の電位とは独立に設定されるトランジスタである。 （もっと読む）

【課題】 電源配線による電圧降下や製造プロセスのばらつきの影響を抑え、複数の定電流駆動部から同じ大きさの駆動電流を供給することができる電流駆動回路を構成する。
【解決手段】 各定電流駆動部２０Ａは、電源電位ＶＤＤとノードＮ２０との間に入力信号ＰＷｉによってオン・オフ制御されるＰＭＯＳ２１を有している。ノードＮ２０と接地電位ＧＮＤにはＮＭＯＳ２４，２３が直列に接続され、ＮＭＯＳ２３のゲートにバイアス電圧生成部１０からバイアス電圧ＶＢが与えられる。ノードＮ２０には電流出力用のＰＭＯＳ２５のソースが接続され、このＰＭＯＳ２５のドレインが駆動電流ＯＵＴｉを出力する電流出力端子に接続されている。ＰＭＯＳ２４，２５は電流ミラー回路を構成し、ＮＭＯＳ２３は増幅率の小さいものを高いゲート電圧Ｖｇで使用し、ＰＭＯＳ２５は増幅率の大きいものをゲート電圧Ｖｇを低くして飽和領域で動作するように設定する。 （もっと読む）

【課題】第１、第２の端子の入力電圧の電位差が大きくても高精度に電圧出力し、オフセットをキャンセルする差動増幅器の提供。
【解決手段】電流源(113、114)で駆動される第１、第２の差動対(101、102)、(103、104)と、第１の差動対の入力対と端子（T1、T2）と出力端子(3)間に接続されたスイッチ(151、152、153、154)と、第２の差動対の入力対と端子（T1、T2）と出力端子の間に接続されたスイッチ(155、156、157、158)を備え、第１の差動の第１及び第２の入力が端子（T1）及び出力端子に夫々接続され、第２の差動対の第１及び第２の入力が端子（T2）及び出力端子に夫々接続される第１の接続状態と、第１の差動対の第１及び第２の入力が出力端子及び端子（T2）に夫々接続され、第２の差動対の第１及び第２の入力が出力端子及び端子（T1）に夫々接続される第２の接続状態を切替制御する。 （もっと読む）

【課題】ゲイン切り替え機能を有するオペアンプにおいて、オペアンプ１段構成では、ゲイン切り替えの段数が増えるほど、それぞれのゲインに合わせたＡＣ特性の調整が難しくなっている。
【解決手段】非反転増幅回路の抵抗に複数の容量が並列に接続されたＡＣ特性切り替え回路であって、容量のひとつにコレクタを、基準電圧にエミッタを、定電流源にベースをそれぞれ接続されたＮＰＮトランジスタを有し、定電流源の駆動電流によりＮＰＮトランジスタをオン・オフさせ、複数の容量の接続を切り替えて、ＡＣ特性を切り替える。 （もっと読む）

【課題】 出力信号の波形ひずみを低減する出力回路を提供する。
【解決手段】 増幅アンプＡ２およびソースフォロアＳ１に対して共通の電源配線１を介して電源ＶＤＤ１を供給し、増幅アンプＡ１に対して電源配線１とは別の電源配線２を介して電源ＶＤＤ２を供給する。増幅アンプＡ２およびソースフォロアＳ１への電源供給と、増幅アンプＡ１への電源供給が独立して行うことにより、増幅アンプＡ２およびソースフォロアＳ１により変調電流Ｉｍが発生したとしても、この変調電流に起因する電圧変動ΔＶの影響は増幅アンプＡ１には及ばないようにする。 （もっと読む）

【課題】２の異なる入力電圧に対して、４の異なる電圧を出力することができ、２の入力電圧の電圧差が広がっても高精度で出力することができる差動増幅器の提供。
【解決手段】電流源(113、114)で駆動される第１、第２の差動対(101、102)(103、104)と、第１の差動対の入力対と入力端子（T1、T2）と出力端子（３）間に接続されたスイッチ(151、152、153、154)と、第２の差動対の入力対と入力端子（T1、T2）と出力端子（３）の間に接続されたスイッチ(155、156、157、158)を備え、第１の差動対の第１及び第２の入力が端子（T1）及び端子(T2）に夫々接続され、且つ、第２の差動対の第１及び第２の入力が端子(T1)及び出力端子(3)に夫々接続される第１の接続状態と、第１の差動対の第１及び第２の入力が出力端子(3)及び端子(T1)に夫々接続され、且つ、第２の差動対の第１及び第２の入力が端子(T2)及び端子（T1）に夫々接続される第２の接続状態とを切替制御する。 （もっと読む）

【課題】 フレキシブル・プリント配線基板（ＦＰＣ）に接続されるフォトディテクタＩＣ（ＰＤＩＣ）の出力インピーダンスを、所要の信号帯域を減衰することなくピーキングの発生を抑えるように、ＦＰＣのインダクタンス値、容量値に合わせてＰＤＩＣの外部から調整できるようにする。
【解決手段】 ＰＤＩＣ１にて光／電圧変換で電圧に変換された信号は出力回路３の出力から電界効果トランジスタ（ＦＥＴ）４のドレインに接続され、ＦＥＴ４のソースは出力端子７に接続されている。出力端子７の信号はコイル５と容量６とで構成されたＦＰＣ２の等価回路を介して本体の信号処理基板に入力される。ＦＥＴ４のゲートは可変電圧源ＶＲに接続されている。ＦＰＣ２のインダクタ成分と容量成分とでピーキングが発生するが、可変電圧源ＶＲに電圧を印加してＦＥＴ４のゲート電圧値を最適値に調整することで、ＦＥＴ４のオン抵抗によりピーキングを抑制する。 （もっと読む）

【課題】
スイッチトキャパシタアンプ回路およびこれを用いた固体撮像装置で任意の利得でログリニア可変する。
【解決手段】
アンプと、第１の時間位相に、入力信号が供給される入力端子と前記アンプの入力端子間に接続される第１の固定キャパシタと第１の可変キャパシタを有するｎ（ｎは１以上に整数）個の入力回路と、第２の時間位相に、アンプの出力端子に接続される、第２の固定キャパシタと第２の可変キャパシタを有するｍ（ｍは１以上の整数）個の帰還回路とを有し、第１と第２の可変キャパシタの総和を一定とした条件で可変して入出力特性がログリニアで可変するようにした。 （もっと読む）

【課題】 簡単な回路構成で、オフセット電圧の小さい高精度の演算増幅器を提供する。
【解決手段】 差動増幅器は、入力段回路と、第１のカレントミラー回路と、第２のカレントミラー回路と、出力段回路と、動作点設定回路と、浮遊定電流源とを具備する。入力段回路は、相補の関係にある第１の差動対と第２の差動対とを備える。第１のカレントミラー回路は、第１の差動対に接続され、その能動負荷になる。第２のカレントミラー回路は、第２の差動対に接続され、その能動負荷になる。出力段回路は、正電圧電源と負電圧電源との間に直列に接続される１対の出力トランジスタを備える。浮遊定電流源は、第１のカレントミラー回路の入力端子と第２のカレントミラー回路の入力端子との間に接続され、定電流を供給する。第１のカレントミラー回路と第２のカレントミラー回路とは、浮遊定電流源が供給する定電流に対応する電流に入力段回路の出力を重畳して動作点設定回路に供給する。 （もっと読む）

【課題】全体負荷時の負荷をより一層低減させることで全体負荷時の差動増幅回路の利得
を増大させること。
【解決手段】本発明では、差動増幅回路に負荷回路を接続するとともに、この負荷回路に
切換スイッチを接続し、この切換スイッチによって前記負荷回路の全体を前記差動増幅回
路の負荷とする全体負荷と前記負荷回路の一部分を前記差動増幅回路の負荷とする部分負
荷とに切換えることで前記差動増幅回路の利得を変更するように構成した差動増幅器にお
いて、前記負荷回路は、全体負荷時に前記差動増幅回路の入力信号及び出力信号を増幅す
るように構成することにした。 （もっと読む）

【目的】スイッチング電源の誤差増幅器もしくは誤差増幅回路に適用できかつ集積回路に内蔵可能であって、直流安定点の精度を確保しつつ、集積回路のレイアウト面積が小さくても必要な時定数を確保することのできる誤差増幅回路を提供する。
【構成】直流安定点を定める抵抗Ｒ１，Ｒ２には抵抗値が比較的小さくて精度のよいものを用い、時定数を定める抵抗Ｒ０には抵抗値の精度は求めずに抵抗値が大きくそのレイアウト面積が小さいＭＯＳＦＥＴを適用することにより、小さなレイアウト面積で必要な精度と時定数を実現できる増幅回路を提供することができる。 （もっと読む）

【課題】 システム全体の消費電力を低減可能なバッファ回路を実現する。
【解決手段】 バッファ回路４３には、第１端子および第２端子を有し、差動増幅器Ａ１の反転入力端子に上記第１端子が接続されたキャパシタＣ１と、差動増幅器Ａ１の出力端子を、上記第１端子に接続するか否かを選択するスイッチＳＷ１と、差動増幅器Ａ１の出力端子を、上記第２端子に接続するか否かを選択するスイッチＳＷ２と制御回路ＣＮＴ１とが設けられている。さらに、上記差動増幅器Ａ１の反転入力端子の入力容量および上記キャパシタＣ１およびＣ２の静電容量値は、出力電位Ｖｏｕｔの変化量が当該出力電位の変化の原因となる入力電位Ｖｉｎの変化の量よりも大きくなるように設定されており、バッファ回路４３は、低振幅の入力信号Ｖｉｎを高振幅の出力信号Ｖｏｕｔに変換して出力する。 （もっと読む）

【課題】高速充放電速度で低消費電力を達成するプッシュプルバッファ増幅器とソースドライバを提供する。
【解決手段】バッファ増幅器内で、Ｎ型コンパレータとＰ型コンパレータが入力信号と出力信号を比較する。第１インバータと第２インバータの入力端子がそれぞれＮ型コンパレータとＰ型コンパレータの第１出力端子に接続する。第１電圧線が出力負荷に充放電するように、第１トランジスタと第４トランジスタはそれぞれＮ型コンパレータの第２出力端子と第２インバータの出力端子により制御される。第２電圧線と第２電圧線が出力負荷に充放電するように、第２トランジスタと第３トランジスタはそれぞれＰ型コンパレータの第２出力端子と第１インバータの出力端子により制御される。 （もっと読む）

【課題】差動増幅器構造としてレール対レール（rail-to rail）動作をする入力バッファ回路を提供する。
【解決手段】互いに差動入力される２つの入力信号を有する差動増幅器構造の入力バッファ回路において、前記２つの入力信号中で第１入力信号が入力される第１インバータ回路を備える第１入力部と、前記２つの入力信号中で残り信号の第２入力信号が入力される第２インバータ回路を備える第２入力部と、出力ノードが前記第１入力部の出力ノードと互いに連結される構造であって、動作電流が前記第１インバータ回路の動作電流の２倍である第３インバータ回路を備えて第出力信号を出力する第１出力部と、出力ノードが前記第２入力部の出力ノードと互いに連結される構造であって、動作電流が前記第２インバータ回路の動作電流の２倍である第４インバータ回路を備えて第２出力信号を出力する第２出力部と、を具備する。 （もっと読む）

【課題】本発明は、増幅器に入力されるＲＦ信号のバイアス回路への漏洩を抑えると共に、パルス幅の狭いＤＣパルス信号を増幅器に印加することができるパルス変調回路を提供することを目的とする。
【解決手段】この発明のパルス変調回路は、ＤＣ電源とＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、ＤＣ電源とスイッチング手段との間に、増幅器に入力されるＲＦ信号の周波数、及び、スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、スイッチング手段よりＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とする。 （もっと読む）

容量性負荷のための電圧バッファは、帰還ループから負荷を絶縁させる。フォロワ構成における変形例を用いて、帰還ループの外部の第２のトランジスタが導入される。負荷に対する電流が第２のトランジスタを介して供給され、その第２のトランジスタは、帰還ループ内のトランジスタと同一のコントロールゲートレベルを有し、かつ基準入力電圧に基づいて出力電圧を供給するために接続される。出力電圧は入力電圧に依存するが、負荷は帰還ループから除去される。負荷を帰還ループから除去することによって、ループは非常に小さい補償コンデンサだけで或いは補償コンデンサなしで安定化され、バッファの静止性の電流を減少させ、かつ整定時間を改善することを可能にする。本発明の好ましい使用の１つは、不揮発性メモリのデータ記憶素子を駆動することである。
（もっと読む）

【課題】 回路規模を増加させることなく、高速で信号処理することができ、且つ信号処理の高精度化、並びにＳ／Ｎの向上を図ることが可能な差動増幅回路及びそれを用いたデジタルカメラシステムを提供する。
【解決手段】 複数段の演算増幅器１-1，・・１-n、前段の演算増幅器の出力の接続先を、後段の演算増幅器の入力と差動出力との間で切り替える第１の切替回路２-1，及び最終段の演算増幅器の出力と前記差動出力との間をオン・オフする第２の切替回路２-2を有する差動増幅器10と、前記第１及び第２の切替回路を制御し、前記演算増幅器の接続数を切り替える第１の切替制御回路３と、一端が初段の演算増幅器の入力端子に接続されたコンデンサCfs1，Cfs2と、該コンデンサの他端を、差動入力又は差動出力に接続するスイッチSW２，SW３と、該スイッチを制御する第２の切替制御回路とで差動増幅回路を構成する。 （もっと読む）

【課題】ＭＰＤ回路の生産後にＥＤＳウエハテストなどのテストの際にオフセット特性を修正および改善することが可能な方法を提示し、均一なＶ_offset特性を有するＭＰＤ補償回路を提供する。
【解決手段】入力信号を増幅して出力する増幅素子と；前記増幅素子の一入力端に接続された主電流源、前記主電流源と並列に接続された少なくとも一つの付加電流源、および前記付加電流源それぞれに接続され、前記付加電流源をスイッチングして前記増幅素子のオフセット電圧を段階的に上昇させるスイッチング素子からなる電源部と；前記増幅素子の他の入力端と出力端との間に接続されたフィードバック抵抗素子と；を含む。 （もっと読む）

【課題】共通モードフィードバック回路を具備した相補型トランスコンダクタンス増幅器を提供する。
【解決手段】トランスコンダクタンス増幅器は、第１型トランスコンダクタ５３０、第２型トランスコンダクタ５１０、及び共通モードフィードバック回路５２０を具備する。第１型トランスコンダクタは、第１制御信号ＶＣＮの制御下に、差動入力信号対に応答して第１差動出力信号対を発生させる。第２型トランスコンダクタは、第２制御信号ＶＣＰの制御下に、差動入力信号対に応答して第２差動出力信号対を発生させる。共通モードフィードバック回路は、共通モード制御信号ＶＣＭの制御下に、第１及び第２差動出力信号対に応答して第２制御信号ＶＣＰを発生させる。従って、トランスコンダクタンス増幅器は線形性に優れ、消費電流が少なく、トランスコンダクタンスの調節範囲が広い。 （もっと読む）