パルス変調回路
【課題】本発明は、増幅器に入力されるＲＦ信号のバイアス回路への漏洩を抑えると共に、パルス幅の狭いＤＣパルス信号を増幅器に印加することができるパルス変調回路を提供することを目的とする。
【解決手段】この発明のパルス変調回路は、ＤＣ電源とＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、ＤＣ電源とスイッチング手段との間に、増幅器に入力されるＲＦ信号の周波数、及び、スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、スイッチング手段よりＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とする。
【解決手段】この発明のパルス変調回路は、ＤＣ電源とＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、ＤＣ電源とスイッチング手段との間に、増幅器に入力されるＲＦ信号の周波数、及び、スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、スイッチング手段よりＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は通信やレーダに用いられるパルス変調回路に関するものである。
【背景技術】
【０００２】
従来のパルスドップラレーダ装置は、アンテナと、設定電圧に応じた高周波信号を出力する発振器と、この発振器の出力に直接接続され、前記高周波信号を第一分配信号と第二分配信号とに分配する分配器と、２つの入力端子の一方に前記第一分配信号が直接入力され、他方に直流電圧が印加されるとこの第一分配信号の二倍の周波数の送信信号を出力する第一ミキサと、この送信信号に応じたパルス電波を前記アンテナから出力させるとともに、このアンテナが受信した当該電波の反射波に基づく受信信号を出力する送受信ユニットと、２つの入力端子の一方に前記第二分配信号が入力されるとともに他方にこの受信信号が入力され、これらに基づくベースバンド信号を出力する第二ミキサと、前記発振器への設定電圧および前記第一ミキサへの直流電圧を出力するとともに、このベースバンド信号に基づいて前記反射波を発生させた目標物までの距離および／または速度を測定する信号処理ユニットとを備え、スイッチの切り替わり時における発振器の負荷インピーダンスの変化や、これに起因した発振周波数の変動による精度低下を抑制していた（例えば、特許文献１及び２参照）。
【０００３】
【特許文献１】特開２０００−３３８２３３号公報
【特許文献２】特開平６−１３８２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、パルス幅の狭いＤＣバイアス電圧（ＤＣパルス信号）のような高周波成分を有する高速なパルス信号を印加した際には、増幅器のＤＣバイアス電圧印加端子に接続されているコンデンサにより、ＤＣバイアス電圧（ＤＣパルス信号）がフィルタリングされて増幅器に印加されず、一方、これに対応して高速のパルス信号が通過するようにコンデンサの容量値を変更すると、増幅器に入力されるＲＦ信号が電源側に漏洩するという課題があった。
【０００５】
本発明は、従来のパルス変調回路のＤＣ電源およびＤＣバイアス電圧（ＤＣパルス信号）のバイアス回路に所望周波数の信号を通過または遮断するフィルタを挿入することにより、増幅器に入力されるＲＦ信号のバイアス回路への漏洩を抑えると共に、パルス幅の狭いＤＣバイアス電圧（ＤＣパルス信号）を増幅器に印加することができるパルス変調回路を提供することを目的とする。さらに、印加するバイアス電圧（ＤＣパルス信号）をパルス幅の狭い高速パルスにした場合においても同様の変調動作が可能なパルス変調回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明のパルス変調回路は、ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、ＤＣ電源とＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、ＤＣ電源とスイッチング手段との間に、増幅器に入力されるＲＦ信号の周波数、及び、スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、スイッチング手段よりＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とする。
【発明の効果】
【０００７】
この発明のパルス変調回路は、ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、ＤＣ電源とＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、ＤＣ電源とスイッチング手段との間に、増幅器に入力されるＲＦ信号の周波数、及び、スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、スイッチング手段よりＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするので、ＤＣパルス信号発生器で発生されるＤＣパルス信号及び増幅器に入力されるＲＦ信号がＤＣ電源側へ漏洩することを抑制できると共に、スイッチング手段においてＤＣパルス信号によりスイッチングされたＤＣバイアス電圧をＤＣバイアス端子に印加することができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、この発明の実施の形態１に係るパルス変調回路を示す図である。
図１に示すように、増幅器１は、ＲＦ信号入力端子２、ＲＦ信号出力端子３及びＤＣバイアス印加端子４を有する。
増幅器１に駆動用のＤＣバイアス電圧を印加するためのＤＣ電源５とＳＰＳＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｓｉｎｇｌｅ Ｔｈｒｏｗ）スイッチ６を接続するＡ端子７には、コンデンサ８及び接地点９が分岐接続されている。
【０００９】
このコンデンサ８は、増幅器１に入力されるＲＦ信号の周波数、及び、ＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、ＳＰＳＴスイッチ６よりＤＣ電源１１側のインピーダンスを零とみなせる容量値を有するコンデンサである。
【００１０】
このＳＰＳＴスイッチ６のＤＣパルス印加端子１０には、ＤＣパルス信号発生器１１が接続されている。すなわち、ＳＰＳＴスイッチ６は、ＤＣパルス信号によりスイッチング動作をするスイッチング手段である。
【００１１】
また、ＳＰＳＴスイッチ６のＢ端子１２には、低域通過フィルタ１３の入力端が接続されており、この低域通過フィルタ１３の出力端は、増幅器１のＤＣバイアス印加端子４に接続されている。すなわち、低域通過フィルタ１３は、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタである。
なお、ＳＰＳＴスイッチ６と低域通過フィルタとはこの順でＤＣ電源１１とＤＣバイアス印加端子４の間に配設されている。
【００１２】
次に動作を説明する。
増幅器１は、ＤＣバイアス印加端子４において、バイアスがオン（ＯＮ）の状態では、ＲＦ信号入力端子２から入力されたＲＦ信号を増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力する。一方、バイアスオフ状態では、増幅器１のアイソレーション分だけ減衰して出力する。増幅器１にはＤＣ電源５からＳＰＳＴスイッチ６及び低域通過フィルタ１３を介して増幅器１のＤＣバイアス印加端子４にＤＣバイアス電圧が印加される。
【００１３】
低域通過フィルタ１３は、ＤＣパルス信号発生器１１からＤＣパルス印加端子１０を介してＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数から低域を通過域とし、その他の周波数成分には遮断域とするローパスフィルタである。
【００１４】
ＤＣパルス信号発生器１１からＳＰＳＴスイッチ６のＤＣパルス印加端子１０に印加されるＤＣパルス信号のオン時には、このＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とは短絡となり、ＤＣ電源５のＤＣバイアス電圧がＳＰＳＴスイッチ６及び低域通過フィルタ１３を介して増幅器１のＤＣバイアス印加端子４に印加される。このとき、増幅器１はオンとなり、ＲＦ信号入力端子２から入力されるＲＦ信号を増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力する。
【００１５】
一方、ＤＣパルス信号発生器１１からＤＣパルス印加端子１０に印加されるＤＣパルス信号のオフ（ＯＦＦ）時には、このＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とは開放となり、ＤＣ電源５のバイアス電圧は増幅器１のＤＣバイアス印加端子４には印加されない。このとき、増幅器１はオフ状態となるため、ＲＦ信号入力端子２から入力されたＲＦ信号は、増幅器１のアイソレーション分だけ減衰して出力される。
【００１６】
このように、ＤＣパルス信号発生器１１から出力されるＤＣパルス信号のオン／オフ制御により、増幅器１のオン／オフを制御することができ、ＲＦ信号出力端子３に変調波を出力させることができる。
【００１７】
ここでコンデンサ８の容量を、ＲＦ信号の周波数、およびＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数のそれぞれの周波数において、ＳＰＳＴスイッチ６からＤＣ電源５を見込んだＡ端子７のインピーダンスを零（短絡）と見なせる値に設定すれば、ＤＣパルス信号発生器１１で発生されるＤＣパルス信号及び増幅器１に入力されるＲＦ信号がＤＣ電源５側へ漏洩することを抑制できる。
【００１８】
また、以上のような回路構成により、ＳＰＳＴスイッチ６と、増幅器１のＤＣバイアス印加端子４との間の低域通過フィルタ１３により、増幅器１のＤＣバイアス印加端子４からＡ端子７へのＲＦ信号の漏洩を抑制しつつ、ＳＰＳＴスイッチ６においてＤＣパルス信号によりスイッチングされたＤＣバイアス電圧をＤＣバイアス印加端子４に印加することができる。
【００１９】
上述のような回路構成とすることにより、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制しつつ、増幅器１のＤＣバイアス印加端子４にＤＣパルス信号が印加され、高速パルスによる変調可能なパルス変調回路を提供することができる。
【００２０】
なお、以上の説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、それぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。
【００２１】
実施の形態２．
図２は、この発明の実施の形態２に係るパルス変調回路を示す図である。
図２に示すように、この発明の実施の形態２に係るパルス変調回路は、実施の形態１に係るパルス変調回路における低域通過フィルタ１３の代わりに、増幅器１に入力されるＲＦ信号周波数を中心周波数とする帯域阻止フィルタ１４を用いたものである。
【００２２】
次に動作を説明する。
増幅器１はＤＣバイアス印加端子４において、バイアスオン状態では、ＲＦ信号入力端子２から入力されたＲＦ信号を増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力し、一方、バイアスオフ状態では、増幅器１のアイソレーション分だけ減衰して出力する。
増幅器１にはＤＣ電源５からＳＰＳＴスイッチ６、帯域阻止フィルタ１４を介して増幅器１のＤＣバイアス印加端子４にＤＣバイアス電圧が印加される。
帯域阻止フィルタ１４は、ＲＦ信号を阻止域の中心周波数とし、その他の周波数成分は遮断域とするフィルタである。
【００２３】
ＤＣパルス信号発生器１１からＳＰＳＴスイッチ６のＤＣパルス印加端子１０に印加されるＤＣパルス信号がオンの時には、このＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とが短絡され、ＤＣ電源５のＤＣバイアス電圧がＳＰＳＴスイッチ６及び帯域阻止フィルタ１４を介してＤＣバイアス印加端子４に印加される。このとき、増幅器１はオンとなり、ＲＦ信号入力端子２から入力されたＲＦ信号は、増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力される。
【００２４】
また、ＤＣパルス信号発生器１１からＤＣパルス印加端子１０に印加されるＤＣパルス信号がオフの時には、ＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とは開放されるので、ＤＣ電源５のバイアス電圧はＤＣバイアス印加端子４には印加されない。このとき、増幅器１はオフとなり、ＲＦ信号入力端子２から入力されたＲＦ信号は増幅器１のアイソレーション分だけ減衰して出力される。
以上より、ＤＣパルス発生器１１から出力されたＤＣパルス信号のオン／オフ制御により、増幅器１をオン／オフ制御することができ、ＲＦ信号出力端子３に変調波を出力させることができる。
【００２５】
ここでコンデンサ８の容量を、ＲＦ信号の周波数、およびＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数のそれぞれの周波数において、ＳＰＳＴスイッチ６からＤＣ電源５を見込んだＡ端子７のインピーダンスが零（短絡）と見なせる値に設定することにより、ＤＣパルス信号発生器１１で発生されるＤＣパルス信号及び増幅器１に入力されるＲＦ信号がＤＣ電源５側へ漏洩することを抑制できる。
【００２６】
またＳＰＳＴスイッチ６と増幅器１のＤＣバイアス印加端子４との間の帯域阻止フィルタ１４により、ＤＣバイアス印加端子４からＡ端子７へのＲＦ信号の漏洩を抑制しつつ、ＳＰＳＴスイッチ６においてＤＣパルス信号によりスイッチングされたＤＣバイアス電圧をＤＣバイアス印加端子４に印加できる。
【００２７】
上述のような回路構成とすることにより、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１のＤＣバイアス印加端子４にＤＣパルス信号が印加され、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制しつつ、変調可能なパルス変調回路を提供することができる。
【００２８】
なお、以上の説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、ぞれぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。
【００２９】
実施の形態３．
図３は、この発明の実施の形態３に係るパルス変調回路を示す図である。
図３に示すように、この発明の実施の形態３に係るパルス変調回路は、実施の形態１に係るパルス変調回路における低域通過フィルタ１３とバイアス印加端子４との間に、低域通過フィルタ１３に起因するパルス波形のひずみを波形成形するための波形成形回路１５を配設したものである。波形成形回路１５はＣ端子１６を介して低域通過フィルタ１３に接続されている。
【００３０】
このようなパルス変調回路において、低域通過フィルタ１３に起因するパルス波形のひずみを波形成形回路１５にて波形成形し、ＤＣバイアス印加端子４に印加されるＤＣパルス波形を、ＤＣパルス印加端子１０に印加された元のパルス波形に近づけるように波形成形すれば、増幅器１のＲＦ信号出力端子３に出力される変調波に生じる波形ひずみを改善することができる。
【００３１】
このことにより、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制することができ、さらに低域通過フィルタ１３によるパルス波形ひずみ、すなわちＲＦ信号出力端子３に出力される変調波の波形ひずみも改善した高速パルスによって変調可能なパルス変調回路を提供することができる。
【００３２】
なお、本説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、ぞれぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。
【００３３】
実施の形態４．
図４は、この発明の実施の形態４に係るパルス変調回路を示す図である。
図４において、の発明の実施の形態３に係るパルス変調回路は、実施の形態２に係るパルス変調回路における帯域阻止フィルタ１４とバイアス印加端子４との間に、帯域阻止フィルタ１４に起因するパルス波形のひずみを波形成形するための波形成形回路１５を配設したものである。波形成形回路１５はＣ端子１６を介して帯域阻止フィルタ１４に接続されている。
【００３４】
このような回路構成とすることにより、帯域阻止フィルタ１４に起因するパルス波形ひずみを波形成形回路１５にて波形成形し、ＤＣバイアス印加端子４に印加されるＤＣパルス波形を、ＤＣパルス印加端子１０に印加された元のパルス波形に波形成形することにより近づけることができ、ＲＦ信号出力端子３に出力される変調波の波形ひずみを改善することができる。
【００３５】
以上より、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制することができ、さらに帯域阻止フィルタ１４によるパルス波形ひずみ、すなわちＲＦ信号出力端子３に出力される変調波の波形ひずみも波形成形した高速パルスによる変調可能なパルス変調回路を提供することができる。
【００３６】
なお、本説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、ぞれぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。
【図面の簡単な説明】
【００３７】
【図１】この発明の実施の形態１に係るパルス変調回路を示す図である。
【図２】この発明の実施の形態２に係るパルス変調回路を示す図である。
【図３】この発明の実施の形態３に係るパルス変調回路を示す図である。
【図４】この発明の実施の形態４に係るパルス変調回路を示す図である。
【符号の説明】
【００３８】
１ 増幅器、２ 信号入力端子、３ 信号出力端子、４ バイアス印加端子、５ ＤＣ電源、６ ＳＰＳＴスイッチ、７ Ａ端子、８ コンデンサ、９ 接地点、１０ ＤＣパルス印加端子、１１ ＤＣパルス信号発生器、１２ Ｂ端子、１３ 低域通過フィルタ、１４ 帯域阻止フィルタ、１５ 波形成形回路、１６ Ｃ端子。
【技術分野】
【０００１】
本発明は通信やレーダに用いられるパルス変調回路に関するものである。
【背景技術】
【０００２】
従来のパルスドップラレーダ装置は、アンテナと、設定電圧に応じた高周波信号を出力する発振器と、この発振器の出力に直接接続され、前記高周波信号を第一分配信号と第二分配信号とに分配する分配器と、２つの入力端子の一方に前記第一分配信号が直接入力され、他方に直流電圧が印加されるとこの第一分配信号の二倍の周波数の送信信号を出力する第一ミキサと、この送信信号に応じたパルス電波を前記アンテナから出力させるとともに、このアンテナが受信した当該電波の反射波に基づく受信信号を出力する送受信ユニットと、２つの入力端子の一方に前記第二分配信号が入力されるとともに他方にこの受信信号が入力され、これらに基づくベースバンド信号を出力する第二ミキサと、前記発振器への設定電圧および前記第一ミキサへの直流電圧を出力するとともに、このベースバンド信号に基づいて前記反射波を発生させた目標物までの距離および／または速度を測定する信号処理ユニットとを備え、スイッチの切り替わり時における発振器の負荷インピーダンスの変化や、これに起因した発振周波数の変動による精度低下を抑制していた（例えば、特許文献１及び２参照）。
【０００３】
【特許文献１】特開２０００−３３８２３３号公報
【特許文献２】特開平６−１３８２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、パルス幅の狭いＤＣバイアス電圧（ＤＣパルス信号）のような高周波成分を有する高速なパルス信号を印加した際には、増幅器のＤＣバイアス電圧印加端子に接続されているコンデンサにより、ＤＣバイアス電圧（ＤＣパルス信号）がフィルタリングされて増幅器に印加されず、一方、これに対応して高速のパルス信号が通過するようにコンデンサの容量値を変更すると、増幅器に入力されるＲＦ信号が電源側に漏洩するという課題があった。
【０００５】
本発明は、従来のパルス変調回路のＤＣ電源およびＤＣバイアス電圧（ＤＣパルス信号）のバイアス回路に所望周波数の信号を通過または遮断するフィルタを挿入することにより、増幅器に入力されるＲＦ信号のバイアス回路への漏洩を抑えると共に、パルス幅の狭いＤＣバイアス電圧（ＤＣパルス信号）を増幅器に印加することができるパルス変調回路を提供することを目的とする。さらに、印加するバイアス電圧（ＤＣパルス信号）をパルス幅の狭い高速パルスにした場合においても同様の変調動作が可能なパルス変調回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明のパルス変調回路は、ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、ＤＣ電源とＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、ＤＣ電源とスイッチング手段との間に、増幅器に入力されるＲＦ信号の周波数、及び、スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、スイッチング手段よりＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とする。
【発明の効果】
【０００７】
この発明のパルス変調回路は、ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、ＤＣ電源とＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、ＤＣ電源とスイッチング手段との間に、増幅器に入力されるＲＦ信号の周波数、及び、スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、スイッチング手段よりＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするので、ＤＣパルス信号発生器で発生されるＤＣパルス信号及び増幅器に入力されるＲＦ信号がＤＣ電源側へ漏洩することを抑制できると共に、スイッチング手段においてＤＣパルス信号によりスイッチングされたＤＣバイアス電圧をＤＣバイアス端子に印加することができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、この発明の実施の形態１に係るパルス変調回路を示す図である。
図１に示すように、増幅器１は、ＲＦ信号入力端子２、ＲＦ信号出力端子３及びＤＣバイアス印加端子４を有する。
増幅器１に駆動用のＤＣバイアス電圧を印加するためのＤＣ電源５とＳＰＳＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｓｉｎｇｌｅ Ｔｈｒｏｗ）スイッチ６を接続するＡ端子７には、コンデンサ８及び接地点９が分岐接続されている。
【０００９】
このコンデンサ８は、増幅器１に入力されるＲＦ信号の周波数、及び、ＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、ＳＰＳＴスイッチ６よりＤＣ電源１１側のインピーダンスを零とみなせる容量値を有するコンデンサである。
【００１０】
このＳＰＳＴスイッチ６のＤＣパルス印加端子１０には、ＤＣパルス信号発生器１１が接続されている。すなわち、ＳＰＳＴスイッチ６は、ＤＣパルス信号によりスイッチング動作をするスイッチング手段である。
【００１１】
また、ＳＰＳＴスイッチ６のＢ端子１２には、低域通過フィルタ１３の入力端が接続されており、この低域通過フィルタ１３の出力端は、増幅器１のＤＣバイアス印加端子４に接続されている。すなわち、低域通過フィルタ１３は、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタである。
なお、ＳＰＳＴスイッチ６と低域通過フィルタとはこの順でＤＣ電源１１とＤＣバイアス印加端子４の間に配設されている。
【００１２】
次に動作を説明する。
増幅器１は、ＤＣバイアス印加端子４において、バイアスがオン（ＯＮ）の状態では、ＲＦ信号入力端子２から入力されたＲＦ信号を増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力する。一方、バイアスオフ状態では、増幅器１のアイソレーション分だけ減衰して出力する。増幅器１にはＤＣ電源５からＳＰＳＴスイッチ６及び低域通過フィルタ１３を介して増幅器１のＤＣバイアス印加端子４にＤＣバイアス電圧が印加される。
【００１３】
低域通過フィルタ１３は、ＤＣパルス信号発生器１１からＤＣパルス印加端子１０を介してＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数から低域を通過域とし、その他の周波数成分には遮断域とするローパスフィルタである。
【００１４】
ＤＣパルス信号発生器１１からＳＰＳＴスイッチ６のＤＣパルス印加端子１０に印加されるＤＣパルス信号のオン時には、このＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とは短絡となり、ＤＣ電源５のＤＣバイアス電圧がＳＰＳＴスイッチ６及び低域通過フィルタ１３を介して増幅器１のＤＣバイアス印加端子４に印加される。このとき、増幅器１はオンとなり、ＲＦ信号入力端子２から入力されるＲＦ信号を増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力する。
【００１５】
一方、ＤＣパルス信号発生器１１からＤＣパルス印加端子１０に印加されるＤＣパルス信号のオフ（ＯＦＦ）時には、このＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とは開放となり、ＤＣ電源５のバイアス電圧は増幅器１のＤＣバイアス印加端子４には印加されない。このとき、増幅器１はオフ状態となるため、ＲＦ信号入力端子２から入力されたＲＦ信号は、増幅器１のアイソレーション分だけ減衰して出力される。
【００１６】
このように、ＤＣパルス信号発生器１１から出力されるＤＣパルス信号のオン／オフ制御により、増幅器１のオン／オフを制御することができ、ＲＦ信号出力端子３に変調波を出力させることができる。
【００１７】
ここでコンデンサ８の容量を、ＲＦ信号の周波数、およびＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数のそれぞれの周波数において、ＳＰＳＴスイッチ６からＤＣ電源５を見込んだＡ端子７のインピーダンスを零（短絡）と見なせる値に設定すれば、ＤＣパルス信号発生器１１で発生されるＤＣパルス信号及び増幅器１に入力されるＲＦ信号がＤＣ電源５側へ漏洩することを抑制できる。
【００１８】
また、以上のような回路構成により、ＳＰＳＴスイッチ６と、増幅器１のＤＣバイアス印加端子４との間の低域通過フィルタ１３により、増幅器１のＤＣバイアス印加端子４からＡ端子７へのＲＦ信号の漏洩を抑制しつつ、ＳＰＳＴスイッチ６においてＤＣパルス信号によりスイッチングされたＤＣバイアス電圧をＤＣバイアス印加端子４に印加することができる。
【００１９】
上述のような回路構成とすることにより、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制しつつ、増幅器１のＤＣバイアス印加端子４にＤＣパルス信号が印加され、高速パルスによる変調可能なパルス変調回路を提供することができる。
【００２０】
なお、以上の説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、それぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。
【００２１】
実施の形態２．
図２は、この発明の実施の形態２に係るパルス変調回路を示す図である。
図２に示すように、この発明の実施の形態２に係るパルス変調回路は、実施の形態１に係るパルス変調回路における低域通過フィルタ１３の代わりに、増幅器１に入力されるＲＦ信号周波数を中心周波数とする帯域阻止フィルタ１４を用いたものである。
【００２２】
次に動作を説明する。
増幅器１はＤＣバイアス印加端子４において、バイアスオン状態では、ＲＦ信号入力端子２から入力されたＲＦ信号を増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力し、一方、バイアスオフ状態では、増幅器１のアイソレーション分だけ減衰して出力する。
増幅器１にはＤＣ電源５からＳＰＳＴスイッチ６、帯域阻止フィルタ１４を介して増幅器１のＤＣバイアス印加端子４にＤＣバイアス電圧が印加される。
帯域阻止フィルタ１４は、ＲＦ信号を阻止域の中心周波数とし、その他の周波数成分は遮断域とするフィルタである。
【００２３】
ＤＣパルス信号発生器１１からＳＰＳＴスイッチ６のＤＣパルス印加端子１０に印加されるＤＣパルス信号がオンの時には、このＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とが短絡され、ＤＣ電源５のＤＣバイアス電圧がＳＰＳＴスイッチ６及び帯域阻止フィルタ１４を介してＤＣバイアス印加端子４に印加される。このとき、増幅器１はオンとなり、ＲＦ信号入力端子２から入力されたＲＦ信号は、増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力される。
【００２４】
また、ＤＣパルス信号発生器１１からＤＣパルス印加端子１０に印加されるＤＣパルス信号がオフの時には、ＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とは開放されるので、ＤＣ電源５のバイアス電圧はＤＣバイアス印加端子４には印加されない。このとき、増幅器１はオフとなり、ＲＦ信号入力端子２から入力されたＲＦ信号は増幅器１のアイソレーション分だけ減衰して出力される。
以上より、ＤＣパルス発生器１１から出力されたＤＣパルス信号のオン／オフ制御により、増幅器１をオン／オフ制御することができ、ＲＦ信号出力端子３に変調波を出力させることができる。
【００２５】
ここでコンデンサ８の容量を、ＲＦ信号の周波数、およびＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数のそれぞれの周波数において、ＳＰＳＴスイッチ６からＤＣ電源５を見込んだＡ端子７のインピーダンスが零（短絡）と見なせる値に設定することにより、ＤＣパルス信号発生器１１で発生されるＤＣパルス信号及び増幅器１に入力されるＲＦ信号がＤＣ電源５側へ漏洩することを抑制できる。
【００２６】
またＳＰＳＴスイッチ６と増幅器１のＤＣバイアス印加端子４との間の帯域阻止フィルタ１４により、ＤＣバイアス印加端子４からＡ端子７へのＲＦ信号の漏洩を抑制しつつ、ＳＰＳＴスイッチ６においてＤＣパルス信号によりスイッチングされたＤＣバイアス電圧をＤＣバイアス印加端子４に印加できる。
【００２７】
上述のような回路構成とすることにより、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１のＤＣバイアス印加端子４にＤＣパルス信号が印加され、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制しつつ、変調可能なパルス変調回路を提供することができる。
【００２８】
なお、以上の説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、ぞれぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。
【００２９】
実施の形態３．
図３は、この発明の実施の形態３に係るパルス変調回路を示す図である。
図３に示すように、この発明の実施の形態３に係るパルス変調回路は、実施の形態１に係るパルス変調回路における低域通過フィルタ１３とバイアス印加端子４との間に、低域通過フィルタ１３に起因するパルス波形のひずみを波形成形するための波形成形回路１５を配設したものである。波形成形回路１５はＣ端子１６を介して低域通過フィルタ１３に接続されている。
【００３０】
このようなパルス変調回路において、低域通過フィルタ１３に起因するパルス波形のひずみを波形成形回路１５にて波形成形し、ＤＣバイアス印加端子４に印加されるＤＣパルス波形を、ＤＣパルス印加端子１０に印加された元のパルス波形に近づけるように波形成形すれば、増幅器１のＲＦ信号出力端子３に出力される変調波に生じる波形ひずみを改善することができる。
【００３１】
このことにより、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制することができ、さらに低域通過フィルタ１３によるパルス波形ひずみ、すなわちＲＦ信号出力端子３に出力される変調波の波形ひずみも改善した高速パルスによって変調可能なパルス変調回路を提供することができる。
【００３２】
なお、本説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、ぞれぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。
【００３３】
実施の形態４．
図４は、この発明の実施の形態４に係るパルス変調回路を示す図である。
図４において、の発明の実施の形態３に係るパルス変調回路は、実施の形態２に係るパルス変調回路における帯域阻止フィルタ１４とバイアス印加端子４との間に、帯域阻止フィルタ１４に起因するパルス波形のひずみを波形成形するための波形成形回路１５を配設したものである。波形成形回路１５はＣ端子１６を介して帯域阻止フィルタ１４に接続されている。
【００３４】
このような回路構成とすることにより、帯域阻止フィルタ１４に起因するパルス波形ひずみを波形成形回路１５にて波形成形し、ＤＣバイアス印加端子４に印加されるＤＣパルス波形を、ＤＣパルス印加端子１０に印加された元のパルス波形に波形成形することにより近づけることができ、ＲＦ信号出力端子３に出力される変調波の波形ひずみを改善することができる。
【００３５】
以上より、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制することができ、さらに帯域阻止フィルタ１４によるパルス波形ひずみ、すなわちＲＦ信号出力端子３に出力される変調波の波形ひずみも波形成形した高速パルスによる変調可能なパルス変調回路を提供することができる。
【００３６】
なお、本説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、ぞれぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。
【図面の簡単な説明】
【００３７】
【図１】この発明の実施の形態１に係るパルス変調回路を示す図である。
【図２】この発明の実施の形態２に係るパルス変調回路を示す図である。
【図３】この発明の実施の形態３に係るパルス変調回路を示す図である。
【図４】この発明の実施の形態４に係るパルス変調回路を示す図である。
【符号の説明】
【００３８】
１ 増幅器、２ 信号入力端子、３ 信号出力端子、４ バイアス印加端子、５ ＤＣ電源、６ ＳＰＳＴスイッチ、７ Ａ端子、８ コンデンサ、９ 接地点、１０ ＤＣパルス印加端子、１１ ＤＣパルス信号発生器、１２ Ｂ端子、１３ 低域通過フィルタ、１４ 帯域阻止フィルタ、１５ 波形成形回路、１６ Ｃ端子。
【特許請求の範囲】
【請求項１】
ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。
【請求項２】
ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記増幅器に入力されるＲＦ信号周波数を中心周波数とする帯域阻止フィルタとをこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。
【請求項３】
ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタと、前記ＤＣバイアス端子に接続される波形成形回路をこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。
【請求項４】
ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタと、前記ＤＣバイアス端子に接続される波形成形回路をこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。
【請求項１】
ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。
【請求項２】
ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記増幅器に入力されるＲＦ信号周波数を中心周波数とする帯域阻止フィルタとをこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。
【請求項３】
ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタと、前記ＤＣバイアス端子に接続される波形成形回路をこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。
【請求項４】
ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタと、前記ＤＣバイアス端子に接続される波形成形回路をこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−１９１２７７（Ｐ２００６−１９１２７７Ａ）
【公開日】平成１８年７月２０日（２００６．７．２０）
【国際特許分類】
【出願番号】特願２００５−５１４（Ｐ２００５−５１４）
【出願日】平成１７年１月５日（２００５．１．５）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成１８年７月２０日（２００６．７．２０）
【国際特許分類】
【出願日】平成１７年１月５日（２００５．１．５）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]