【課題】送信装置側と受信装置側にそれぞれ発振回路を有している非同期型の送受信装置の場合でも、送信装置側からのデータパルス信号に対して受信装置側のクロックパルスの位相が進んだり、遅れたりした場合でも、誤動作せずにデータパルス信号を正確に受信できるようにすること。
【解決手段】データパルス信号列の各パルスの周期と発振器２７の周期とを同一にすると共に、データパルス信号列の各パルスと発振器２７から出力されるクロックパルスのデューティ比をそれぞれ５０％に設定する。クロックパルスＣｊと反転クロックパルス BarＣｊとで常時入力信号パルスの受信を監視し、クロックパルスＣｊあるいは BarＣｊのどちらで入力信号パルスを受信したかにより、Ｄフリップフロップ２５での信号の取り込みのための同期信号としてのクロックパルスＣｊまたは BarＣｊを使い分ける。 （もっと読む）

【課題】 高速シリアルデータ受信回路のアイ開口マージン評価として、クロック相を固定せず、クロックデータリカバリー回路の動作を含んだアイ開口マージン評価回路を提供する。また、位相情報にオフセットを与えることでジッタ成分を付加し、受信データエラー加速試験を可能にする。
【解決手段】 シリアルデータを受信するシリアライザ・デシリアライザ回路201（SerDes）と、並走クロック信号を受信する参照シリアライザ・デシリアライザ回路202（Ref_SerDes）とを有し、シリアライザ・デシリアライザ回路201（SerDes）は、参照シリアライザ・デシリアライザ回路202（SerDes）の生成した位相制御信号P_CSを用いて位相制御された再生クロックにより受信したシリアルデータの直列並列変換を行う。位相制御信号P_CSに、パルス生成回路602からのオフセット調整パルスOffset_Pulseを印加することで、アイ開口マージン評価を行う。 （もっと読む）

【課題】伝送されてきたクロック信号とデータ信号との位相関係を適切なものに調整する。
【解決手段】遅延回路２００は、クロック入力線１０２により伝送されてくるクロック信号に同期して、データ入力線１０１により伝送されてくるデータ信号を、所定の遅延時間遅延させて遅延データ信号として遅延データ線２０１に出力する。遅延制御部３００は、当該クロック信号のエッジのうち当該データ信号の論理レベルの読み取りタイミングを規定している読み取りエッジではない方のエッジである非読み取りエッジの出現時刻よりも所定のオフセット時間だけ前の時刻から、当該非読み取りエッジに続く最初の当該読み取りエッジの出現時刻よりも当該所定のオフセット時間だけ前の時刻までの期間内において、当該遅延データ信号の論理レベルが変化するように、当該遅延時間を制御する。 （もっと読む）

【課題】フレーム長が可変の送信機及び送信タイミング補正処理方法に関し、フレーム長が可変の送信フレームに対して送信データを破壊することなく、送信タイミング信号に従って送信タイミングを補正する。
【解決手段】基準タイミング信号の入力毎に、‘０’と‘１’を交互に出力するイネーブル信号生成部２１により、‘０’側及び‘１’側の一方のみを交互にイネーブル状態にし、パターン比較部２４でサイクリックプレフィックスの比較によりフレーム先頭か否かを判定する。基準タイミングと送信タイミングとの位相差を位相差検出部２８で検出し、送信タイミングの位相変動有りの信号により、切替え制御部２６はパターン比較部２４の比較結果を基に、タイミング生成部２９からの半フレーム分遅らせたタイミング信号をセレクタ３０で選択させ、該タイミング信号に従ってタイミング補正部３１でフレームの先頭位置で送信タイミングの補正を行う。 （もっと読む）

【課題】不安定な自走状態に陥ることなく、ネットワークの遅延変動の影響を低減することにより、正確なクロック同期を実現できるクロック同期システム、クロック同期方法、プログラム、及び記録媒体を提供する。
【解決手段】タイムスタンプパケットを生成するタイムスタンプパケット生成手段と、生成するタイムスタンプパケットの数を制御するパケット送信量制御手段と、ジッタが閾値より大きいタイムスタンプをフィルタリングするジッタフィルタ手段と、マスターノードのタイムスタンプパケットの送信量を制御するための要求メッセージを生成して、マスターノードへ送信する要求メッセージ生成手段とを備えた。 （もっと読む）

【課題】伝送路ジッタの大きい環境を介して受信するデータの正確なタイミング情報を採取する。
【解決手段】クロック出力部Ｄは再生クロックに係るラッチカウント値を生成する。自走クロック生成部Ｂは、送信元クロックとは非同期の自走クロックを発振し自走クロック計数値を演算する。タイミング情報出力部Ａは、入力データからタイミング情報データ値を抽出し、タイミング情報データ値，ラッチカウント値および自走クロック計数値によりタイミング情報を採取する。周波数制御部Ｃは、タイミング情報データ値とラッチカウント値との位相比較、および自走クロック出力値とラッチカウント値の各前置差分との位相比較の結果に重み係数を乗算した値を制御値としてクロック出力部に供給する。 （もっと読む）

【課題】多チャンネルのＨＤ−ＳＤＩ信号を、簡単な構成でありながら、良好に伝送できるようにすること。
【解決手段】信号入力部１１は、入力映像信号を受信し、データを取り出すための第１のインタフェース部２１ａと、第１のインタフェース部２１ｂを備える。第１のインタフェース部２１ａは、差動伝送される第１の入力映像信号からデータを取り出し、第１の入力映像信号から生成した再生クロックを、第２のインタフェース部２１ｂに供給する。第２のインタフェース部２１ｂは、第１のインタフェース部２１ａから供給される再生クロックに基づいて、第１の入力映像信号に同期して差動伝送される第２の入力映像信号からデータを取り出す。 （もっと読む）

【課題】２つの基準クロックを有するリドライバ及びその動作方法を提供する
【解決手段】２基準クロックに設計されたリドライバは、インバウンドエラスティックバッファ及びアウトバウンドエラスティックバッファを含む。
ノースブリッジへの送信データ及びノースブリッジからの受信データは、共通基準クロックアーキテクチャを使用する。
外部ブレードへの送信データ及び外部ブレードからの受信データは、個別基準クロックアーキテクチャを使用する。 （もっと読む）

【課題】ＧＰＳユニットから出力されたＧＰＳ信号の精度が低い場合であっても、複数の同期対象機器同士を高精度で同期させること。
【解決手段】高精度時刻同期装置は、第１時刻信号を入力する第１時刻信号入力部と、第１時刻信号の精度を判断する第１時刻信号精度判断部と、内蔵時計と、内蔵時計の時刻を第１時刻信号が示す時刻に同期させる内蔵時計時刻調整部と、第１時刻信号の精度が所定値以上であると第１時刻信号精度判断部が判断した場合に、第１時刻信号入力部が入力した第１時刻信号を出力し、第１時刻信号の精度が所定値未満であると第１時刻信号精度判断部が判断した場合に、内蔵時計の時刻を示す第１時刻信号を出力する第１時刻信号出力部とを備える。 （もっと読む）

【課題】マスタ局とスレーブ局との間で双方向の光通信を行なうときに、いずれの方向の通信においても受信した光データ信号のタイミングと自局のクロックのタイミングとが一致するようなクロック分配システムを提供する。
【解決手段】クロック分配システム１００では、光ファイバ３Ａ，３Ｂを介してマスタ局１とスレーブ局２との間をクロック分配用の光クロック信号が周回するループが形成される。このとき、光クロック信号の位相は、基準クロックを発生する発振器１５の出力信号によってロックされる。この結果、光ファイバ３Ａ，３Ｂを通って伝送される上り／下りの光データ信号の伝播遅延が、マスタ局１およびスレーブ局２のいずれのクロックにも織り込まれることになる。 （もっと読む）

【課題】ソース機器とシンク機器との間でクロック同期をとる。
【解決手段】
パケット生成回路３は、映像データを含む映像パケットを生成し、映像パケットをシンク機器１１に送出するタイミングにおける画素データのクロックＣＬＫｐ１の計数値Ｃｓｏｕｒｃｅ（ｔ）を、タイムスタンプ値として映像パケットのヘッダ部に付加してシンク機器１１に送信する。パケット処理回路１４は、受信された映像パケットのヘッダ部から計数値Ｃｓｏｕｒｃｅ（ｔ）を抽出してクロック発生回路１８に出力する。クロック発生回路１８は、計数値Ｃｓｏｕｒｃｅ（ｔ）と画素データのクロックＣＬＫｐ３の計数値Ｃｃｏｕｎｔ（ｔ）との差分値が実質的にゼロに収束するように、映像データの有効画素領域以外のタイミングで、ＰＬＬ回路２６からのクロックＣＬｋｐ２に対して挿入処理又は間引き処理を行うことにより、シンク機器１１における画素データのクロックＣＬＫｐ３を発生して出力する。 （もっと読む）

【課題】オーバーヘッドによる伝送効率劣化や、信号処理演算量を低減し、高精度なバースト同期を実現する。
【解決手段】差動符号化された同期符号系列をトレーニングシンボルとし、該トレーニングシンボルと情報シンボルとから構成された無線バースト信号を受信する無線受信装置が、無線バースト信号に含まれるトレーニングシンボル系列を用いて、オーバーサンプリングされた受信バースト信号系列からフレーム・シンボルタイミングを検出し、当該検出されたフレーム・シンボルタイミングに基づいて、受信バーストシンボル系列を抽出する。また、当該抽出された受信バーストシンボル系列から受信情報シンボル系列を抽出してシンボル識別を行う。 （もっと読む）

【課題】基地局で設定されるシンボル同期タイミングに対する移動局の送信信号のシンボル到着タイミングのずれを小さくする。
【解決手段】移動局からの受信信号の到着タイミングをシンボル単位で揃えるための基準シンボル同期タイミングＳｔに係わる情報と基地局の位置情報とを含む基準同期信号Ｂ１０を受信する受信部と、移動局の位置情報を算出する位置情報算出部と、基準同期信号から抽出される基地局の位置情報と移動局の位置情報とに基づいて、基準シンボル同期タイミングＳｔと移動局からの信号のシンボル到着タイミングの時間差Ｔ１を算出する時間差算出部と、移動局における送信信号のシンボル送信タイミングであり基準同期信号に基づいて設定される第１のシンボル同期タイミングＳｒを、時間差に基づいて調整して第２のシンボル同期タイミングＳｒｍを生成し、第２のシンボル同期タイミングＳｒｍにより所定の信号を基地局へ送信する制御部とを備える。 （もっと読む）

【課題】今回の自船の送信タイミングの補正に用いる送信タイミング群に、自船が以前に補正した送信タイミングが含まれていても、正確に同期を行うことができる同期装置および同期方法を実現する。
【解決手段】送信タイミングＴｍにおいて、送信タイミング決定部１３は、サンプリング時間τ内の各タイミング差Ａ（ｘ）をメモリ１３０から読み出し、前回の送信タイミングで決定した累積タイミング補正量Ｂ（ｍ）を各タイミング差Ａ（ｘ）に加算する。送信タイミング決定部１３は、これら加算値の平均値であるタイミング差平均値Ｄ（ｍ）を算出し、当該タイミング差平均値Ｄ（ｍ）から累積タイミング補正量Ｂ（ｍ）を減算した値を今回のタイミング補正量Ｆ（ｍ）として、送信タイミングを補正する。この際、今回のタイミング差平均値Ｄ（ｍ）は、次回の送信タイミングＴｎでの累積タイミング補正量Ｂ（ｎ）としてメモリ１３０に記憶される。 （もっと読む）

【課題】待ち時間不確実性を減少したトランシーバシステムを提供すること。
【解決手段】トランシーバシステムは、ワードアライナを備え、０のワードアライナ待ち時間不確実性を有し、ワードアライナに結合されるビットスリッパをさらに備えている。該トランシーバーシステムは、ワードアライナによるワード整列およびビットスリッパによるビットスリップに起因する全遅延が回復クロックのすべての位相に対して一定であるように、ビットスリッパがビットをスリップさせる、トランシーバシステムである。 （もっと読む）

１つ又は複数の第１のクロック信号に基づいて引き出される１つ又は複数のサイクル吸収クロック信号を生成又は利用する電子デバイスが提供される。デバイスは、第１の周波数を有する第１のクロック信号を受け取るように構成されたモジュールを含む。モジュールは、第２の周波数を有する第２のクロック信号を生成するように構成されており、第２のクロック信号を生成するとき第１のクロック信号の１つ又は複数のクロックサイクルを吸収するように構成されている。第１のクロック信号は一様なサイクルを有し、第２のクロック信号は非一様なサイクルを有する。第１の周波数は第２の周波数よりも大きい。モジュールはサイクル吸収カウンタを含む。方法及びコンピュータ読み取り可能メディアも提供される。
（もっと読む）

【課題】デジタル無線機１０において、ＦＳＷ（フレーム同期ワード）やリンク情報チャネルのデータの検出が一時的に不能になっても、受信音声や受信データの途切れを抑制することができるようにする。
【解決手段】同期確立後の同期追従期間では、当該フレーム（今回のフレーム）についてＦＳＷの検出不能であっても、リンク情報チャネルデータがエラー無しであれば、リンク情報チャネルからリンク情報を取得、保持する（Ｓ６４→Ｓ６７→Ｓ６８→Ｓ７２）。また、リンク情報チャネルデータがエラー有りでも、当該フレームのリンク情報は、当該フレームより１つ前の受信フレームに適用したリンク情報に決定するか、１つ前の受信フレームを含む所定数の連続順番の受信フレームに適用したリンク情報の履歴に基づくリンク情報に決定する（Ｓ６８→Ｓ７３）。決定リンク情報に基づき当該フレームの構成を把握して、各チャネルからデータを抽出する（Ｓ７４）。 （もっと読む）

【課題】ＶＣＸＯ及び高周波数のクロックを使わずにデジタルテレビ放送の音声同期装置を提供すること。
【解決手段】デジタルテレビ放送の音声同期装置は、入力クロックを逓倍した一定周波数のクロックを所定の分周比で分周して基本クロックを発生するクロック発生部と、放送波に含まれる基準時間情報とクロック発生部が発生した基本クロックでカウントした時間情報を比較する比較部と、比較部で得られた時間差分に関する情報に基づいて、クロック発生部に基本クロックの周波数の調整を指示する制御部と、基本クロックに基づいてサンプリングクロックを生成するサンプリングクロック生成部と、オーディオサンプリングクロック及び放送波に含まれる音声データを、音声ＤＡＣのサンプリングクロックと同期するようサンプリング変換するサンプリングレート変換部を備える。クロック発生部は、制御部からの指示に応じて、分周比が異なるクロックを所定のクロックパルス数間隔で挿入する。 （もっと読む）

【課題】トランスミッタ・クロック・ジッタや符号間干渉が大きい場合であっても安定してクロック信号およびデータを復元することができるクロックデータ復元装置を提供する。
【解決手段】クロックデータ復元装置１は、入力したデジタル信号に基づいてクロック信号およびデータを復元する装置であって、イコライザ部１０，サンプラ部２０，クロック生成部３０，イコライザ制御部４０および位相モニタ部５０を備える。サンプラ部２０およびクロック生成部３０によるループ処理により、入力デジタル信号に基づいて復元されたクロック信号として、クロック信号ＣＫまたはＣＫＸが生成される。イコライザ部１０，サンプラ部２０およびイコライザ制御部３０によるループ処理により、イコライザ部１０におけるデジタル信号のうちの高周波成分のレベル調整量の制御が行われる。 （もっと読む）

【課題】水平出力基準信号の水平同期信号との位相差を抑制することができるＬＣＤタイミング制御回路を実現する。
【解決手段】本発明のＬＣＤタイミング制御回路は、水平同期信号Ａと位相比較をして内部生成した水平クロックＤをカウントして水平基準信号Ｅを生成する水平周期カウンタ１４と、水平周期カウンタ１４からのカウント値Ｈおよび水平同期信号Ａに基づいて、水平基準信号Ｅの周期と水平同期信号Ａの周期とが一致していることを示す水平周期一致信号Ｉを生成する水平周期検出回路１５と、水平周期一致信号Ｉ、水平周期カウンタからのカウント値Ｈ、および水平同期信号Ａに基づいて、水平同期信号Ａと水平基準信号Ｅとの位相差Ｂを補正した水平出力基準信号Ｇを水平基準信号Ｅの周期と水平同期信号Ａの周期とが一致している期間に生成する水平出力基準生成カウンタを有する。 （もっと読む）