【課題】化合物半導体電界効果トランジスタの高集積化及び高電力化を図る。
【解決手段】角柱状又は角錐台状の、オン状態のときに軸方向に電流が流れる半導体部４３と、半導体部の周囲に、第１絶縁層５０、制御電極層６０及び第２絶縁層７２が、半導体部の軸方向に沿って順に積層された周辺部とを備える。半導体部が、角柱状又は角錐台状の電子走行部４４と、電子走行部の側面４４ｃ上に形成された電子供給部４６とを備えて構成される。 （もっと読む）

【課題】薄膜トランジスタにおいて、ソース／ドレイン領域に高抵抗不純物領域（ＨＲＤ
または低濃度不純物領域）を自己整合的に形成する方法を提供する。
【解決手段】ゲイト電極１０５上面にマスク１０６を残し、比較的低い電圧でポーラスな
第１の陽極酸化膜１０７をゲイト電極の側面に成長させる。この陽極酸化膜をマスクとし
てゲイト絶縁膜１０４’をエッチングする。必要に応じては比較的高い電圧でバリア型の
第２の陽極酸化膜１０８をゲイト電極の側面および上面に形成する。第１の陽極酸化膜を
選択的にエッチングする。不純物ドーピングをおこなうと、ゲイト電極の下部にはドーピ
ングされず、ゲイト電極に近い領域では、不純物濃度の低い高抵抗領域１１１，１１２と
なる。ゲイト電極から遠い領域では、不純物濃度の高い低抵抗領域１１０，１１３となる
。 （もっと読む）

【課題】疎部及び密部のそれぞれにおいて、所望の寸法のデバイスパターンを簡単にエッチングにより形成できるようにする。
【解決手段】金属層１２上に２層のマスク層１３，１４を形成する工程と、２層のマスク層１３，１４に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるＣＤシフト量を調整する１種類のエッチングパラメータを変更させてエッチングを行い、マスクパターン１３−１〜１３−４，１４−１〜１４−４を形成する工程と、マスクパターン１３−１〜１３−４を用いて金属層１２をエッチングし、ゲート電極１２−１〜１２−４を形成する。 （もっと読む）

【課題】 銅ナノ粒子の耐酸化、耐融着、分散に必須であった分散剤をほとんど用いずに低粘度分散液、これを用いた銅ナノ粒子配線及び複合材料を提供する。
【解決手段】 銅ナノ粒子を含み、分散媒として、ハンセン溶解度パラメータにおける極性項が１１ＭＰａ^０．５以上である有機溶剤を用いた低粘度分散液又は銅ナノ粒子に対し、分散剤を用いずに調整された低粘度分散液、絶縁樹脂層の表面に前記低粘度分散液を印刷してなる銅ナノ粒子配線及び前記銅ナノ粒子配線を形成した前記絶縁樹脂層が、基板上に形成されてなる複合材料。 （もっと読む）

【課題】成膜性（造膜性ともいう）の良好な金属酸化物前駆体層の作製方法、作製された該金属酸化物前駆体層を用いた金属酸化物層の作製方法を提供し、且つ、該金属酸化物の作製方法を用いて、移動度が高く、Ｏｎ／Ｏｆｆ比が高く、敷電圧が低い電子デバイスを提供する。
【解決手段】基材の上に金属イオンを含む溶液を基材に塗布する金属酸化物前駆体層の作製方法において、該基材の温度（℃）を該溶液の主溶媒の沸点（℃）の５０％〜１５０％の温度範囲に調整して前記溶液を塗布、成膜する工程を有することを特徴とする金属酸化物前駆体層の作製方法。 （もっと読む）

【課題】基板のおもて面側にめっき処理をおこなう際に、めっき液が汚染されないこと。基板の裏面側に不均一なめっきが析出するのを防ぎながら、基板のおもて面側に、低いコストで、安定しためっき層を形成すること。基板の裏面側に保護膜を形成する際に、基板が反るのを防止すること。
【解決手段】基板１のおもて面側と裏面側に電極を有する半導体装置において、基板１の裏面側のコレクタ電極９の表面に、プラズマＣＶＤ法により絶縁膜１３を形成する。その後、基板１のおもて面側のエミッタ電極６に、めっき処理をおこない、エミッタ電極６の表面に、ニッケルめっき層１１と、金めっき層１２と、を形成する。そして、コレクタ電極９の表面に形成された絶縁膜１３を除去する。 （もっと読む）

【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かすには、適切な構成を備えた保護回路等が必要となる。
【解決手段】ゲート電極１０１を被覆するゲート絶縁層１０２と、ゲート絶縁層１０２上においてゲート電極１０１と重畳する第１酸化物半導体層１０３と、第１酸化物半導体層１０３上においてゲート電極と端部が重畳し、導電層１０５ａと第２酸化物半導体層１０４ａが積層された一対の第１配線層３８及び第２配線層３９とを有する非線形素子１７０ａを用いて保護回路を構成する。ゲート絶縁層１０２上において物性の異なる酸化物半導体層同士の接合を形成することで、ショットキー接合に比べて安定動作をさせることが可能となり、接合リークが低減し、非線形素子１７０ａの特性を向上させることができる。 （もっと読む）

【課題】高耐電圧のダイヤモンド電子素子及び高耐電圧のダイヤモンド電子素子の製造方法を提供する。
【解決手段】上記課題を解決するために、本発明のダイヤモンド電子素子２は、第２ダイヤモンドエピタキシャル層２２を有する本体部と、本体部に設けられた電極２４とを備えたダイヤモンド電子素子であって、第２ダイヤモンドエピタキシャル層２２は、３×１０^４ｃｍ^−２以下の面密度の複合転移を有する所定の電圧印加領域Ｅ１を含み、電極２４は、電圧印加領域Ｅ１上に設けられている。 （もっと読む）

【課題】ＳＲＡＭにおいてＮＭＯＳ及びＰＭＯＳトランジスタのバランスを確保して、ＰＭＯＳトランジスタの閾値電圧を高くできる半導体装置及びその製造方法を提供する。
【解決手段】メモリ領域において、基板の第１半導体領域（１２，１３）の第１チャネル形成領域上に第１ゲート絶縁膜（２０，２１）を介して第１ゲート電極が形成され、第１半導体領域に第１ソースドレイン領域（１６，１７）が形成されて第１トランジスタが形成され、ロジック領域において、基板の第２半導体領域（１４，１５）の第２チャネル形成領域上に第２ゲート絶縁膜（２２，２３）を介して第２ゲート電極が形成され、第２半導体領域に第２ソースドレイン領域（１８，１９）が形成されて第２トランジスタが形成され、第１ゲート電極の第１ゲート絶縁膜に接する部分が金属（４０，４１）からなり、第２ゲート電極の第２ゲート絶縁膜に接する部分が半導体（２６，２７）からなる。 （もっと読む）

【課題】ＣＶＤ装置への出し入れ回数を減らした表示装置の製造方法および表示装置を提供すること。
【解決手段】本発明にかかる表示装置の製造方法は、絶縁基板上に第１の電極膜と第２の電極膜とを含む導電層、第１の絶縁層、半導体膜、第２の絶縁層および保護層を形成する工程と、半導体膜の上方の第１の領域に配置される所定の厚さの第１のレジスト膜と、第２の電極膜の上方の第２の領域に配置される開口部と、それら以外の領域に配置される厚い第２のレジスト膜と、を保護層上に形成する工程と、第２の領域下をエッチングする工程と、第１のレジスト膜をアッシングにより除去する工程と、第１の領域下に半導体膜に達する第１の孔を形成し、かつ第２の領域下に第２の電極膜に達する第２の孔を形成する工程と、第２のレジスト膜を除去する工程と、半導体膜および第２の電極膜と接続される配線を形成する工程と、を含む。 （もっと読む）