【課題】ＩＧＢＴ終端部でのリカバリ破壊を防ぎ、ダイオードのスナップバックを抑制することができる半導体装置を提供する。
【解決手段】Ｎ−型のドリフト層３０の上に形成されたＰ型のチャネル層３１を含む半導体基板３２のうちチャネル層３１側の一面３３とは反対側の他面３４側に、Ｐ＋＋型のコレクタ層５３とＮ＋＋型のカソード層５４とが同じ階層に形成されている。そして、Ｐ＋＋型のコレクタ層５３がトレンチ３５の延設方向における表面ＩＧＢＴ専用領域１０および表面ダイオード専用領域２０の周辺部２５にそれぞれ設けられていることによりＮ＋＋型のカソード層５４は四角形状にレイアウトされている。また、Ｐ＋＋型のコレクタ層５３がエミッタ領域３９の終端部３９ａから距離ａを半径とする円形状に設けられていることにより当該四角形状の角部が窪んだ形状にレイアウトされている。 （もっと読む）

【課題】スパイラルインダクタを有する半導体装置における寄生容量の低減と、Ｑ値の低下を抑制すること。
【解決手段】半導体基板と、前記半導体基板の表面近傍に設けられた複数個の素子分離領域と、前記素子分離領域間の半導体基板上に設けられた能動素子部と、基板上に積層された複数の配線層と、前記素子分離領域のうち第１の素子分離領域の鉛直上方であって、かつ、前記配線層のうち少なくとも最上の配線層に設けられたスパイラルインダクタとを備え、前記スパイラルインダクタが形成されたインダクタ形成領域の鉛直下方であって、かつ、前記第１の素子分離領域の半導体基板表面上にシリサイド形成防止膜が形成されていることを特徴とする半導体装置。 （もっと読む）

【課題】複雑な配線構造であっても、電極パターン同士を簡単な構造で接続できると共に、配線パターンの強度をも確保できるような配線構造、およびこうした配線構造を製造するための有用な方法を提供する。
【解決手段】本発明の配線構造は、基板上に形成された少なくとも第１の配線パターンと第２の配線パターンを有する配線構造であって、前記第１の配線パターンと第２の配線パターンとの間は、金属ワイヤーによる空中配線部によって接続されると共に、少なくとも金属ワイヤー表面には、金属ワイヤーと同じ若しくは異なる素材からなる金属めっきが施されたものである。 （もっと読む）

【課題】 貫通ビアを用い積層した半導体装置においては、信号を伝送する貫通ビアがオープンやショートした場合に、その貫通ビアを回避して積層チップ全体を正常動作させるために、複雑な回路を構成が必要であった。
【解決手段】 信号を伝送する貫通ビアにおいて、ビアの内壁を構成するシリコンに高い不純物の領域を形成して貫通導体とシリコン基板が接触したときに基板に接続されているＶＳＳなどの基準電位に誘導する。故障モードを固定できるため、冗長化／復号化回路が簡単になるうえ、必要な冗長貫通ビアの本数を削減することができる。 （もっと読む）

【課題】データ出力バッファの正確なインピーダンスキャリブレーション動作を行う。
【解決手段】電源ラインＶＬ１とデータ端子２４との間に接続されたＰ型トランジスタユニット２０１と、電源ラインＶＬ１とキャリブレーション端子ＺＱとの間に接続されたＰ型トランジスタユニット１１１〜１１４と、キャリブレーション端子ＺＱの電位が基準電位ＶＲＥＦと一致するよう、Ｐ型トランジスタユニット１１１〜１１４インピーダンスを調整し、一致した状態におけるＰ型トランジスタユニット１１１〜１１４の一つのインピーダンスをＰ型トランジスタユニット２０１に反映させるインピーダンス制御回路とを備える。これにより、基準電位ＶＲＥＦが電源電位ＶＤＤの半分のレベルからオフセットしたレベルに設定されている場合であっても、正確なキャリブレーション動作を行うことができる。 （もっと読む）

【課題】半導体チップのチップ面積の削減を図るとともに、半導体チップへの入力を記憶させる時間を短縮する。
【解決手段】本発明の半導体ウエハ１は、チップ領域１０に形成され、絶縁膜を有し、電圧の印加による絶縁膜の絶縁破壊により導通状態となる複数のアンチヒューズ１４を有するアンチヒューズ回路１２と、チップ領域１０を区画するダイシング領域２０に複数のアンチヒューズ１４の各々に対応して形成され、配線を有し、レーザー照射による配線の切断により非導通状態となる複数のレーザーヒューズ２４を有するレーザーヒューズ回路２２と、複数のアンチヒューズ１４のうち、半導体チップへの入力に応じて非導通状態とされたレーザーヒューズ２２に対応するアンチヒューズ１４の有する絶縁膜に、電源からの電圧を印加させて、そのアンチヒューズ１４を導通状態とする制御回路１３と、を有する。 （もっと読む）

【課題】従来の半導体装置においては、配線の伝送特性が不安定となってしまう。
【解決手段】半導体装置１は、配線１０、およびダミー導体パターン２０を備えている。配線１０は、５ＧＨｚ以上の周波数を有する電流が流れる配線である。配線１０の近傍には、ダミー導体パターン２０が配置されている。ダミー導体パターン２０の平面形状は、１８０°を超える内角を有する図形に等しい。 （もっと読む）

【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。
【解決手段】薄膜トランジスタ１１９と、薄膜トランジスタ上に第１の層間絶縁膜１５６と、第１の層間絶縁膜上の、ソース領域またはドレイン領域の一方に電気的に接続される第１の電極１１４と、ソース領域またはドレイン領域の他方に電気的に接続される第２の電極１１０と、第１の層間絶縁膜、第１の電極、及び第２の電極上に形成された第２の層間絶縁膜１３５と、第２の層間絶縁膜上の、第１の電極または第２の電極の一方に電気的に接続される第１の配線１７７と、第２の層間絶縁膜上の、第１の電極または第２の電極の他方に電気的に接続されない第２の配線１７８とを有し、第２の配線と前記第１の電極または第２の電極の他方は、第２の層間絶縁膜中の分断領域１６９によって、電気的に接続されない半導体装置及びその作製方法に関するものである。 （もっと読む）

【課題】高い電圧を有する入力信号に対して適切に動作するアナログスイッチを有する半導体装置を提供する。
【解決手段】入力端子と出力端子との間にＰチャネルトランジスタとＮチャネルトランジスタとを並列に接続したアナログスイッチと，入力端子に印加される入力電圧に応じて，Ｐチャネルトランジスタの第１ゲート電圧及び第１バックゲート電圧と，Ｎチャネルトランジスタの第２ゲート電圧及び第２バックゲート電圧とのそれぞれの電位を可変生成する可変電圧回路と，アナログスイッチを導通または非導通に制御する制御信号を可変電圧回路に供給する制御回路とを有する。可変電圧回路は，導通に制御する制御信号に応答して，可変生成される第１ゲート電圧と第２ゲート電圧とをＰチャネルトランジスタとＮチャネルトランジスタのゲートにそれぞれ出力する。 （もっと読む）

【課題】耐放射線特性の優れた半導体回路を提供することを目的とする。
【解決手段】複数のｐＭＯＳトランジスタ１１，１２を直列に接続した第１の回路ブロック１と、複数のｎＭＯＳトランジスタ２１，２２を直列に接続した第２の回路ブロック２とを備え、少なくとも１つの前記ｐＭＯＳトランジスタ１２のゲート及び／又は少なくとも１つの前記ｎＭＯＳトランジスタ２１のゲートを入力端子Ｖｉｎに接続し、少なくとも１つの他のｐＭＯＳトランジスタ１１のゲート及び／又は少なくとも１つの他のｎＭＯＳトランジスタ２２のゲートに、オン電圧を印加する半導体回路。 （もっと読む）