インバータ装置
【課題】デッドタイム期間においても相電流の検出を可能とすることで、サンプリング期間を長くして精度の高いモータ制御を行う。
【解決手段】上下一対のアームにスイッチング素子と当該素子に並列接続されたダイオードとを有し、下アームにモータの相電流を検出するための抵抗が接続されたインバータ回路において、上アームのスイッチング素子Q1と下アームのスイッチング素子Q2が共にOFFとなっているデッドタイム期間に、ダイオードD2を通して流れる相電流Iによって相電流検出抵抗Ruに生じる電圧をサンプリングするようにした。
【解決手段】上下一対のアームにスイッチング素子と当該素子に並列接続されたダイオードとを有し、下アームにモータの相電流を検出するための抵抗が接続されたインバータ回路において、上アームのスイッチング素子Q1と下アームのスイッチング素子Q2が共にOFFとなっているデッドタイム期間に、ダイオードD2を通して流れる相電流Iによって相電流検出抵抗Ruに生じる電圧をサンプリングするようにした。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば車両の電動パワーステアリング装置に用いられるブラシレスモータを駆動するためのインバータ装置に関し、特に、モータに流れる相電流を検出する技術に関する。
【背景技術】
【0002】
車両の電動パワーステアリング装置においては、ハンドルの操舵トルクに応じた操舵補助力をステアリング機構に与えるために、3相ブラシレスモータなどのモータが設けられる。ハンドルに加えられる操舵トルクはトルクセンサで検出され、この検出値に応じてモータに流すべき電流の目標値が算出され、この目標値とモータに実際に流れる電流の値との偏差に基づいて、モータ駆動部へ与えるフィードバック制御のための指令値が算出される。モータ駆動回路は、指令値に応じたデューティ比を持つPWM(Pulse Width Modulation)信号を生成するPWM回路と、このPWM回路から出力されるPWM信号のデューティ比に応じてON/OFFする上下一対のスイッチング素子が各相ごとに設けられたインバータ回路とを備える。インバータ回路は、スイッチング素子のON/OFF動作に基づき、上記デューティ比に応じた各相の電圧を出力し、この電圧によりモータを駆動する。モータの各相の電流は、スイッチング素子と直列接続された相電流検出抵抗の両端の電圧を測定することにより検出され、この検出値がモータに実際に流れる電流の値となる。このようなPWM方式のモータ駆動装置における相電流の検出に関しては、例えば後掲の特許文献1〜4に記載されている。
【0003】
特許文献1には、3相ブラシレスモータと、このモータを駆動するインバータ回路と、このインバータ回路をPWM制御するPWM回路と、モータに流れる相電流を検出するための抵抗とを備えたモータ駆動装置において、各相の相電流検出抵抗における電圧を、PWM回路からのPWM信号をサンプリング信号としてサンプルホールドし、このサンプルホールドした信号を相電流検出信号して出力するサンプルホールド回路を設けた構成が記載されている。
【0004】
特許文献2には、特許文献1の構成に加えて、タイミング信号を発生する回路を設け、この回路からのタイミング信号に基づき、インバータ回路のスイッチング素子がONしたタイミングから遅れて相電流検出抵抗の電圧に対するサンプリングを開始し、インバータ回路のスイッチング素子がOFFするタイミングより前に相電流検出抵抗の電圧に対するサンプリングを終了することが記載されている。
【0005】
特許文献3および特許文献4には、インバータ回路のいずれかの相において、下側のスイッチング素子に与えられるPWM信号のデューティ比が所定値未満となって、相電流検出抵抗の電圧が検出できなくなった場合に、3相の各電流の総和がゼロであることを利用して、当該相の相電流を他の2相の相電流から算出することが記載されている。
【0006】
ところで、PWM信号により制御されるインバータ回路は、各相に対応して上下一対のアームを備えており、各アームにそれぞれスイッチング素子が設けられているが、上アームのスイッチング素子と下アームのスイッチング素子のON/OFF状態が切り替わる過程で両素子が同時にONとなる瞬間があると、上下アームが短絡状態となって各スイッチング素子に大電流が流れ、素子が破壊するおそれがある。このため、上下アームにおける一方のスイッチング素子がOFFとなった後に他方のスイッチング素子がONするように、両スイッチング素子のON/OFFタイミングにデッドタイムと呼ばれる時間差を設けることにより、スイッチング素子を保護するようにしている。デッドタイムに関しては、例えば後掲の特許文献5、6に記載されている。
【0007】
【特許文献1】特許第3245727号公報
【特許文献2】特許第3240535号公報
【特許文献3】特開2005−1574号公報
【特許文献4】特開2003−164159号公報
【特許文献5】特開2003−324928号公報
【特許文献6】特開平11−183531号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
上述したように、インバータ回路の上下アームに備わる各スイッチング素子は、PWM信号によりON/OFF動作を行い、スイッチング素子がONしている期間とOFFしている期間は、PWM信号のデューティ比により決まる。この場合、下アームのスイッチング素子がONしている間は、当該素子を通して相電流検出抵抗に電流が流れるが、下アームのスイッチング素子がOFFしている間は、当該素子を通して相電流検出抵抗に電流は流れない。このことから、従来の装置では、下アームのスイッチング素子がONしている間だけ、相電流検出抵抗の電圧に基づく相電流の検出を行い、下アームのスイッチング素子がONしていないデッドタイムの期間においては、相電流の検出を行っていなかった。
【0009】
しかしながら、一般にインバータ回路の各スイッチング素子には、上記特許文献6などに示されるように環流用のダイオードが並列接続されており、下アームのスイッチング素子がOFF状態にあるデッドタイム期間においても、このダイオードを通して相電流検出抵抗に電流が流れる。本発明は、この点に着目し、デッドタイム期間においても相電流の検出を可能とすることで、サンプリング期間を長くして精度の高いモータ制御を行うことができるインバータ装置を提供することを課題とする。
【課題を解決するための手段】
【0010】
本発明に係るインバータ装置は、インバータ回路と、PWM回路と、サンプルホールド回路とを備えている。インバータ回路は、複数の相のぞれぞれに対応して設けられた上下一対のアームを備え、各アームは、スイッチング素子と当該素子に並列接続されたダイオードとを有している。各相の下アームには、モータの相電流を検出するための相電流検出抵抗がスイッチング素子と直列に設けられ、各相の上下アームの接続点からモータ駆動用の電圧が取り出される。PWM回路は、インバータ回路の各スイッチング素子に対して、所定のデューティ比を持ったPWM信号を与える。サンプルホールド回路は、PWM回路からのPWM信号により下アームのスイッチング素子がONしたときに、当該スイッチング素子を通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドする。また、サンプルホールド回路は、ある相の上アームと下アームの各スイッチング素子が共にOFFとなっているデッドタイム期間において、下アームのスイッチング素子に並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドする。
【0011】
具体例として、サンプルホールド回路は、PWM回路から上アームのスイッチング素子に与えられるPWM信号のデューティ比が50%以上で、下アームのスイッチング素子に与えられるPWM信号のデューティ比が50%未満の場合に、デッドタイム期間における上記サンプリングを行う。
【0012】
本発明では、下アームのスイッチング素子がOFFであるデッドタイム期間においても、当該スイッチング素子と並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に発生する電圧をサンプリングし、この電圧をサンプルホールドすることで相電流が検出されるので、サンプリング期間を長くして相電流を精度良く検出することができ、これによって精度の高いモータ制御を行うことが可能となる。
【0013】
本発明において、上アームのスイッチング素子がOFFとなっている期間内で下アームのスイッチング素子がONとなる場合は、下アームのスイッチング素子がONしている期間では、当該スイッチング素子を通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、デッドタイム期間では、当該スイッチング素子に並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングするようにすればよい。
【0014】
また、上アームのスイッチング素子のOFF期間が短くなって、当該期間内で下アームのスイッチング素子がONとならない場合(デッドタイムにより下アームのON期間が消失した場合)は、デッドタイム期間において、下アームのスイッチング素子に並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングするようにすればよい。これによって、下アームのスイッチング素子がONしない場合でも、デッドタイム期間の相電流だけは少なくとも検出することができる。
【0015】
本発明において、サンプルホールド回路は、上アームのスイッチング素子がOFFとなった時点より後にサンプリングを開始し、上アームのスイッチング素子がONとなる時点より前にサンプリングを終了するようにしてもよい。このようにすることで、上アームのスイッチング素子のON/OFF動作時に発生するノイズがサンプルホールドされるのを回避でき、SN比を向上させてより精度の高いフィードバック制御を行うことができる。
【発明の効果】
【0016】
本発明によれば、デッドタイム期間においても相電流の検出が行われるので、サンプリング期間を長くして精度の高いフィードバック制御を行うことが可能となる。
【発明を実施するための最良の形態】
【0017】
図1は、本発明の実施形態に係るインバータ装置の電気的構成を示す図である。1はCPUやメモリから構成される制御部、2は制御部1からの電圧指令信号に基づいて所定のデューティ比を持ったPWM信号を出力する公知のPWM回路、3はPWM回路2からのPWM信号に基づいてモータ駆動用の3相電圧(U相電圧、V相電圧、W相電圧)を出力するインバータ回路、4はインバータ回路3から出力される3相電圧により駆動されるモータ、4u、4v、4wはモータ4の巻線、5u、5v、5wは相電流検出用の電圧を所定区間にわたってサンプリングし、サンプルホールドするサンプルホールド回路、6u、6v、6wはサンプルホールド回路5u、5v、5wの出力を増幅する直流増幅回路である。PWM回路2、インバータ回路3およびサンプルホールド回路5u、5v、5wによって、インバータ装置が構成される。
【0018】
インバータ回路3は、バッテリEの正極と負極(グランド)との間に接続されており、バッテリEの直流電圧を交流電圧に変換する。このインバータ回路3は公知の回路であって、U相、V相、W相のそれぞれに対応して設けられた上下一対のアームを備え、各アームは、スイッチング素子Q1〜Q6と、これらのスイッチング素子とそれぞれ並列に接続された還流用のダイオードD1〜D6とを備えている。スイッチング素子Q1〜Q6はMOS型FET(電界効果トランジスタ)から構成されるが、これに代えてIGBT(絶縁ゲート型バイポーラモードトランジスタ)などの素子を用いてもよい。各スイッチング素子Q1〜Q6のそれぞれのゲートには、PWM回路2から6種類(U相上、U相下、V相上、V相下、W相上、W相下)のPWM信号が個別に与えられる。PWM信号のON(High)の区間では、スイッチング素子Q1〜Q6はON(導通状態)となり、PWM信号のOFF(Low)の区間では、スイッチング素子Q1〜Q6はOFF(遮断状態)となる。
【0019】
このようなスイッチング素子Q1〜Q6のON/OFF動作によって、インバータ回路3における各相の上下アームの接続点a、c、eから、モータ駆動用のU相電圧、V相電圧、W相電圧が取り出され、モータ4に供給される。すなわち、スイッチング素子Q1、Q2の接続点aからは、U相電圧が取り出され、モータ4のU相巻線4uに与えられる。スイッチング素子Q3、Q4の接続点cからは、V相電圧が取り出され、モータ4のV相巻線4vに与えられる。スイッチング素子Q5、Q6の接続点eからは、W相電圧が取り出され、モータ4のW相巻線4wに与えられる。モータ4は例えば3相ブラシレスモータからなる。
【0020】
インバータ回路3における各相の下アームには、モータ4の相電流を検出するための相電流検出抵抗Ru、Rv、Rwが設けられている。相電流検出抵抗Ruはスイッチング素子Q1、Q2と直列に接続され、この抵抗Ruの両端に生じる電圧(b点の電位)はサンプルホールド回路5uに入力される。相電流検出抵抗Rvはスイッチング素子Q3、Q4と直列に接続され、この抵抗Rvの両端に生じる電圧(d点の電位)はサンプルホールド回路5vに入力される。相電流検出抵抗Rwはスイッチング素子Q5、Q6と直列に接続され、この抵抗Rwの両端に生じる電圧(f点の電位)はサンプルホールド回路5wに入力される。
【0021】
サンプルホールド回路5u、5v、5wは、それぞれ、スイッチSu、Sv、Swと、コンデンサCu、Cv、Cwと、差動アンプAu、Av、Awとを備えている。インバータ回路3の相電流検出抵抗Ru、Rv、Rwに電流が流れ、抵抗の両端に検出すべき電圧が発生しているときに、スイッチSu、Sv、Swは制御部1からのサンプリング信号SPu、SPv、SPwによってONとなり、検出すべき電圧は、スイッチSu、Sv、SwのONによって、コンデンサCu、Cv、Cwに充電される形でサンプリングされる。その後、相電流検出抵抗Ru、Rv、Rwに電流が流れなくなり、サンプリングされた電圧を保持する必要が生じると、スイッチSu、Sv、SwはOFFとなり、コンデンサCu、Cv、Cwに充電された電圧が保持される。このようにしてサンプルホールドされた電圧は、直流増幅回路6u、6v、6wで増幅されて、相電流検出信号Iu、Iv、Iwとして出力される。これらの相電流検出信号Iu、Iv、Iwは、モータ4の各相に流れる実際の電流の値を表しており、相電流検出値として制御部1に与えられる。
【0022】
制御部1では、トルクセンサ(図示省略)で検出されたトルク値と、車速センサ(図示省略)で検出された車速値とに基づいて、モータ4の各相に流すべき電流、すなわち必要な操舵補助力を得るためのモータ電流の目標値を算出し、当該目標値と相電流検出値Iu、Iv、Iwとを比較して、それらの偏差を求める。そして、得られた偏差に基づいて、PWM回路2に与える各相の指令電圧Vu、Vv、Vwを演算する。この指令電圧は、モータ4の各相巻線4u、4v、4wに目標値の電流が流れるようにフィードバック制御を行うためのパラメータである。PWM回路2は、指令電圧Vu、Vv、Vwに応じたU相電圧、V相電圧、W相電圧がモータ4へ供給されるように、指令電圧に基づいて所定のデューティ比を持った前述の6種類のPWM信号を生成し、それらをインバータ回路3のスイッチング素子Q1〜Q6へそれぞれ供給する。
【0023】
図2は、制御部1からPWM回路2へ与えられる指令電圧Vu、Vv、Vwの信号波形を示した図である。ここでは、PWM信号のデューティ比が50%となるときの指令電圧値を0ボルトとしてある。したがって、指令電圧値が+の値をとる場合は、PWM信号のデューティ比は50%を超え、指令電圧値が−の値をとる場合は、PWM信号のデューティ比は50%を下回る。
【0024】
例えば、図2のタイミングtにおけるU相指令電圧VuとV相指令電圧Vvについて考えると(説明を簡単にするためW相指令電圧Vwについては省略)、タイミングtでのU相指令電圧Vuは+の値、V相指令電圧Vvは−の値となっている。したがって、各指令電圧Vu、Vvと同じ電圧がインバータ回路3のa点、c点からそれぞれ出力される場合、図1のa点の電位(U相電圧)は+、c点の電位(V相電圧)は−となるから、U相からV相へ電流が流れる。このとき、U相上のスイッチング素子Q1に与えられるPWM信号のデューティ比は50%を超える値となる。例えばデューティ比=70%とすると、素子Q1がONしている期間とOFFしている期間との比率は7:3となる。一方、V相上のスイッチング素子Q3に与えられるPWM信号のデューティ比は50%を下回る値となる。例えばデューティ比=30%とすると、素子Q3がONしている期間とOFFしている期間との比率は3:7となる。
【0025】
次に、相電流の検出について述べる前に、スイッチング素子Q1〜Q6のON/OFFの態様に応じて、インバータ回路3とモータ4間の通電状態に何種類かのパターンがあることを、図3〜図7に基づいて説明する。
【0026】
図3は、パターンAを説明する図であって、図1の一部を抽出した回路を示している。図3では、スイッチング素子Q1〜Q4のON/OFF状態を実線と破線で表している。実線で描かれているスイッチング素子Q1、Q4はON状態にあり、破線で描かれているスイッチング素子Q2、Q3はOFF状態にある。図4以下においても同様である。このパターンAは、1つの相(U相)における上アームのスイッチング素子(Q1)がON、下アームのスイッチング素子(Q2)がOFFであり、他の相(V相)における上アームのスイッチング素子(Q3)がOFF、下アームのスイッチング素子(Q4)がONとなるパターンである。なお、図3では簡単のためにW相を省略してあるが、U相とW相、およびV相とW相についても、U相とV相と同様の関係が成立する。後述する他のパターンについても同様である。図3では、U相上のスイッチング素子Q1がONで、V相下のスイッチング素子Q4がONとなるので、電源Eの直流電圧に基づき、太矢印で示すように、スイッチング素子Q1→モータ4のU相巻線4u→V相巻線4v→スイッチング素子Q4→相電流検出抵抗Rvの経路で相電流Iが流れる。
【0027】
図4は、パターンBを説明する図である。このパターンBは、1つの相(U相)における上アームのスイッチング素子(Q1)がOFF、下アームのスイッチング素子(Q2)がONであり、他の相(V相)においても上アームのスイッチング素子(Q3)がOFF、下アームのスイッチング素子(Q4)がONとなるパターンである。図4では、U相下のスイッチング素子Q2がONで、V相下のスイッチング素子Q4がONとなるので、モータ4の巻線4u、4vに蓄えられた電気エネルギーに基づき、太矢印で示すように、U相巻線4u→V相巻線4v→スイッチング素子Q4→相電流検出抵抗Rv→相電流検出抵抗Ru→スイッチング素子Q2の経路で相電流Iが流れる。
【0028】
図5は、パターンCを説明する図である。このパターンCは、1つの相(U相)における上アームのスイッチング素子(Q1)がON、下アームのスイッチング素子(Q2)がOFFであり、他の相(V相)においても上アームのスイッチング素子(Q3)がON、下アームのスイッチング素子(Q4)がOFFとなるパターンである。図5では、U相上のスイッチング素子Q1がONで、V相上のスイッチング素子Q3がONとなるので、モータ4の巻線4u、4vに蓄えられた電気エネルギーに基づき、太矢印で示すように、U相巻線4u→V相巻線4v→スイッチング素子Q3→スイッチング素子Q1の経路で相電流Iが流れる。このパターンCの場合は、相電流検出抵抗Ru、Rvに相電流Iは流れない。
【0029】
以上がインバータ回路3における通電状態の基本的なパターンであるが、このほかに、図6に示したパターンB’と、図7に示したパターンC’がある。
【0030】
図6のパターンB’は、図4のパターンBの変形パターンである。インバータ回路3の通電状態がパターンAからパターンBへ、あるいはパターンBからパターンAへ移行する場合、U相上のスイッチング素子Q1とU相下のスイッチング素子Q2のそれぞれのON/OFF状態が切り替わるが、この切り替わりの際に双方の素子Q1、Q2が同時にONとなる瞬間があると、U相の上下アームが短絡して素子Q1、Q2が破壊されるおそれがあるので、先に述べたように、デッドタイム期間をおいて素子Q1、Q2の状態が切り替わるようにしている。このため、パターンAからパターンBへ、あるいはパターンBからパターンAへ移行する過程において、図6に示すようにU相の上下アームのスイッチング素子Q1、Q2が共にOFFとなる状態が存在する。この場合、スイッチング素子Q2はOFFであるけれども、素子Q2に並列接続されている還流用のダイオードD2が相電流Iに対して順方向となるため、モータ4の巻線4u、4vに蓄えられた電気エネルギーに基づき、太矢印で示すように、U相巻線4u→V相巻線4v→スイッチング素子Q4→相電流検出抵抗Rv→相電流検出抵抗Ru→ダイオードD2の経路で相電流Iが流れる。したがって、このパターンB’では、上下のスイッチング素子Q1、Q2が共にOFFとなるデッドタイム期間においても、相電流検出抵抗Ruに電流が流れることになる。本発明は、このパターンB’を利用して、デッドタイム期間における相電流を検出するものである。その詳細については後述する。
【0031】
図7のパターンC’は、図5のパターンCの変形パターンである。インバータ回路3の通電状態がパターンAからパターンCへ、あるいはパターンCからパターンAへ移行する場合、V相上のスイッチング素子Q3とV相下のスイッチング素子Q4のそれぞれのON/OFF状態が切り替わるが、この場合も、双方の素子Q3、Q4が同時にONとなる瞬間があると、V相の上下アームが短絡して素子Q3、Q4が破壊されるおそれがあるので、デッドタイム期間をおいて素子Q3、Q4の状態が切り替わるようにしている。このため、パターンAからパターンCへ、あるいはパターンCからパターンAへ移行する過程において、図7に示すようにV相の上下アームのスイッチング素子Q3、Q4が共にOFFとなる状態が存在する。この場合、スイッチング素子Q3はOFFであるけれども、素子Q3に並列接続されている還流用のダイオードD3が相電流Iに対して順方向となるため、モータ4の巻線4u、4vに蓄えられた電気エネルギーに基づき、太矢印で示すように、U相巻線4u→V相巻線4v→ダイオードD3→スイッチング素子Q1の経路で相電流Iが流れる。このパターンC’の場合は、パターンCと同様に、相電流検出抵抗Ru、Rvに相電流Iは流れない。
【0032】
次に、図1の回路におけるモータ4の相電流の検出方法について説明する。なお、以下の説明では、U相電流を検出する場合を例に挙げるが、他の相の電流も同様の原理に従って検出することができる。図3〜図7で説明した各パターンのうち、U相電流検出用の抵抗Ruに相電流が流れるのは、パターンB(図4)とパターンB’(図6)である。パターンB、B’においては、a点の電位が+、c点の電位が−であって、U相からV相に相電流Iが流れる。このとき、U相上のスイッチング素子Q1に与えられるPWM信号のデューティ比は50%を超え、U相下のスイッチング素子Q2に与えられるPWM信号のデューティ比は50%を下回ることについては、前述のとおりである。
【0033】
図8は、U相電流の検出を説明するためのタイムチャートであって、図2のタイミングt(厳密にはt近傍の微小区間)における各信号の波形を表したものである。図8において、(a)〜(d)は、それぞれU相上、U相下、V相上、V相下の各スイッチング素子Q1〜Q4にPWM回路2から与えられるPWM信号を示している。(e)は相電流検出抵抗Ruに流れる電流によって当該抵抗Ruの両端に生じる電圧を示している。(f)は相電流検出抵抗Rvに流れる電流によって当該抵抗Rvの両端に生じる電圧を示している。(g)は各区間に該当する図3〜図7のパターンを示している。(h)はU相電流を検出するために制御部1から出力されるサンプリング信号SPuを示している。また、TはPWM信号の1周期を表しており、t1〜t9はタイミングを表している。
【0034】
タイミングt1に至るまでは、U相上のスイッチング素子Q1がON、U相下のスイッチング素子Q2がOFFであり、V相上のスイッチング素子Q3がON、V相下のスイッチング素子Q4がOFFであるから、通電状態パターンはC(図5)となる。このとき、相電流検出抵抗Ru、Rvには相電流が流れないので、(e)および(f)のように、これらの抵抗の両端の電圧は0である。また、(h)のように、制御部1からサンプリング信号SPuは出力されない。
【0035】
タイミングt1に至ると、(c)のように、V相上のスイッチング素子Q3がOFFになり、通電状態パターンはC’(図7)となる。このときも、相電流検出抵抗Ru、Rvに相電流が流れないので、(e)および(f)のように、これらの抵抗の両端の電圧は0のままである。この時点では、まだ制御部1からサンプリング信号SPuは出力されない。
【0036】
タイミングt2に至ると、(d)のように、V相下のスイッチング素子Q4がONとなるので、通電状態パターンはA(図3)となる。このとき、相電流検出抵抗Ruには相電流が流れないので、抵抗Ruの両端の電圧は(e)のように0のままであるが、相電流検出抵抗Rvに相電流が流れるので、抵抗Rvの両端に(f)のように−極性の電圧が発生する。すなわち、接続点cから抵抗Rvの向きに電流が流れる。この時点では、まだ制御部1からサンプリング信号SPuは出力されない。
【0037】
タイミングt3に至ると、(a)のように、U相上のスイッチング素子Q1がOFFとなるので、通電状態パターンはB’(図6)となる。このとき、相電流検出抵抗RuにはダイオードD2を通して相電流が流れるので、抵抗Ruの両端に(e)のように+極性の電圧が発生する。すなわち、抵抗Ruから接続点aの向きに電流が流れる。そこで、(h)のように、このt3の時点で制御部1からサンプリング信号SPuを出力し、図1におけるサンプルホールド回路5uのスイッチSuをONにして、抵抗Ruの電圧のサンプリングを開始する。タイミングt3からt4までの間は、U相上およびU相下のスイッチング素子Q1、Q2が共にOFFとなるデッドタイム期間であるが、本発明では、この期間でもサンプリングを行うようにしている。
【0038】
タイミングt4に至ると、(b)のように、U相下のスイッチング素子Q2がONとなるので、通電状態パターンはB(図4)となる。このとき、相電流検出抵抗Ruにはスイッチング素子Q2を通して相電流が流れるので、抵抗Ruの両端には(e)のように引き続き+極性の電圧が生じている。この時点では、(h)のように、制御部1から継続してサンプリング信号SPuが出力されているので、抵抗Ruの電圧はサンプルホールド回路5uで引き続きサンプリングされる。
【0039】
次に、周期Tの1/2に相当するタイミングt5を経て、タイミングt6に至ると、(b)のように、U相下のスイッチング素子Q2がOFFとなるので、通電状態パターンは再びB’(図6)となる。このとき、相電流検出抵抗RuにはダイオードD2を通して相電流が流れるので、抵抗Ruの両端に(e)のように引き続き+極性の電圧が生じている。また、この時点では、(h)のように、制御部1から継続してサンプリング信号SPuが出力されているので、抵抗Ruの電圧はサンプルホールド回路5uで引き続きサンプリングされる。タイミングt6からt7までの間は、U相上およびU相下のスイッチング素子Q1、Q2が共にOFFとなるデッドタイム期間であるが、本発明では、この期間でもサンプリングを行うようにしている。
【0040】
タイミングt7に至ると、(a)のように、U相上のスイッチング素子Q1がONとなるので、通電状態パターンは再びA(図3)となる。このとき、相電流検出抵抗Ruには相電流が流れなくなり、抵抗Ruの両端の電圧は(e)のように0となる。そこで、(h)のように、このt7の時点で制御部1からのサンプリング信号SPuの出力を停止し、サンプルホールド回路5uのスイッチSuをOFFにしてサンプリングを終了し、抵抗Ruの電圧をサンプルホールドする。サンプルホールドされた電圧は、直流増幅回路6uで増幅され、相電流検出値Iuとして出力される。
【0041】
タイミングt8に至ると、(d)のように、V相下のスイッチング素子Q4がOFFとなるので、通電状態パターンは再びC’(図7)となる。このとき、相電流検出抵抗Rvには相電流が流れないので、(f)のように、抵抗Rvの電圧は0となる。
【0042】
タイミングt9に至ると、(c)のように、V相上のスイッチング素子Q3がONになり、通電状態パターンは再びC(図5)となる。このときも、相電流検出抵抗Rvに相電流が流れないので、(f)のように、抵抗の両端Rvの電圧は0のままである。
【0043】
このように、上述した実施形態では、図8のt3〜t7の区間にわたって制御部1からサンプリング信号SPuを出力し、この区間において相電流検出抵抗Ruに生じた電圧をサンプルホールド回路5uでサンプリングし、サンプルホールドされた電圧を直流増幅回路6uで増幅することによって、U相電流を検出するようにしている。
【0044】
従来は、ON状態にあるスイッチング素子に流れる電流だけに着目してU相電流を検出していたため、デッドタイム期間に流れる電流は全く考慮されていなかった。すなわち、U相電流の検出にあたっては、U相下のスイッチング素子Q2がONした時点t4で、制御部1からサンプリング信号SPuを出力してサンプリングを開始し、U相下のスイッチング素子Q2がOFFした時点t6で、サンプリング信号SPuの出力を停止してサンプリングを終了していた。このため、サンプリング期間は、スイッチング素子Q2がONしているt4〜t6の期間となり、この間のU相電流しか検出できなかった。
【0045】
これに対して、本発明の場合は、デッドタイム期間においてもダイオードを通して相電流検出抵抗Ruに相電流が流れることを利用して、デッドタイム期間に入るt3の時点でサンプリングを開始し、デッドタイム期間が終わるt7の時点でサンプリングを終了するようにしている。すなわち、サンプリング期間はt3〜t7の期間となる。このため、従来のサンプリング期間t4〜t6に比べて、図8(e)に斜線で示したデッドタイム期間(t3〜t4、t6〜t7)だけサンプリング期間を長くすることができる。したがって、サンプリング期間が長くなった分だけ相電流を精度良く検出することができ、検出値IuのSN比が向上して、モータ4の制御を高精度に行うことが可能となる。
【0046】
ところで、図8では、(a)、(b)に示されているように、U相上のスイッチング素子Q1がOFFとなっているt3〜t7の期間内で、U相下のスイッチング素子Q2がONとなっている。この場合は、上述したように、U相下のスイッチング素子Q2がONしている期間(t4〜t6)では、当該素子Q2を通して流れる電流によって相電流検出抵抗Ruに生じる電圧が、サンプルホールド回路5uでサンプリングされ、デッドタイム期間(t3〜t4、t6〜t7)では、ダイオードD2を通して流れる電流によって相電流検出抵抗Ruに生じる電圧が、サンプルホールド回路5uでサンプリングされる。
【0047】
しかるに、スイッチング素子Q1、Q2のON/OFFの関係は、常に図8(a)、(b)のようになるとは限らず、素子Q1がOFFとなっている期間内で、素子Q2がONとならない場合がある。図9はこの場合のタイムチャートを示している。図9では、(a)のように、U相上のスイッチング素子Q1のデューティ比が大きく(ON期間が長く)なった結果、素子Q1がOFFしているt3〜t7の区間はデッドタイム期間のみとなり、U相下のスイッチング素子Q2のON期間が消失している。このような現象は、指令電圧の振幅が大きくなった場合に生じる。これを図10で説明すると、PWM信号は指令電圧と基準三角波とのレベル比較に基づいて生成され、指令電圧が基準三角波を超える区間ではPWM信号はONとなり、指令電圧が基準三角波を超えない区間ではPWM信号はOFFとなる。したがって、(a)のように指令電圧の振幅が小さい場合のPWM信号のOFF区間に比べて、(b)のように指令電圧の振幅が大きい場合のPWM信号のOFF区間は短くなり、区間によっては、図9(a)のようにきわめて微小なOFF区間しか得られない場合が生じる。
【0048】
このように、U相上のスイッチング素子Q1がOFFとなっている期間内で、U相下のスイッチング素子Q2がONとならない場合には、従来の方法ではU相電流を全く検出できなかった。しかるに、本発明の場合は、素子Q1がOFFとなっている区間で素子Q2がONしなくても、前述のパターンB’(図6)において相電流検出抵抗Ruに電流が流れることを利用して、デッドタイム期間の相電流だけは少なくとも検出することができる。以下、これを図9に基づいて説明する。
【0049】
図9において、タイミングt3に至るまでの動作と、タイミングt7以降の動作は、図8の場合と全く同じである。したがって、以下では、t3〜t7の区間の動作について説明する。タイミングt3では、(a)のように、U相上のスイッチング素子Q1がOFFとなって、通電状態パターンはB’(図6)となる。このとき、相電流検出抵抗RuにはダイオードD2を通して相電流が流れるので、抵抗Ruの両端に(e)のように+極性の電圧が発生する。そこで、(h)のように、このt3の時点で制御部1からサンプリング信号SPuを出力し、サンプルホールド回路5uにおいて抵抗Ruの電圧のサンプリングを開始する。その後、U相上およびU相下のスイッチング素子Q1、Q2が共にOFFとなるデッドタイム期間となり、この期間でサンプリングを継続する。そして、U相下のスイッチング素子Q2がONにならないまま、タイミングt5を経てタイミングt7に至ると、(a)のように、U相上のスイッチング素子Q1がONとなるので、通電状態パターンはA(図3)となる。このとき、相電流検出抵抗Ruには相電流が流れなくなり、抵抗Ruの両端の電圧は(e)のように0となる。そこで、(h)のように、このt7の時点で制御部1からのサンプリング信号SPuの出力を停止してサンプリングを終了し、抵抗Ruの電圧をサンプルホールドする。サンプルホールドされた電圧は、直流増幅回路6uで増幅され、相電流検出値Iuとして出力される。
【0050】
このようにして、図9の場合は、U相上のスイッチング素子Q1のOFF期間が短くなって、当該期間内にU相下のスイッチング素子Q2がONしない場合であっても、(e)に斜線で示したデッドタイム期間(Q1のOFF期間)において、ダイオードD2を通して流れる電流によって相電流検出抵抗Ruに電圧が発生し、当該電圧がサンプルホールド回路5uでサンプリングされるので、U相下のスイッチング素子Q2がOFFであるにもかかわらず、U相電流の検出が可能となる。このため、サンプリング期間を長くして相電流を精度良く検出することができ、検出値IuのSN比が向上して、モータ4の制御を高精度に行うことが可能となる。
【0051】
次に、本発明の他の実施形態について説明する。前述の図8においては、U相上のスイッチング素子Q1がOFFとなるタイミングt3でサンプリング信号SPuを出力し、U相上のスイッチング素子Q1がONとなるタイミングt7でサンプリング信号SPuを停止したが、図11(h)のように、U相上のスイッチング素子Q1がOFFとなるタイミングt3より一定時間δ1だけ遅れてサンプリング信号SPuを出力し、U相上のスイッチング素子Q1がONとなるタイミングt7より一定時間δ2だけ早めてサンプリング信号SPuを停止するようにしてもよい。δ1とδ2は同じ値であってもよいし、異なる値であってもよい。
【0052】
同様に、前述の図9においても、U相上のスイッチング素子Q1がOFFとなるタイミングt3でサンプリング信号SPuを出力し、U相上のスイッチング素子Q1がONとなるタイミングt7でサンプリング信号SPuを停止したが、図12(h)のように、U相上のスイッチング素子Q1がOFFとなるタイミングt3より一定時間δ1だけ遅れてサンプリング信号SPuを出力し、U相上のスイッチング素子Q1がONとなるタイミングt7より一定時間δ2だけ早めてサンプリング信号SPuを停止するようにしてもよい。この場合も、δ1とδ2は同じ値であってもよいし、異なる値であってもよい。
【0053】
このように、U相上のスイッチング素子Q1がOFFとなった時点より後にサンプリングを開始し、U相上のスイッチング素子Q1がONとなる時点より前にサンプリングを終了するようにすれば、スイッチング素子Q1のON/OFF動作時に発生するノイズがサンプルホールドされるのを回避でき、SN比を向上させてより精度の高いフィードバック制御を行うことができる。
【0054】
以上述べた実施形態では、モータ4としてブラシレスモータを例に挙げたが、本発明は誘導電動機や同期電動機のような複数の相を有するモータを駆動するためのインバータ装置全般に適用することができる。
【0055】
また、以上述べた実施形態では、本発明を車両の電動パワーステアリング装置に適用した例を挙げたが、本発明はこれ以外の装置に用いられるインバータ装置にも適用することができる。
【図面の簡単な説明】
【0056】
【図1】本発明の実施形態に係るインバータ装置の電気的構成を示す図である。
【図2】指令電圧の信号波形を示した図である。
【図3】インバータ回路とモータ間の通電パターンを説明する図である。
【図4】インバータ回路とモータ間の通電パターンを説明する図である。
【図5】インバータ回路とモータ間の通電パターンを説明する図である。
【図6】インバータ回路とモータ間の通電パターンを説明する図である。
【図7】インバータ回路とモータ間の通電パターンを説明する図である。
【図8】U相電流の検出を説明するためのタイムチャートである。
【図9】U相電流の検出を説明するためのタイムチャートである。
【図10】PWM信号のON/OFF期間を説明する図である。
【図11】他の実施形態におけるタイムチャートである。
【図12】他の実施形態におけるタイムチャートである。
【符号の説明】
【0057】
1 制御部
2 PWM回路
3 インバータ回路
4 モータ
5u、5v、5w サンプルホールド回路
Q1〜Q6 スイッチング素子
D1〜D6 ダイオード
Ru、Rv、Rw 相電流検出抵抗
E バッテリ
【技術分野】
【0001】
本発明は、例えば車両の電動パワーステアリング装置に用いられるブラシレスモータを駆動するためのインバータ装置に関し、特に、モータに流れる相電流を検出する技術に関する。
【背景技術】
【0002】
車両の電動パワーステアリング装置においては、ハンドルの操舵トルクに応じた操舵補助力をステアリング機構に与えるために、3相ブラシレスモータなどのモータが設けられる。ハンドルに加えられる操舵トルクはトルクセンサで検出され、この検出値に応じてモータに流すべき電流の目標値が算出され、この目標値とモータに実際に流れる電流の値との偏差に基づいて、モータ駆動部へ与えるフィードバック制御のための指令値が算出される。モータ駆動回路は、指令値に応じたデューティ比を持つPWM(Pulse Width Modulation)信号を生成するPWM回路と、このPWM回路から出力されるPWM信号のデューティ比に応じてON/OFFする上下一対のスイッチング素子が各相ごとに設けられたインバータ回路とを備える。インバータ回路は、スイッチング素子のON/OFF動作に基づき、上記デューティ比に応じた各相の電圧を出力し、この電圧によりモータを駆動する。モータの各相の電流は、スイッチング素子と直列接続された相電流検出抵抗の両端の電圧を測定することにより検出され、この検出値がモータに実際に流れる電流の値となる。このようなPWM方式のモータ駆動装置における相電流の検出に関しては、例えば後掲の特許文献1〜4に記載されている。
【0003】
特許文献1には、3相ブラシレスモータと、このモータを駆動するインバータ回路と、このインバータ回路をPWM制御するPWM回路と、モータに流れる相電流を検出するための抵抗とを備えたモータ駆動装置において、各相の相電流検出抵抗における電圧を、PWM回路からのPWM信号をサンプリング信号としてサンプルホールドし、このサンプルホールドした信号を相電流検出信号して出力するサンプルホールド回路を設けた構成が記載されている。
【0004】
特許文献2には、特許文献1の構成に加えて、タイミング信号を発生する回路を設け、この回路からのタイミング信号に基づき、インバータ回路のスイッチング素子がONしたタイミングから遅れて相電流検出抵抗の電圧に対するサンプリングを開始し、インバータ回路のスイッチング素子がOFFするタイミングより前に相電流検出抵抗の電圧に対するサンプリングを終了することが記載されている。
【0005】
特許文献3および特許文献4には、インバータ回路のいずれかの相において、下側のスイッチング素子に与えられるPWM信号のデューティ比が所定値未満となって、相電流検出抵抗の電圧が検出できなくなった場合に、3相の各電流の総和がゼロであることを利用して、当該相の相電流を他の2相の相電流から算出することが記載されている。
【0006】
ところで、PWM信号により制御されるインバータ回路は、各相に対応して上下一対のアームを備えており、各アームにそれぞれスイッチング素子が設けられているが、上アームのスイッチング素子と下アームのスイッチング素子のON/OFF状態が切り替わる過程で両素子が同時にONとなる瞬間があると、上下アームが短絡状態となって各スイッチング素子に大電流が流れ、素子が破壊するおそれがある。このため、上下アームにおける一方のスイッチング素子がOFFとなった後に他方のスイッチング素子がONするように、両スイッチング素子のON/OFFタイミングにデッドタイムと呼ばれる時間差を設けることにより、スイッチング素子を保護するようにしている。デッドタイムに関しては、例えば後掲の特許文献5、6に記載されている。
【0007】
【特許文献1】特許第3245727号公報
【特許文献2】特許第3240535号公報
【特許文献3】特開2005−1574号公報
【特許文献4】特開2003−164159号公報
【特許文献5】特開2003−324928号公報
【特許文献6】特開平11−183531号公報
【発明の開示】
【発明が解決しようとする課題】
【0008】
上述したように、インバータ回路の上下アームに備わる各スイッチング素子は、PWM信号によりON/OFF動作を行い、スイッチング素子がONしている期間とOFFしている期間は、PWM信号のデューティ比により決まる。この場合、下アームのスイッチング素子がONしている間は、当該素子を通して相電流検出抵抗に電流が流れるが、下アームのスイッチング素子がOFFしている間は、当該素子を通して相電流検出抵抗に電流は流れない。このことから、従来の装置では、下アームのスイッチング素子がONしている間だけ、相電流検出抵抗の電圧に基づく相電流の検出を行い、下アームのスイッチング素子がONしていないデッドタイムの期間においては、相電流の検出を行っていなかった。
【0009】
しかしながら、一般にインバータ回路の各スイッチング素子には、上記特許文献6などに示されるように環流用のダイオードが並列接続されており、下アームのスイッチング素子がOFF状態にあるデッドタイム期間においても、このダイオードを通して相電流検出抵抗に電流が流れる。本発明は、この点に着目し、デッドタイム期間においても相電流の検出を可能とすることで、サンプリング期間を長くして精度の高いモータ制御を行うことができるインバータ装置を提供することを課題とする。
【課題を解決するための手段】
【0010】
本発明に係るインバータ装置は、インバータ回路と、PWM回路と、サンプルホールド回路とを備えている。インバータ回路は、複数の相のぞれぞれに対応して設けられた上下一対のアームを備え、各アームは、スイッチング素子と当該素子に並列接続されたダイオードとを有している。各相の下アームには、モータの相電流を検出するための相電流検出抵抗がスイッチング素子と直列に設けられ、各相の上下アームの接続点からモータ駆動用の電圧が取り出される。PWM回路は、インバータ回路の各スイッチング素子に対して、所定のデューティ比を持ったPWM信号を与える。サンプルホールド回路は、PWM回路からのPWM信号により下アームのスイッチング素子がONしたときに、当該スイッチング素子を通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドする。また、サンプルホールド回路は、ある相の上アームと下アームの各スイッチング素子が共にOFFとなっているデッドタイム期間において、下アームのスイッチング素子に並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドする。
【0011】
具体例として、サンプルホールド回路は、PWM回路から上アームのスイッチング素子に与えられるPWM信号のデューティ比が50%以上で、下アームのスイッチング素子に与えられるPWM信号のデューティ比が50%未満の場合に、デッドタイム期間における上記サンプリングを行う。
【0012】
本発明では、下アームのスイッチング素子がOFFであるデッドタイム期間においても、当該スイッチング素子と並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に発生する電圧をサンプリングし、この電圧をサンプルホールドすることで相電流が検出されるので、サンプリング期間を長くして相電流を精度良く検出することができ、これによって精度の高いモータ制御を行うことが可能となる。
【0013】
本発明において、上アームのスイッチング素子がOFFとなっている期間内で下アームのスイッチング素子がONとなる場合は、下アームのスイッチング素子がONしている期間では、当該スイッチング素子を通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、デッドタイム期間では、当該スイッチング素子に並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングするようにすればよい。
【0014】
また、上アームのスイッチング素子のOFF期間が短くなって、当該期間内で下アームのスイッチング素子がONとならない場合(デッドタイムにより下アームのON期間が消失した場合)は、デッドタイム期間において、下アームのスイッチング素子に並列接続されたダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングするようにすればよい。これによって、下アームのスイッチング素子がONしない場合でも、デッドタイム期間の相電流だけは少なくとも検出することができる。
【0015】
本発明において、サンプルホールド回路は、上アームのスイッチング素子がOFFとなった時点より後にサンプリングを開始し、上アームのスイッチング素子がONとなる時点より前にサンプリングを終了するようにしてもよい。このようにすることで、上アームのスイッチング素子のON/OFF動作時に発生するノイズがサンプルホールドされるのを回避でき、SN比を向上させてより精度の高いフィードバック制御を行うことができる。
【発明の効果】
【0016】
本発明によれば、デッドタイム期間においても相電流の検出が行われるので、サンプリング期間を長くして精度の高いフィードバック制御を行うことが可能となる。
【発明を実施するための最良の形態】
【0017】
図1は、本発明の実施形態に係るインバータ装置の電気的構成を示す図である。1はCPUやメモリから構成される制御部、2は制御部1からの電圧指令信号に基づいて所定のデューティ比を持ったPWM信号を出力する公知のPWM回路、3はPWM回路2からのPWM信号に基づいてモータ駆動用の3相電圧(U相電圧、V相電圧、W相電圧)を出力するインバータ回路、4はインバータ回路3から出力される3相電圧により駆動されるモータ、4u、4v、4wはモータ4の巻線、5u、5v、5wは相電流検出用の電圧を所定区間にわたってサンプリングし、サンプルホールドするサンプルホールド回路、6u、6v、6wはサンプルホールド回路5u、5v、5wの出力を増幅する直流増幅回路である。PWM回路2、インバータ回路3およびサンプルホールド回路5u、5v、5wによって、インバータ装置が構成される。
【0018】
インバータ回路3は、バッテリEの正極と負極(グランド)との間に接続されており、バッテリEの直流電圧を交流電圧に変換する。このインバータ回路3は公知の回路であって、U相、V相、W相のそれぞれに対応して設けられた上下一対のアームを備え、各アームは、スイッチング素子Q1〜Q6と、これらのスイッチング素子とそれぞれ並列に接続された還流用のダイオードD1〜D6とを備えている。スイッチング素子Q1〜Q6はMOS型FET(電界効果トランジスタ)から構成されるが、これに代えてIGBT(絶縁ゲート型バイポーラモードトランジスタ)などの素子を用いてもよい。各スイッチング素子Q1〜Q6のそれぞれのゲートには、PWM回路2から6種類(U相上、U相下、V相上、V相下、W相上、W相下)のPWM信号が個別に与えられる。PWM信号のON(High)の区間では、スイッチング素子Q1〜Q6はON(導通状態)となり、PWM信号のOFF(Low)の区間では、スイッチング素子Q1〜Q6はOFF(遮断状態)となる。
【0019】
このようなスイッチング素子Q1〜Q6のON/OFF動作によって、インバータ回路3における各相の上下アームの接続点a、c、eから、モータ駆動用のU相電圧、V相電圧、W相電圧が取り出され、モータ4に供給される。すなわち、スイッチング素子Q1、Q2の接続点aからは、U相電圧が取り出され、モータ4のU相巻線4uに与えられる。スイッチング素子Q3、Q4の接続点cからは、V相電圧が取り出され、モータ4のV相巻線4vに与えられる。スイッチング素子Q5、Q6の接続点eからは、W相電圧が取り出され、モータ4のW相巻線4wに与えられる。モータ4は例えば3相ブラシレスモータからなる。
【0020】
インバータ回路3における各相の下アームには、モータ4の相電流を検出するための相電流検出抵抗Ru、Rv、Rwが設けられている。相電流検出抵抗Ruはスイッチング素子Q1、Q2と直列に接続され、この抵抗Ruの両端に生じる電圧(b点の電位)はサンプルホールド回路5uに入力される。相電流検出抵抗Rvはスイッチング素子Q3、Q4と直列に接続され、この抵抗Rvの両端に生じる電圧(d点の電位)はサンプルホールド回路5vに入力される。相電流検出抵抗Rwはスイッチング素子Q5、Q6と直列に接続され、この抵抗Rwの両端に生じる電圧(f点の電位)はサンプルホールド回路5wに入力される。
【0021】
サンプルホールド回路5u、5v、5wは、それぞれ、スイッチSu、Sv、Swと、コンデンサCu、Cv、Cwと、差動アンプAu、Av、Awとを備えている。インバータ回路3の相電流検出抵抗Ru、Rv、Rwに電流が流れ、抵抗の両端に検出すべき電圧が発生しているときに、スイッチSu、Sv、Swは制御部1からのサンプリング信号SPu、SPv、SPwによってONとなり、検出すべき電圧は、スイッチSu、Sv、SwのONによって、コンデンサCu、Cv、Cwに充電される形でサンプリングされる。その後、相電流検出抵抗Ru、Rv、Rwに電流が流れなくなり、サンプリングされた電圧を保持する必要が生じると、スイッチSu、Sv、SwはOFFとなり、コンデンサCu、Cv、Cwに充電された電圧が保持される。このようにしてサンプルホールドされた電圧は、直流増幅回路6u、6v、6wで増幅されて、相電流検出信号Iu、Iv、Iwとして出力される。これらの相電流検出信号Iu、Iv、Iwは、モータ4の各相に流れる実際の電流の値を表しており、相電流検出値として制御部1に与えられる。
【0022】
制御部1では、トルクセンサ(図示省略)で検出されたトルク値と、車速センサ(図示省略)で検出された車速値とに基づいて、モータ4の各相に流すべき電流、すなわち必要な操舵補助力を得るためのモータ電流の目標値を算出し、当該目標値と相電流検出値Iu、Iv、Iwとを比較して、それらの偏差を求める。そして、得られた偏差に基づいて、PWM回路2に与える各相の指令電圧Vu、Vv、Vwを演算する。この指令電圧は、モータ4の各相巻線4u、4v、4wに目標値の電流が流れるようにフィードバック制御を行うためのパラメータである。PWM回路2は、指令電圧Vu、Vv、Vwに応じたU相電圧、V相電圧、W相電圧がモータ4へ供給されるように、指令電圧に基づいて所定のデューティ比を持った前述の6種類のPWM信号を生成し、それらをインバータ回路3のスイッチング素子Q1〜Q6へそれぞれ供給する。
【0023】
図2は、制御部1からPWM回路2へ与えられる指令電圧Vu、Vv、Vwの信号波形を示した図である。ここでは、PWM信号のデューティ比が50%となるときの指令電圧値を0ボルトとしてある。したがって、指令電圧値が+の値をとる場合は、PWM信号のデューティ比は50%を超え、指令電圧値が−の値をとる場合は、PWM信号のデューティ比は50%を下回る。
【0024】
例えば、図2のタイミングtにおけるU相指令電圧VuとV相指令電圧Vvについて考えると(説明を簡単にするためW相指令電圧Vwについては省略)、タイミングtでのU相指令電圧Vuは+の値、V相指令電圧Vvは−の値となっている。したがって、各指令電圧Vu、Vvと同じ電圧がインバータ回路3のa点、c点からそれぞれ出力される場合、図1のa点の電位(U相電圧)は+、c点の電位(V相電圧)は−となるから、U相からV相へ電流が流れる。このとき、U相上のスイッチング素子Q1に与えられるPWM信号のデューティ比は50%を超える値となる。例えばデューティ比=70%とすると、素子Q1がONしている期間とOFFしている期間との比率は7:3となる。一方、V相上のスイッチング素子Q3に与えられるPWM信号のデューティ比は50%を下回る値となる。例えばデューティ比=30%とすると、素子Q3がONしている期間とOFFしている期間との比率は3:7となる。
【0025】
次に、相電流の検出について述べる前に、スイッチング素子Q1〜Q6のON/OFFの態様に応じて、インバータ回路3とモータ4間の通電状態に何種類かのパターンがあることを、図3〜図7に基づいて説明する。
【0026】
図3は、パターンAを説明する図であって、図1の一部を抽出した回路を示している。図3では、スイッチング素子Q1〜Q4のON/OFF状態を実線と破線で表している。実線で描かれているスイッチング素子Q1、Q4はON状態にあり、破線で描かれているスイッチング素子Q2、Q3はOFF状態にある。図4以下においても同様である。このパターンAは、1つの相(U相)における上アームのスイッチング素子(Q1)がON、下アームのスイッチング素子(Q2)がOFFであり、他の相(V相)における上アームのスイッチング素子(Q3)がOFF、下アームのスイッチング素子(Q4)がONとなるパターンである。なお、図3では簡単のためにW相を省略してあるが、U相とW相、およびV相とW相についても、U相とV相と同様の関係が成立する。後述する他のパターンについても同様である。図3では、U相上のスイッチング素子Q1がONで、V相下のスイッチング素子Q4がONとなるので、電源Eの直流電圧に基づき、太矢印で示すように、スイッチング素子Q1→モータ4のU相巻線4u→V相巻線4v→スイッチング素子Q4→相電流検出抵抗Rvの経路で相電流Iが流れる。
【0027】
図4は、パターンBを説明する図である。このパターンBは、1つの相(U相)における上アームのスイッチング素子(Q1)がOFF、下アームのスイッチング素子(Q2)がONであり、他の相(V相)においても上アームのスイッチング素子(Q3)がOFF、下アームのスイッチング素子(Q4)がONとなるパターンである。図4では、U相下のスイッチング素子Q2がONで、V相下のスイッチング素子Q4がONとなるので、モータ4の巻線4u、4vに蓄えられた電気エネルギーに基づき、太矢印で示すように、U相巻線4u→V相巻線4v→スイッチング素子Q4→相電流検出抵抗Rv→相電流検出抵抗Ru→スイッチング素子Q2の経路で相電流Iが流れる。
【0028】
図5は、パターンCを説明する図である。このパターンCは、1つの相(U相)における上アームのスイッチング素子(Q1)がON、下アームのスイッチング素子(Q2)がOFFであり、他の相(V相)においても上アームのスイッチング素子(Q3)がON、下アームのスイッチング素子(Q4)がOFFとなるパターンである。図5では、U相上のスイッチング素子Q1がONで、V相上のスイッチング素子Q3がONとなるので、モータ4の巻線4u、4vに蓄えられた電気エネルギーに基づき、太矢印で示すように、U相巻線4u→V相巻線4v→スイッチング素子Q3→スイッチング素子Q1の経路で相電流Iが流れる。このパターンCの場合は、相電流検出抵抗Ru、Rvに相電流Iは流れない。
【0029】
以上がインバータ回路3における通電状態の基本的なパターンであるが、このほかに、図6に示したパターンB’と、図7に示したパターンC’がある。
【0030】
図6のパターンB’は、図4のパターンBの変形パターンである。インバータ回路3の通電状態がパターンAからパターンBへ、あるいはパターンBからパターンAへ移行する場合、U相上のスイッチング素子Q1とU相下のスイッチング素子Q2のそれぞれのON/OFF状態が切り替わるが、この切り替わりの際に双方の素子Q1、Q2が同時にONとなる瞬間があると、U相の上下アームが短絡して素子Q1、Q2が破壊されるおそれがあるので、先に述べたように、デッドタイム期間をおいて素子Q1、Q2の状態が切り替わるようにしている。このため、パターンAからパターンBへ、あるいはパターンBからパターンAへ移行する過程において、図6に示すようにU相の上下アームのスイッチング素子Q1、Q2が共にOFFとなる状態が存在する。この場合、スイッチング素子Q2はOFFであるけれども、素子Q2に並列接続されている還流用のダイオードD2が相電流Iに対して順方向となるため、モータ4の巻線4u、4vに蓄えられた電気エネルギーに基づき、太矢印で示すように、U相巻線4u→V相巻線4v→スイッチング素子Q4→相電流検出抵抗Rv→相電流検出抵抗Ru→ダイオードD2の経路で相電流Iが流れる。したがって、このパターンB’では、上下のスイッチング素子Q1、Q2が共にOFFとなるデッドタイム期間においても、相電流検出抵抗Ruに電流が流れることになる。本発明は、このパターンB’を利用して、デッドタイム期間における相電流を検出するものである。その詳細については後述する。
【0031】
図7のパターンC’は、図5のパターンCの変形パターンである。インバータ回路3の通電状態がパターンAからパターンCへ、あるいはパターンCからパターンAへ移行する場合、V相上のスイッチング素子Q3とV相下のスイッチング素子Q4のそれぞれのON/OFF状態が切り替わるが、この場合も、双方の素子Q3、Q4が同時にONとなる瞬間があると、V相の上下アームが短絡して素子Q3、Q4が破壊されるおそれがあるので、デッドタイム期間をおいて素子Q3、Q4の状態が切り替わるようにしている。このため、パターンAからパターンCへ、あるいはパターンCからパターンAへ移行する過程において、図7に示すようにV相の上下アームのスイッチング素子Q3、Q4が共にOFFとなる状態が存在する。この場合、スイッチング素子Q3はOFFであるけれども、素子Q3に並列接続されている還流用のダイオードD3が相電流Iに対して順方向となるため、モータ4の巻線4u、4vに蓄えられた電気エネルギーに基づき、太矢印で示すように、U相巻線4u→V相巻線4v→ダイオードD3→スイッチング素子Q1の経路で相電流Iが流れる。このパターンC’の場合は、パターンCと同様に、相電流検出抵抗Ru、Rvに相電流Iは流れない。
【0032】
次に、図1の回路におけるモータ4の相電流の検出方法について説明する。なお、以下の説明では、U相電流を検出する場合を例に挙げるが、他の相の電流も同様の原理に従って検出することができる。図3〜図7で説明した各パターンのうち、U相電流検出用の抵抗Ruに相電流が流れるのは、パターンB(図4)とパターンB’(図6)である。パターンB、B’においては、a点の電位が+、c点の電位が−であって、U相からV相に相電流Iが流れる。このとき、U相上のスイッチング素子Q1に与えられるPWM信号のデューティ比は50%を超え、U相下のスイッチング素子Q2に与えられるPWM信号のデューティ比は50%を下回ることについては、前述のとおりである。
【0033】
図8は、U相電流の検出を説明するためのタイムチャートであって、図2のタイミングt(厳密にはt近傍の微小区間)における各信号の波形を表したものである。図8において、(a)〜(d)は、それぞれU相上、U相下、V相上、V相下の各スイッチング素子Q1〜Q4にPWM回路2から与えられるPWM信号を示している。(e)は相電流検出抵抗Ruに流れる電流によって当該抵抗Ruの両端に生じる電圧を示している。(f)は相電流検出抵抗Rvに流れる電流によって当該抵抗Rvの両端に生じる電圧を示している。(g)は各区間に該当する図3〜図7のパターンを示している。(h)はU相電流を検出するために制御部1から出力されるサンプリング信号SPuを示している。また、TはPWM信号の1周期を表しており、t1〜t9はタイミングを表している。
【0034】
タイミングt1に至るまでは、U相上のスイッチング素子Q1がON、U相下のスイッチング素子Q2がOFFであり、V相上のスイッチング素子Q3がON、V相下のスイッチング素子Q4がOFFであるから、通電状態パターンはC(図5)となる。このとき、相電流検出抵抗Ru、Rvには相電流が流れないので、(e)および(f)のように、これらの抵抗の両端の電圧は0である。また、(h)のように、制御部1からサンプリング信号SPuは出力されない。
【0035】
タイミングt1に至ると、(c)のように、V相上のスイッチング素子Q3がOFFになり、通電状態パターンはC’(図7)となる。このときも、相電流検出抵抗Ru、Rvに相電流が流れないので、(e)および(f)のように、これらの抵抗の両端の電圧は0のままである。この時点では、まだ制御部1からサンプリング信号SPuは出力されない。
【0036】
タイミングt2に至ると、(d)のように、V相下のスイッチング素子Q4がONとなるので、通電状態パターンはA(図3)となる。このとき、相電流検出抵抗Ruには相電流が流れないので、抵抗Ruの両端の電圧は(e)のように0のままであるが、相電流検出抵抗Rvに相電流が流れるので、抵抗Rvの両端に(f)のように−極性の電圧が発生する。すなわち、接続点cから抵抗Rvの向きに電流が流れる。この時点では、まだ制御部1からサンプリング信号SPuは出力されない。
【0037】
タイミングt3に至ると、(a)のように、U相上のスイッチング素子Q1がOFFとなるので、通電状態パターンはB’(図6)となる。このとき、相電流検出抵抗RuにはダイオードD2を通して相電流が流れるので、抵抗Ruの両端に(e)のように+極性の電圧が発生する。すなわち、抵抗Ruから接続点aの向きに電流が流れる。そこで、(h)のように、このt3の時点で制御部1からサンプリング信号SPuを出力し、図1におけるサンプルホールド回路5uのスイッチSuをONにして、抵抗Ruの電圧のサンプリングを開始する。タイミングt3からt4までの間は、U相上およびU相下のスイッチング素子Q1、Q2が共にOFFとなるデッドタイム期間であるが、本発明では、この期間でもサンプリングを行うようにしている。
【0038】
タイミングt4に至ると、(b)のように、U相下のスイッチング素子Q2がONとなるので、通電状態パターンはB(図4)となる。このとき、相電流検出抵抗Ruにはスイッチング素子Q2を通して相電流が流れるので、抵抗Ruの両端には(e)のように引き続き+極性の電圧が生じている。この時点では、(h)のように、制御部1から継続してサンプリング信号SPuが出力されているので、抵抗Ruの電圧はサンプルホールド回路5uで引き続きサンプリングされる。
【0039】
次に、周期Tの1/2に相当するタイミングt5を経て、タイミングt6に至ると、(b)のように、U相下のスイッチング素子Q2がOFFとなるので、通電状態パターンは再びB’(図6)となる。このとき、相電流検出抵抗RuにはダイオードD2を通して相電流が流れるので、抵抗Ruの両端に(e)のように引き続き+極性の電圧が生じている。また、この時点では、(h)のように、制御部1から継続してサンプリング信号SPuが出力されているので、抵抗Ruの電圧はサンプルホールド回路5uで引き続きサンプリングされる。タイミングt6からt7までの間は、U相上およびU相下のスイッチング素子Q1、Q2が共にOFFとなるデッドタイム期間であるが、本発明では、この期間でもサンプリングを行うようにしている。
【0040】
タイミングt7に至ると、(a)のように、U相上のスイッチング素子Q1がONとなるので、通電状態パターンは再びA(図3)となる。このとき、相電流検出抵抗Ruには相電流が流れなくなり、抵抗Ruの両端の電圧は(e)のように0となる。そこで、(h)のように、このt7の時点で制御部1からのサンプリング信号SPuの出力を停止し、サンプルホールド回路5uのスイッチSuをOFFにしてサンプリングを終了し、抵抗Ruの電圧をサンプルホールドする。サンプルホールドされた電圧は、直流増幅回路6uで増幅され、相電流検出値Iuとして出力される。
【0041】
タイミングt8に至ると、(d)のように、V相下のスイッチング素子Q4がOFFとなるので、通電状態パターンは再びC’(図7)となる。このとき、相電流検出抵抗Rvには相電流が流れないので、(f)のように、抵抗Rvの電圧は0となる。
【0042】
タイミングt9に至ると、(c)のように、V相上のスイッチング素子Q3がONになり、通電状態パターンは再びC(図5)となる。このときも、相電流検出抵抗Rvに相電流が流れないので、(f)のように、抵抗の両端Rvの電圧は0のままである。
【0043】
このように、上述した実施形態では、図8のt3〜t7の区間にわたって制御部1からサンプリング信号SPuを出力し、この区間において相電流検出抵抗Ruに生じた電圧をサンプルホールド回路5uでサンプリングし、サンプルホールドされた電圧を直流増幅回路6uで増幅することによって、U相電流を検出するようにしている。
【0044】
従来は、ON状態にあるスイッチング素子に流れる電流だけに着目してU相電流を検出していたため、デッドタイム期間に流れる電流は全く考慮されていなかった。すなわち、U相電流の検出にあたっては、U相下のスイッチング素子Q2がONした時点t4で、制御部1からサンプリング信号SPuを出力してサンプリングを開始し、U相下のスイッチング素子Q2がOFFした時点t6で、サンプリング信号SPuの出力を停止してサンプリングを終了していた。このため、サンプリング期間は、スイッチング素子Q2がONしているt4〜t6の期間となり、この間のU相電流しか検出できなかった。
【0045】
これに対して、本発明の場合は、デッドタイム期間においてもダイオードを通して相電流検出抵抗Ruに相電流が流れることを利用して、デッドタイム期間に入るt3の時点でサンプリングを開始し、デッドタイム期間が終わるt7の時点でサンプリングを終了するようにしている。すなわち、サンプリング期間はt3〜t7の期間となる。このため、従来のサンプリング期間t4〜t6に比べて、図8(e)に斜線で示したデッドタイム期間(t3〜t4、t6〜t7)だけサンプリング期間を長くすることができる。したがって、サンプリング期間が長くなった分だけ相電流を精度良く検出することができ、検出値IuのSN比が向上して、モータ4の制御を高精度に行うことが可能となる。
【0046】
ところで、図8では、(a)、(b)に示されているように、U相上のスイッチング素子Q1がOFFとなっているt3〜t7の期間内で、U相下のスイッチング素子Q2がONとなっている。この場合は、上述したように、U相下のスイッチング素子Q2がONしている期間(t4〜t6)では、当該素子Q2を通して流れる電流によって相電流検出抵抗Ruに生じる電圧が、サンプルホールド回路5uでサンプリングされ、デッドタイム期間(t3〜t4、t6〜t7)では、ダイオードD2を通して流れる電流によって相電流検出抵抗Ruに生じる電圧が、サンプルホールド回路5uでサンプリングされる。
【0047】
しかるに、スイッチング素子Q1、Q2のON/OFFの関係は、常に図8(a)、(b)のようになるとは限らず、素子Q1がOFFとなっている期間内で、素子Q2がONとならない場合がある。図9はこの場合のタイムチャートを示している。図9では、(a)のように、U相上のスイッチング素子Q1のデューティ比が大きく(ON期間が長く)なった結果、素子Q1がOFFしているt3〜t7の区間はデッドタイム期間のみとなり、U相下のスイッチング素子Q2のON期間が消失している。このような現象は、指令電圧の振幅が大きくなった場合に生じる。これを図10で説明すると、PWM信号は指令電圧と基準三角波とのレベル比較に基づいて生成され、指令電圧が基準三角波を超える区間ではPWM信号はONとなり、指令電圧が基準三角波を超えない区間ではPWM信号はOFFとなる。したがって、(a)のように指令電圧の振幅が小さい場合のPWM信号のOFF区間に比べて、(b)のように指令電圧の振幅が大きい場合のPWM信号のOFF区間は短くなり、区間によっては、図9(a)のようにきわめて微小なOFF区間しか得られない場合が生じる。
【0048】
このように、U相上のスイッチング素子Q1がOFFとなっている期間内で、U相下のスイッチング素子Q2がONとならない場合には、従来の方法ではU相電流を全く検出できなかった。しかるに、本発明の場合は、素子Q1がOFFとなっている区間で素子Q2がONしなくても、前述のパターンB’(図6)において相電流検出抵抗Ruに電流が流れることを利用して、デッドタイム期間の相電流だけは少なくとも検出することができる。以下、これを図9に基づいて説明する。
【0049】
図9において、タイミングt3に至るまでの動作と、タイミングt7以降の動作は、図8の場合と全く同じである。したがって、以下では、t3〜t7の区間の動作について説明する。タイミングt3では、(a)のように、U相上のスイッチング素子Q1がOFFとなって、通電状態パターンはB’(図6)となる。このとき、相電流検出抵抗RuにはダイオードD2を通して相電流が流れるので、抵抗Ruの両端に(e)のように+極性の電圧が発生する。そこで、(h)のように、このt3の時点で制御部1からサンプリング信号SPuを出力し、サンプルホールド回路5uにおいて抵抗Ruの電圧のサンプリングを開始する。その後、U相上およびU相下のスイッチング素子Q1、Q2が共にOFFとなるデッドタイム期間となり、この期間でサンプリングを継続する。そして、U相下のスイッチング素子Q2がONにならないまま、タイミングt5を経てタイミングt7に至ると、(a)のように、U相上のスイッチング素子Q1がONとなるので、通電状態パターンはA(図3)となる。このとき、相電流検出抵抗Ruには相電流が流れなくなり、抵抗Ruの両端の電圧は(e)のように0となる。そこで、(h)のように、このt7の時点で制御部1からのサンプリング信号SPuの出力を停止してサンプリングを終了し、抵抗Ruの電圧をサンプルホールドする。サンプルホールドされた電圧は、直流増幅回路6uで増幅され、相電流検出値Iuとして出力される。
【0050】
このようにして、図9の場合は、U相上のスイッチング素子Q1のOFF期間が短くなって、当該期間内にU相下のスイッチング素子Q2がONしない場合であっても、(e)に斜線で示したデッドタイム期間(Q1のOFF期間)において、ダイオードD2を通して流れる電流によって相電流検出抵抗Ruに電圧が発生し、当該電圧がサンプルホールド回路5uでサンプリングされるので、U相下のスイッチング素子Q2がOFFであるにもかかわらず、U相電流の検出が可能となる。このため、サンプリング期間を長くして相電流を精度良く検出することができ、検出値IuのSN比が向上して、モータ4の制御を高精度に行うことが可能となる。
【0051】
次に、本発明の他の実施形態について説明する。前述の図8においては、U相上のスイッチング素子Q1がOFFとなるタイミングt3でサンプリング信号SPuを出力し、U相上のスイッチング素子Q1がONとなるタイミングt7でサンプリング信号SPuを停止したが、図11(h)のように、U相上のスイッチング素子Q1がOFFとなるタイミングt3より一定時間δ1だけ遅れてサンプリング信号SPuを出力し、U相上のスイッチング素子Q1がONとなるタイミングt7より一定時間δ2だけ早めてサンプリング信号SPuを停止するようにしてもよい。δ1とδ2は同じ値であってもよいし、異なる値であってもよい。
【0052】
同様に、前述の図9においても、U相上のスイッチング素子Q1がOFFとなるタイミングt3でサンプリング信号SPuを出力し、U相上のスイッチング素子Q1がONとなるタイミングt7でサンプリング信号SPuを停止したが、図12(h)のように、U相上のスイッチング素子Q1がOFFとなるタイミングt3より一定時間δ1だけ遅れてサンプリング信号SPuを出力し、U相上のスイッチング素子Q1がONとなるタイミングt7より一定時間δ2だけ早めてサンプリング信号SPuを停止するようにしてもよい。この場合も、δ1とδ2は同じ値であってもよいし、異なる値であってもよい。
【0053】
このように、U相上のスイッチング素子Q1がOFFとなった時点より後にサンプリングを開始し、U相上のスイッチング素子Q1がONとなる時点より前にサンプリングを終了するようにすれば、スイッチング素子Q1のON/OFF動作時に発生するノイズがサンプルホールドされるのを回避でき、SN比を向上させてより精度の高いフィードバック制御を行うことができる。
【0054】
以上述べた実施形態では、モータ4としてブラシレスモータを例に挙げたが、本発明は誘導電動機や同期電動機のような複数の相を有するモータを駆動するためのインバータ装置全般に適用することができる。
【0055】
また、以上述べた実施形態では、本発明を車両の電動パワーステアリング装置に適用した例を挙げたが、本発明はこれ以外の装置に用いられるインバータ装置にも適用することができる。
【図面の簡単な説明】
【0056】
【図1】本発明の実施形態に係るインバータ装置の電気的構成を示す図である。
【図2】指令電圧の信号波形を示した図である。
【図3】インバータ回路とモータ間の通電パターンを説明する図である。
【図4】インバータ回路とモータ間の通電パターンを説明する図である。
【図5】インバータ回路とモータ間の通電パターンを説明する図である。
【図6】インバータ回路とモータ間の通電パターンを説明する図である。
【図7】インバータ回路とモータ間の通電パターンを説明する図である。
【図8】U相電流の検出を説明するためのタイムチャートである。
【図9】U相電流の検出を説明するためのタイムチャートである。
【図10】PWM信号のON/OFF期間を説明する図である。
【図11】他の実施形態におけるタイムチャートである。
【図12】他の実施形態におけるタイムチャートである。
【符号の説明】
【0057】
1 制御部
2 PWM回路
3 インバータ回路
4 モータ
5u、5v、5w サンプルホールド回路
Q1〜Q6 スイッチング素子
D1〜D6 ダイオード
Ru、Rv、Rw 相電流検出抵抗
E バッテリ
【特許請求の範囲】
【請求項1】
複数の相のぞれぞれに対応して設けられた上下一対のアームを備え、各アームはスイッチング素子と当該素子に並列接続されたダイオードとを有し、各相の下アームにはモータの相電流を検出するための相電流検出抵抗がスイッチング素子と直列に設けられ、各相の上下アームの接続点からモータ駆動用の電圧が取り出されるように構成されたインバータ回路と、
前記インバータ回路の各スイッチング素子に対して所定のデューティ比を持ったPWM(Pulse Width Modulation)信号を与えるPWM回路と、
前記PWM回路からのPWM信号により下アームのスイッチング素子がONしたときに、当該スイッチング素子を通して流れる電流によって前記相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドするサンプルホールド回路とを備えたインバータ装置であって、
前記サンプルホールド回路は、ある相の上アームと下アームの各スイッチング素子が共にOFFとなっているデッドタイム期間において、下アームのスイッチング素子に並列接続された前記ダイオードを通して流れる電流によって前記相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドすることを特徴とするインバータ装置。
【請求項2】
請求項1に記載のインバータ装置において、
前記サンプルホールド回路は、前記PWM回路から上アームのスイッチング素子に与えられるPWM信号のデューティ比が50%以上で、下アームのスイッチング素子に与えられるPWM信号のデューティ比が50%未満の場合に、前記デッドタイム期間において前記サンプリングを行うことを特徴とするインバータ装置。
【請求項3】
請求項2に記載のインバータ装置において、
前記サンプルホールド回路は、上アームのスイッチング素子がOFFとなっている期間内で下アームのスイッチング素子がONとなる場合に、下アームのスイッチング素子がONしている期間では、当該スイッチング素子を通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、前記デッドタイム期間では、当該スイッチング素子に並列接続された前記ダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングすることを特徴とするインバータ装置。
【請求項4】
請求項2に記載のインバータ装置において、
前記サンプルホールド回路は、上アームのスイッチング素子がOFFとなっている期間内で下アームのスイッチング素子がONとならない場合に、前記デッドタイム期間において、下アームのスイッチング素子に並列接続された前記ダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングすることを特徴とするインバータ装置。
【請求項5】
請求項1ないし請求項4のいずれかに記載のインバータ装置において、
前記サンプルホールド回路は、上アームのスイッチング素子がOFFとなった時点より後にサンプリングを開始し、上アームのスイッチング素子がONとなる時点より前にサンプリングを終了することを特徴とするインバータ装置。
【請求項1】
複数の相のぞれぞれに対応して設けられた上下一対のアームを備え、各アームはスイッチング素子と当該素子に並列接続されたダイオードとを有し、各相の下アームにはモータの相電流を検出するための相電流検出抵抗がスイッチング素子と直列に設けられ、各相の上下アームの接続点からモータ駆動用の電圧が取り出されるように構成されたインバータ回路と、
前記インバータ回路の各スイッチング素子に対して所定のデューティ比を持ったPWM(Pulse Width Modulation)信号を与えるPWM回路と、
前記PWM回路からのPWM信号により下アームのスイッチング素子がONしたときに、当該スイッチング素子を通して流れる電流によって前記相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドするサンプルホールド回路とを備えたインバータ装置であって、
前記サンプルホールド回路は、ある相の上アームと下アームの各スイッチング素子が共にOFFとなっているデッドタイム期間において、下アームのスイッチング素子に並列接続された前記ダイオードを通して流れる電流によって前記相電流検出抵抗に生じる電圧をサンプリングし、当該サンプリングされた電圧をサンプルホールドすることを特徴とするインバータ装置。
【請求項2】
請求項1に記載のインバータ装置において、
前記サンプルホールド回路は、前記PWM回路から上アームのスイッチング素子に与えられるPWM信号のデューティ比が50%以上で、下アームのスイッチング素子に与えられるPWM信号のデューティ比が50%未満の場合に、前記デッドタイム期間において前記サンプリングを行うことを特徴とするインバータ装置。
【請求項3】
請求項2に記載のインバータ装置において、
前記サンプルホールド回路は、上アームのスイッチング素子がOFFとなっている期間内で下アームのスイッチング素子がONとなる場合に、下アームのスイッチング素子がONしている期間では、当該スイッチング素子を通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングし、前記デッドタイム期間では、当該スイッチング素子に並列接続された前記ダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングすることを特徴とするインバータ装置。
【請求項4】
請求項2に記載のインバータ装置において、
前記サンプルホールド回路は、上アームのスイッチング素子がOFFとなっている期間内で下アームのスイッチング素子がONとならない場合に、前記デッドタイム期間において、下アームのスイッチング素子に並列接続された前記ダイオードを通して流れる電流によって相電流検出抵抗に生じる電圧をサンプリングすることを特徴とするインバータ装置。
【請求項5】
請求項1ないし請求項4のいずれかに記載のインバータ装置において、
前記サンプルホールド回路は、上アームのスイッチング素子がOFFとなった時点より後にサンプリングを開始し、上アームのスイッチング素子がONとなる時点より前にサンプリングを終了することを特徴とするインバータ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2007−189825(P2007−189825A)
【公開日】平成19年7月26日(2007.7.26)
【国際特許分類】
【出願番号】特願2006−5515(P2006−5515)
【出願日】平成18年1月13日(2006.1.13)
【出願人】(000002945)オムロン株式会社 (3,542)
【Fターム(参考)】
【公開日】平成19年7月26日(2007.7.26)
【国際特許分類】
【出願日】平成18年1月13日(2006.1.13)
【出願人】(000002945)オムロン株式会社 (3,542)
【Fターム(参考)】
[ Back to top ]