エピタキシ基板、エピタキシ基板により製造されるモジュール、および相応の製造方法
【課題】他の材料系でも基板を分離できる手段を提供する。
【解決手段】少なくとも１つの層が多孔性のＩＩＩ−Ｖ族半導体材料を含む。
【解決手段】少なくとも１つの層が多孔性のＩＩＩ−Ｖ族半導体材料を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシ基板、特にＩＩＩ−Ｖ族半導体をベースとした薄膜半導体チップを製造するためのエピタキシ基板、およびその製造方法に関する。さらに本発明は、エピタキシ基板によって製造されるモジュール、特に放射を放出するモジュール、例えばＬＥＤ，レーザーまたはＩＲダイオードおよびその製造方法に関する。
【背景技術】
【０００２】
薄膜半導体チップの使用は、長年にわたって、特に放射を放出するモジュール、例えばＬＥＤまたはレーザーの製造において、その意義を増してきている。
【０００３】
こうした薄膜技術のモジュールは例えば独国公開第１００５９５３２号明細書に記載されている。製造の際には、発光ダイオード構造体がエピタキシ基板上に成長され、その後これらが置換基板に接合され、さらに発光ダイオード構造体がエピタキシ基板から分離される。薄膜層の分離はこれまで、たいてい、薄膜層と置換基板とを接合した後、まずエピタキシ基板を研磨により薄化し、さらにエッチングステップにおいてエピタキシ基板の残留物を除去することにより行われている。この場合、もとのエピタキシ基板は完全に破壊される。したがってエピタキシ基板の再使用は不可能であった。
【０００４】
しかし、エピタキシ基板のほとんどがコストの高い単結晶基板であるため、再使用できることが特に望ましい。
【０００５】
刊行物A.Ploessl et al.: "Silicon-on-Isolator: Material Aspects and Applications", Solid-State Electronics 44, 2000の775頁〜782頁には、いわゆるＥＬＴＲＡＮプロセスに関連するシリコンベースの薄膜半導体チップの製造方法が記載されている。多孔層を備えたエピタキシャルシリコン基板上に所望の構造体が成長される。この構造体は続いて置換基板に接合される。成長基板は成長された構造体およびこれに固定されている置換基板から多孔層を分離することにより分離される。この方法は単結晶のエピタキシャルシリコン基板を剥離後に再使用できるという利点を有する。ただしこの方法は原子位置が異なるためにＩＩＩ−Ｖ族半導体系には適用できない。
【特許文献１】独国公開第１００５９５３２号明細書
【非特許文献１】A.Ploessl et al.: "Silicon-on-Isolator: Material Aspects and Applications", Solid-State Electronics 44, 2000
【発明の開示】
【発明が解決しようとする課題】
【０００６】
こうした従来技術から出発して、本発明の基礎とする課題は、他の材料系でも基板を分離できる手段を提供することである。
【課題を解決するための手段】
【０００７】
この課題は、少なくとも１つの層が多孔性のＩＩＩ−Ｖ族半導体材料を含む構成により解決される。
【発明を実施するための最良の形態】
【０００８】
本発明の有利な実施形態および実現形態は従属請求項に記載されている。
【０００９】
本発明によれば、ＩＩＩ−Ｖ族半導体を含むエピタキシ基板は、少なくとも１つの多孔性のＩＩＩ−Ｖ族半導体材料の層を有する。多孔層の上方には任意のＩＩＩ−Ｖ族半導体を成長させることができる。この種の基板は、後の時点で多孔層の破壊または分離によりもとの基板ウェハから成長された構造体を剥離させることができるという利点を有する。エピタキシ基板ウェハでは多孔層の下方に位置するウェハ部分を例えば薄膜技術の適用後に再使用することができる。
【００１０】
本発明の有利な実施形態によれば、エピタキシ基板は主にＩＩＩ−Ｖ族半導体材料を有する。ＩＩＩ−Ｖ族半導体材料、特にＧａＡｓウェハから成るエピタキシ基板で多孔性のＩＩＩ−Ｖ族半導体材料の層を使用することにより、成長された構造体とウェハとを簡単に分離することができる。
【００１１】
本発明の有利な実施形態によれば、第１の部分領域の多孔層のポーラスサイズは第２の部分領域のポーラスサイズよりも大きい。本発明のエピタキシ基板を製造する際には、例えばＧａＡｓウェハ上に、電気化学的酸化により多孔層が形成される。電気化学的酸化を制御することにより、多孔層内のポーラスサイズを変化させることができる。後の多孔層の分離を容易にするために、本発明のエピタキシ基板では、大きなポーラスを有する分離層または分離層領域が設けられ、特に有利である。
【００１２】
所望の構造体を多孔層の上方に形成するには、多孔層を半導体材料によって均等に覆わなければならない。このために有利には、多孔層の少なくとも１つの部分領域が小さなポーラスサイズを有するようにする。ここでは、大きなポーラスを有する第１の部分領域とエピタキシ基板の成長表面とのあいだに当該の第２の部分領域が位置するように構成すると特に有利である。
【００１３】
本発明の特に有利な実施形態によれば、多孔層内で結晶学的長距離規則度が保持される。結晶学的長距離規則度が保持されることにより多孔層を単結晶層によって簡単に覆うことができる。この単結晶層は多孔層の下方に位置するウェハと同じ結晶学的規則度を有する。これにより特にエピタキシ基板上に成長すべき構造体内の格子欠陥が最小化されるかまたは完全に阻止される。
【００１４】
本発明の別の有利な実施形態によれば、多孔層はＩＩＩ−Ｖ族半導体結晶によって覆われる。ＩＩＩ−Ｖ族半導体結晶の表面は、所望の半導体構造体、例えばＬＥＤ構造体を成長させるのに特に適している。
【００１５】
本発明の特に有利な実施形態によれば、エピタキシ基板は付加的に少なくとも１つのエッチストップ層を有する。少なくとも１つのエッチストップ層は特に多孔層の近傍に位置する。このようにすれば、エピタキシ基板上に成長された構造体を剥離するためにウェットケミカルエッチングにより多孔層を破壊する場合に、１つまたは複数のエッチストップ層を用いて多孔層の周囲の層をエッチング剥離に対して保護することができる。
【００１６】
さらに有利には、多孔層内のポーラスサイズは少なくとも１つのグラジエントを有する。例えば多孔層内のポーラスサイズは変化しており、層の中心部または層の中程から２つの表面へ向かって低下するように構成されている。これにより、多孔層の中心部に、特に容易に分離可能または破壊可能な領域が形成される。また、ポーラスサイズがだんだんに低下する多孔層の表面に向かって１つまたは複数の移行領域を設ければ、当該の層を半導体結晶、特に半導体単結晶によって均等に覆うことが容易となる。
【００１７】
本発明の別の有利な実施形態によれば、エピタキシ基板の表面に少なくとも１つの発光ダイオード構造体が配置される。本発明のエピタキシ基板を発光ダイオードチップの製造に用いると特に有利である。発光ダイオードに薄膜技術を使用すると特に高い発光効率が得られるので有利である。なぜなら形成された光の薄膜層からの出力が容易になるからである。
【００１８】
本発明の有利な実施形態によれば、少なくとも１つの発光ダイオード構造体上に、後の置換基板との接合に適した少なくとも１つの接合層が設けられる。準備されたエピタキシ基板は、例えばウェハボンディング、接着剤接着、はんだ付けまたはテンパリングなどの技術によりただちに置換基板と接合される。エピタキシ基板と置換基板とを固定接合した後、多孔層は分離または破壊される。もとのエピタキシ基板の基礎となるウェハはそのまま取り外され、再使用可能となる。
【００１９】
本発明の有利な実施形態によれば、本発明のエピタキシ基板上にはＬＥＤ薄膜チップが成長される。こうしたＬＥＤ薄膜チップは低コストに製造できる。これは単結晶ウェハが多孔層の分離後または破壊後に他のエピタキシステップにおいて再使用可能となるからである。
【００２０】
さらに本発明は前述のエピタキシ基板の製造方法に関する。有利には本発明の方法は、ＩＩＩ−Ｖ族半導体ウェハ、特にＧａＡｓウェハを準備するステップ、この半導体ウェハの表面に多孔層を電気化学的酸化により形成するステップ、および、多孔層をＩＩＩ−Ｖ族半導体材料、特にＧａＡｓ半導体材料により覆うステップを有する。このようにして製造されたエピタキシ基板は、別のエピタキシステップの基礎とすることができ、これを用いて任意の半導体構造体、特にＩＩＩ−Ｖ族半導体構造体を多孔層上方のエピタキシ基板上に配置または形成することができる。
【００２１】
本発明の方法の有利な実施形態によれば、多孔層のポーラス構造が電気化学的酸化により制御され、第１の部分領域の平均ポーラスサイズと第２の部分領域の平均ポーラスサイズとが異なっている。電気化学的反応を意図的に制御することにより、例えば多孔層を覆っている半導体層から遠い第１の部分領域は多孔層を覆っている半導体層に近い第２の部分領域よりも大きいポーラスサイズを有するようになる。異なるポーラスサイズを有する種々の部分領域を形成することにより、エピタキシ基板のうち層の成長表面に格子欠陥の少ない均等な半導体単結晶が形成される。
【００２２】
また本発明の方法の有利な実施形態によれば、多孔層を半導体結晶で覆った後、その半導体結晶の表面に少なくとも１つのＬＥＤ構造体が成長される。
【００２３】
本発明の方法の有利な実施形態によれば、エピタキシ基板の他の複数の層の上方に接合層が被着される。特に有利には、この接合層はエピタキシ基板と置換基板との接合の際に用いられる。
【００２４】
本発明の方法の有利な実施形態によれば、エピタキシ基板は接合ステップにより置換基板と接合される。形成された薄膜構造体は成長基板から支持体基板または置換基板へ移される。
【００２５】
本発明の少なくとも１つの薄膜半導体チップの製造方法の有利な実施形態によれば、半導体結晶によって覆われた多孔層を含むエピタキシ基板上にＬＥＤ構造体が被着される。その後、ＬＥＤ構造体の被着された当該のエピタキシ基板と置換基板とが接合され、多孔層の分離により、多孔層の上方のＬＥＤ構造体が多孔層の下方に位置する半導体結晶から分離される。
【００２６】
有利には、１つまたは複数の薄膜半導体チップの製造方法では、多孔層の下方の半導体材料を剥離した後、発光ダイオード構造体がダイシングされる。このダイシングは、グラインディング、ソーカット、破断または他の分離技術により行われる。
【実施例】
【００２７】
本発明を以下に図示の実施例に則して説明する。図中、同様の素子には同様の参照番号を付してある。
【００２８】
図１には本発明のエピタキシ基板の第１の実施例の概略的な横断面図が示されている。ウェハ１２上に半導体結晶１３によって覆われた多孔層１１が配置されている。ウェハ１２はＩＩＩ−Ｖ族半導体材料を含む。特に有利には、ウェハ１２はＧａＡｓウェハである。
【００２９】
ＧａＡｓウェハ１２上の多孔層１１は電気化学的酸化により形成される。当該の多孔層１１は半導体結晶１３によって覆うこともできる。半導体結晶１３はここではＩＩＩ−Ｖ族半導体材料、または、ウェハ１２の格子に適合化された格子定数を有する半導体材料を有する。当該の半導体結晶は、例えばＧａＡｓ，ＩｎＧａＡｓ，ＧａＡｌＡｓ，ＩｎＧａＡｌＡｓまたは他の任意のＩＩＩ−Ｖ族半導体材料を有する。特にウェハ１２の結晶学的長距離規則度が多孔層１１を越えて半導体結晶１３まで一貫して得られる。
【００３０】
図２には本発明のエピタキシ基板の第２の実施例が示されている。ＩＩＩ−Ｖ族半導体材料を有するウェハ２２、特にＧａＡｓウェハは、２つの部分層２１ａ，２１ｂから成る多孔層によってカバーされている。多孔層の部分層２１ａ，２１ｂ上に半導体結晶２３が配置されている。多孔層は第１の部分領域２１ｂで第２の部分領域２１ａよりも大きな平均ポーラスサイズを有する。多孔層２１ａ，２１ｂは例えばウェハ２２の電気化学的酸化により形成される。
【００３１】
小さな平均ポーラスサイズを有する多孔層の部分領域２１ａにより、その表面上に成長された半導体結晶２３において成長の際に格子欠陥の生じる傾向が小さくなる。多孔層の部分領域内に異なるポーラスサイズを形成するには、典型的には、電気化学的酸化を制御する。また、半導体結晶２３を形成する際に成長条件を調整することにより、接合領域２１ａに小さい平均ポーラスサイズを有する別の多孔性構造体を形成することもできる。このようにしてエピタキシ基板の半導体結晶２３の表面にはエピタキシ成長によりほぼ任意の半導体構造体を形成することができる。
【００３２】
図３にはエピタキシ基板の第３の実施例が示されている。ウェハ３２上には２つの部分層３１ａ，３１ｂを含む多孔層が配置されており、第１の部分層３１ｂは第２の部分層３１ａよりも大きな平均ポーラスサイズを有する。別の実施例により、多孔層が異なるポーラスサイズを有する３つ以上の部分層を有するように構成してもよい。特に３つ以上の部分領域を設け、大きな平均ポーラスサイズを有する中央の部分領域の界面に小さな平均ポーラスサイズを有する部分領域が接するようにすると有利である。
【００３３】
図３の実施例では多孔層３１ａ，３１ｂの上方にエッチストップ層３４が挿入されている。このエッチストップ層３４は、その上方に位置する半導体結晶３３を、多孔層３１ａ，３１ｂをエッチングプロセス（特にウェットケミカルエッチングプロセス）により除去する際に、エッチング溶液に対して保護するのに適している。
【００３４】
図４にはエピタキシ基板の第４の実施例が示されている。ウェハ４２上に多孔層が配置されており、その第１の部分領域４１ｂは第２の部分領域４１ａよりも平均ポーラスサイズが大きい。多孔層４１ａ，４１ｂは半導体結晶４３により覆われている。半導体結晶４３上にはダイオード構造体４５が成長されている。
【００３５】
詳細には図示されていないダイオード構造体４５は例えば図示されていないｐドープｎドープ層、活性ゾーン、リフレクタ層および他の機能層を含む。ダイオード構造体４５は有利には発光ダイオード構造体、レーザーダイオード構造体またはＩＲダイオード構造体である。ダイオード構造体４５の上方には接合層４６が配置されている。ここで接合層４６は、薄膜技術の移行ステップの一部であるエピタキシ基板と置換基板とを接合するステップに特に適している。
【００３６】
異なるポーラスサイズを有する多孔層の２つの部分領域４１ａ，４１ｂを形成することにより、半導体結晶４３によって多孔層を均等に覆うことができる。特に格子欠陥が低減または回避され、これにより発光ダイオード構造体またはレーザーダイオード構造体を均等に成長させることができる。
【００３７】
ただし可能な実施例では、半導体結晶４３上方に成長されるのは発光ダイオード構造体、レーザーダイオード構造体またはＩＲダイオード構造体に限定されない。任意の全てのオプトエレクトロニクス構造体またはエレクトロニクス構造体を半導体結晶４３の上方に成長させることができる。特に有利には、半導体結晶４３は基礎となる半導体ウェハ４２と同一または類似の格子定数を有する。特に有利には、ウェハ４２はＧａＡｓウェハである。
【００３８】
有利な別の実施例では、成長された構造体４５からウェハ４２にいたるエピタキシ基板全体が等しい結晶学的長距離規則度を有し、この長距離規則度は多孔層４１ａ，４１ｂを介しても保持される。本発明の別の実施例では、エピタキシ基板内にエッチストップ層、リフレクタ層または格子適合化層などの付加的な層が設けられる。
【００３９】
図５には複数の薄膜半導体チップを同時に製造する本発明の方法が概略的に示されている。図５のａ）の左方には図４のエピタキシ基板が相応の参照番号およびハッチングによって示されている。当該のエピタキシ基板は接合層５６を介して置換基板５７に接触し、接合技術により固定に接合されている。図５のｂ）には左右の２つの矢印により多孔層がどのように分離されるかが概略的に示されている。
【００４０】
多孔層の分離は機械的工程によって行ってもよいし、エッチング工程によって行ってもよい。ここで多孔層は剥離されるかまたは完全に除去される。場合によっては、多孔層の残留物を後のステップでグラインディング、ラッピングまたはその他の手段により平滑化または除去することもできる。図５のｂ）の多孔層の部分領域５１ａ，５１ｂを分離した後、図５のｃに概略的に示されているように、もとのウェハまたは成長基板５２が除去される。図５のｃ）の左方には、エピタキシャル成長された構造体が接合層を介して置換基板５７に固定に接合される様子が示されている。
【００４１】
ここで、エピタキシャル成長された構造体の上方には、エピタキシ基板で多孔層を覆っていた半導体結晶の残留物がまだ存在している。この半導体結晶はきわめて薄くなっていてパターニング層からの光出力を阻害しないか、またはポリシングまたは選択的エッチングにより完全に剥離される。その後、形成された構造体はダイシングされ、例えば個々のチップとなる。図５のｃ）に示されている破線に沿ってヘテロ構造体の個別化が行われる。エピタキシ構造体５５がＬＥＤ構造体である場合、ダイシングにより、図５のｃ）に示されているのと同様に、複数の薄膜ＬＥＤチップが得られる。
【図面の簡単な説明】
【００４２】
【図１】本発明のエピタキシ基板の第１の概略的な横断面図である
【図２】本発明のエピタキシ基板の第２の概略的な横断面図である。
【図３】本発明のエピタキシ基板の第３の概略的な横断面図である。
【図４】本発明のエピタキシ基板の第４の概略的な横断面図である。
【図５】本発明の方法の複数のステップを示す概略的な横断面図である。
【符号の説明】
【００４３】
１１ 多孔層、 １２，２２，３２，４２，５２ ウェハ、 １３，２３，３３，４３，５３ 半導体結晶、 ２１ａ，３１ａ，４１ａ，５１ａ 多孔層の第２の部分領域、 ２１ｂ，３１ｂ，４１ｂ，５１ｂ 多孔層の第１の部分領域、 ４５，５５ 構造体、 ４６，５６ 接合層、 ５７ 置換基板
【技術分野】
【０００１】
本発明は、エピタキシ基板、特にＩＩＩ−Ｖ族半導体をベースとした薄膜半導体チップを製造するためのエピタキシ基板、およびその製造方法に関する。さらに本発明は、エピタキシ基板によって製造されるモジュール、特に放射を放出するモジュール、例えばＬＥＤ，レーザーまたはＩＲダイオードおよびその製造方法に関する。
【背景技術】
【０００２】
薄膜半導体チップの使用は、長年にわたって、特に放射を放出するモジュール、例えばＬＥＤまたはレーザーの製造において、その意義を増してきている。
【０００３】
こうした薄膜技術のモジュールは例えば独国公開第１００５９５３２号明細書に記載されている。製造の際には、発光ダイオード構造体がエピタキシ基板上に成長され、その後これらが置換基板に接合され、さらに発光ダイオード構造体がエピタキシ基板から分離される。薄膜層の分離はこれまで、たいてい、薄膜層と置換基板とを接合した後、まずエピタキシ基板を研磨により薄化し、さらにエッチングステップにおいてエピタキシ基板の残留物を除去することにより行われている。この場合、もとのエピタキシ基板は完全に破壊される。したがってエピタキシ基板の再使用は不可能であった。
【０００４】
しかし、エピタキシ基板のほとんどがコストの高い単結晶基板であるため、再使用できることが特に望ましい。
【０００５】
刊行物A.Ploessl et al.: "Silicon-on-Isolator: Material Aspects and Applications", Solid-State Electronics 44, 2000の775頁〜782頁には、いわゆるＥＬＴＲＡＮプロセスに関連するシリコンベースの薄膜半導体チップの製造方法が記載されている。多孔層を備えたエピタキシャルシリコン基板上に所望の構造体が成長される。この構造体は続いて置換基板に接合される。成長基板は成長された構造体およびこれに固定されている置換基板から多孔層を分離することにより分離される。この方法は単結晶のエピタキシャルシリコン基板を剥離後に再使用できるという利点を有する。ただしこの方法は原子位置が異なるためにＩＩＩ−Ｖ族半導体系には適用できない。
【特許文献１】独国公開第１００５９５３２号明細書
【非特許文献１】A.Ploessl et al.: "Silicon-on-Isolator: Material Aspects and Applications", Solid-State Electronics 44, 2000
【発明の開示】
【発明が解決しようとする課題】
【０００６】
こうした従来技術から出発して、本発明の基礎とする課題は、他の材料系でも基板を分離できる手段を提供することである。
【課題を解決するための手段】
【０００７】
この課題は、少なくとも１つの層が多孔性のＩＩＩ−Ｖ族半導体材料を含む構成により解決される。
【発明を実施するための最良の形態】
【０００８】
本発明の有利な実施形態および実現形態は従属請求項に記載されている。
【０００９】
本発明によれば、ＩＩＩ−Ｖ族半導体を含むエピタキシ基板は、少なくとも１つの多孔性のＩＩＩ−Ｖ族半導体材料の層を有する。多孔層の上方には任意のＩＩＩ−Ｖ族半導体を成長させることができる。この種の基板は、後の時点で多孔層の破壊または分離によりもとの基板ウェハから成長された構造体を剥離させることができるという利点を有する。エピタキシ基板ウェハでは多孔層の下方に位置するウェハ部分を例えば薄膜技術の適用後に再使用することができる。
【００１０】
本発明の有利な実施形態によれば、エピタキシ基板は主にＩＩＩ−Ｖ族半導体材料を有する。ＩＩＩ−Ｖ族半導体材料、特にＧａＡｓウェハから成るエピタキシ基板で多孔性のＩＩＩ−Ｖ族半導体材料の層を使用することにより、成長された構造体とウェハとを簡単に分離することができる。
【００１１】
本発明の有利な実施形態によれば、第１の部分領域の多孔層のポーラスサイズは第２の部分領域のポーラスサイズよりも大きい。本発明のエピタキシ基板を製造する際には、例えばＧａＡｓウェハ上に、電気化学的酸化により多孔層が形成される。電気化学的酸化を制御することにより、多孔層内のポーラスサイズを変化させることができる。後の多孔層の分離を容易にするために、本発明のエピタキシ基板では、大きなポーラスを有する分離層または分離層領域が設けられ、特に有利である。
【００１２】
所望の構造体を多孔層の上方に形成するには、多孔層を半導体材料によって均等に覆わなければならない。このために有利には、多孔層の少なくとも１つの部分領域が小さなポーラスサイズを有するようにする。ここでは、大きなポーラスを有する第１の部分領域とエピタキシ基板の成長表面とのあいだに当該の第２の部分領域が位置するように構成すると特に有利である。
【００１３】
本発明の特に有利な実施形態によれば、多孔層内で結晶学的長距離規則度が保持される。結晶学的長距離規則度が保持されることにより多孔層を単結晶層によって簡単に覆うことができる。この単結晶層は多孔層の下方に位置するウェハと同じ結晶学的規則度を有する。これにより特にエピタキシ基板上に成長すべき構造体内の格子欠陥が最小化されるかまたは完全に阻止される。
【００１４】
本発明の別の有利な実施形態によれば、多孔層はＩＩＩ−Ｖ族半導体結晶によって覆われる。ＩＩＩ−Ｖ族半導体結晶の表面は、所望の半導体構造体、例えばＬＥＤ構造体を成長させるのに特に適している。
【００１５】
本発明の特に有利な実施形態によれば、エピタキシ基板は付加的に少なくとも１つのエッチストップ層を有する。少なくとも１つのエッチストップ層は特に多孔層の近傍に位置する。このようにすれば、エピタキシ基板上に成長された構造体を剥離するためにウェットケミカルエッチングにより多孔層を破壊する場合に、１つまたは複数のエッチストップ層を用いて多孔層の周囲の層をエッチング剥離に対して保護することができる。
【００１６】
さらに有利には、多孔層内のポーラスサイズは少なくとも１つのグラジエントを有する。例えば多孔層内のポーラスサイズは変化しており、層の中心部または層の中程から２つの表面へ向かって低下するように構成されている。これにより、多孔層の中心部に、特に容易に分離可能または破壊可能な領域が形成される。また、ポーラスサイズがだんだんに低下する多孔層の表面に向かって１つまたは複数の移行領域を設ければ、当該の層を半導体結晶、特に半導体単結晶によって均等に覆うことが容易となる。
【００１７】
本発明の別の有利な実施形態によれば、エピタキシ基板の表面に少なくとも１つの発光ダイオード構造体が配置される。本発明のエピタキシ基板を発光ダイオードチップの製造に用いると特に有利である。発光ダイオードに薄膜技術を使用すると特に高い発光効率が得られるので有利である。なぜなら形成された光の薄膜層からの出力が容易になるからである。
【００１８】
本発明の有利な実施形態によれば、少なくとも１つの発光ダイオード構造体上に、後の置換基板との接合に適した少なくとも１つの接合層が設けられる。準備されたエピタキシ基板は、例えばウェハボンディング、接着剤接着、はんだ付けまたはテンパリングなどの技術によりただちに置換基板と接合される。エピタキシ基板と置換基板とを固定接合した後、多孔層は分離または破壊される。もとのエピタキシ基板の基礎となるウェハはそのまま取り外され、再使用可能となる。
【００１９】
本発明の有利な実施形態によれば、本発明のエピタキシ基板上にはＬＥＤ薄膜チップが成長される。こうしたＬＥＤ薄膜チップは低コストに製造できる。これは単結晶ウェハが多孔層の分離後または破壊後に他のエピタキシステップにおいて再使用可能となるからである。
【００２０】
さらに本発明は前述のエピタキシ基板の製造方法に関する。有利には本発明の方法は、ＩＩＩ−Ｖ族半導体ウェハ、特にＧａＡｓウェハを準備するステップ、この半導体ウェハの表面に多孔層を電気化学的酸化により形成するステップ、および、多孔層をＩＩＩ−Ｖ族半導体材料、特にＧａＡｓ半導体材料により覆うステップを有する。このようにして製造されたエピタキシ基板は、別のエピタキシステップの基礎とすることができ、これを用いて任意の半導体構造体、特にＩＩＩ−Ｖ族半導体構造体を多孔層上方のエピタキシ基板上に配置または形成することができる。
【００２１】
本発明の方法の有利な実施形態によれば、多孔層のポーラス構造が電気化学的酸化により制御され、第１の部分領域の平均ポーラスサイズと第２の部分領域の平均ポーラスサイズとが異なっている。電気化学的反応を意図的に制御することにより、例えば多孔層を覆っている半導体層から遠い第１の部分領域は多孔層を覆っている半導体層に近い第２の部分領域よりも大きいポーラスサイズを有するようになる。異なるポーラスサイズを有する種々の部分領域を形成することにより、エピタキシ基板のうち層の成長表面に格子欠陥の少ない均等な半導体単結晶が形成される。
【００２２】
また本発明の方法の有利な実施形態によれば、多孔層を半導体結晶で覆った後、その半導体結晶の表面に少なくとも１つのＬＥＤ構造体が成長される。
【００２３】
本発明の方法の有利な実施形態によれば、エピタキシ基板の他の複数の層の上方に接合層が被着される。特に有利には、この接合層はエピタキシ基板と置換基板との接合の際に用いられる。
【００２４】
本発明の方法の有利な実施形態によれば、エピタキシ基板は接合ステップにより置換基板と接合される。形成された薄膜構造体は成長基板から支持体基板または置換基板へ移される。
【００２５】
本発明の少なくとも１つの薄膜半導体チップの製造方法の有利な実施形態によれば、半導体結晶によって覆われた多孔層を含むエピタキシ基板上にＬＥＤ構造体が被着される。その後、ＬＥＤ構造体の被着された当該のエピタキシ基板と置換基板とが接合され、多孔層の分離により、多孔層の上方のＬＥＤ構造体が多孔層の下方に位置する半導体結晶から分離される。
【００２６】
有利には、１つまたは複数の薄膜半導体チップの製造方法では、多孔層の下方の半導体材料を剥離した後、発光ダイオード構造体がダイシングされる。このダイシングは、グラインディング、ソーカット、破断または他の分離技術により行われる。
【実施例】
【００２７】
本発明を以下に図示の実施例に則して説明する。図中、同様の素子には同様の参照番号を付してある。
【００２８】
図１には本発明のエピタキシ基板の第１の実施例の概略的な横断面図が示されている。ウェハ１２上に半導体結晶１３によって覆われた多孔層１１が配置されている。ウェハ１２はＩＩＩ−Ｖ族半導体材料を含む。特に有利には、ウェハ１２はＧａＡｓウェハである。
【００２９】
ＧａＡｓウェハ１２上の多孔層１１は電気化学的酸化により形成される。当該の多孔層１１は半導体結晶１３によって覆うこともできる。半導体結晶１３はここではＩＩＩ−Ｖ族半導体材料、または、ウェハ１２の格子に適合化された格子定数を有する半導体材料を有する。当該の半導体結晶は、例えばＧａＡｓ，ＩｎＧａＡｓ，ＧａＡｌＡｓ，ＩｎＧａＡｌＡｓまたは他の任意のＩＩＩ−Ｖ族半導体材料を有する。特にウェハ１２の結晶学的長距離規則度が多孔層１１を越えて半導体結晶１３まで一貫して得られる。
【００３０】
図２には本発明のエピタキシ基板の第２の実施例が示されている。ＩＩＩ−Ｖ族半導体材料を有するウェハ２２、特にＧａＡｓウェハは、２つの部分層２１ａ，２１ｂから成る多孔層によってカバーされている。多孔層の部分層２１ａ，２１ｂ上に半導体結晶２３が配置されている。多孔層は第１の部分領域２１ｂで第２の部分領域２１ａよりも大きな平均ポーラスサイズを有する。多孔層２１ａ，２１ｂは例えばウェハ２２の電気化学的酸化により形成される。
【００３１】
小さな平均ポーラスサイズを有する多孔層の部分領域２１ａにより、その表面上に成長された半導体結晶２３において成長の際に格子欠陥の生じる傾向が小さくなる。多孔層の部分領域内に異なるポーラスサイズを形成するには、典型的には、電気化学的酸化を制御する。また、半導体結晶２３を形成する際に成長条件を調整することにより、接合領域２１ａに小さい平均ポーラスサイズを有する別の多孔性構造体を形成することもできる。このようにしてエピタキシ基板の半導体結晶２３の表面にはエピタキシ成長によりほぼ任意の半導体構造体を形成することができる。
【００３２】
図３にはエピタキシ基板の第３の実施例が示されている。ウェハ３２上には２つの部分層３１ａ，３１ｂを含む多孔層が配置されており、第１の部分層３１ｂは第２の部分層３１ａよりも大きな平均ポーラスサイズを有する。別の実施例により、多孔層が異なるポーラスサイズを有する３つ以上の部分層を有するように構成してもよい。特に３つ以上の部分領域を設け、大きな平均ポーラスサイズを有する中央の部分領域の界面に小さな平均ポーラスサイズを有する部分領域が接するようにすると有利である。
【００３３】
図３の実施例では多孔層３１ａ，３１ｂの上方にエッチストップ層３４が挿入されている。このエッチストップ層３４は、その上方に位置する半導体結晶３３を、多孔層３１ａ，３１ｂをエッチングプロセス（特にウェットケミカルエッチングプロセス）により除去する際に、エッチング溶液に対して保護するのに適している。
【００３４】
図４にはエピタキシ基板の第４の実施例が示されている。ウェハ４２上に多孔層が配置されており、その第１の部分領域４１ｂは第２の部分領域４１ａよりも平均ポーラスサイズが大きい。多孔層４１ａ，４１ｂは半導体結晶４３により覆われている。半導体結晶４３上にはダイオード構造体４５が成長されている。
【００３５】
詳細には図示されていないダイオード構造体４５は例えば図示されていないｐドープｎドープ層、活性ゾーン、リフレクタ層および他の機能層を含む。ダイオード構造体４５は有利には発光ダイオード構造体、レーザーダイオード構造体またはＩＲダイオード構造体である。ダイオード構造体４５の上方には接合層４６が配置されている。ここで接合層４６は、薄膜技術の移行ステップの一部であるエピタキシ基板と置換基板とを接合するステップに特に適している。
【００３６】
異なるポーラスサイズを有する多孔層の２つの部分領域４１ａ，４１ｂを形成することにより、半導体結晶４３によって多孔層を均等に覆うことができる。特に格子欠陥が低減または回避され、これにより発光ダイオード構造体またはレーザーダイオード構造体を均等に成長させることができる。
【００３７】
ただし可能な実施例では、半導体結晶４３上方に成長されるのは発光ダイオード構造体、レーザーダイオード構造体またはＩＲダイオード構造体に限定されない。任意の全てのオプトエレクトロニクス構造体またはエレクトロニクス構造体を半導体結晶４３の上方に成長させることができる。特に有利には、半導体結晶４３は基礎となる半導体ウェハ４２と同一または類似の格子定数を有する。特に有利には、ウェハ４２はＧａＡｓウェハである。
【００３８】
有利な別の実施例では、成長された構造体４５からウェハ４２にいたるエピタキシ基板全体が等しい結晶学的長距離規則度を有し、この長距離規則度は多孔層４１ａ，４１ｂを介しても保持される。本発明の別の実施例では、エピタキシ基板内にエッチストップ層、リフレクタ層または格子適合化層などの付加的な層が設けられる。
【００３９】
図５には複数の薄膜半導体チップを同時に製造する本発明の方法が概略的に示されている。図５のａ）の左方には図４のエピタキシ基板が相応の参照番号およびハッチングによって示されている。当該のエピタキシ基板は接合層５６を介して置換基板５７に接触し、接合技術により固定に接合されている。図５のｂ）には左右の２つの矢印により多孔層がどのように分離されるかが概略的に示されている。
【００４０】
多孔層の分離は機械的工程によって行ってもよいし、エッチング工程によって行ってもよい。ここで多孔層は剥離されるかまたは完全に除去される。場合によっては、多孔層の残留物を後のステップでグラインディング、ラッピングまたはその他の手段により平滑化または除去することもできる。図５のｂ）の多孔層の部分領域５１ａ，５１ｂを分離した後、図５のｃに概略的に示されているように、もとのウェハまたは成長基板５２が除去される。図５のｃ）の左方には、エピタキシャル成長された構造体が接合層を介して置換基板５７に固定に接合される様子が示されている。
【００４１】
ここで、エピタキシャル成長された構造体の上方には、エピタキシ基板で多孔層を覆っていた半導体結晶の残留物がまだ存在している。この半導体結晶はきわめて薄くなっていてパターニング層からの光出力を阻害しないか、またはポリシングまたは選択的エッチングにより完全に剥離される。その後、形成された構造体はダイシングされ、例えば個々のチップとなる。図５のｃ）に示されている破線に沿ってヘテロ構造体の個別化が行われる。エピタキシ構造体５５がＬＥＤ構造体である場合、ダイシングにより、図５のｃ）に示されているのと同様に、複数の薄膜ＬＥＤチップが得られる。
【図面の簡単な説明】
【００４２】
【図１】本発明のエピタキシ基板の第１の概略的な横断面図である
【図２】本発明のエピタキシ基板の第２の概略的な横断面図である。
【図３】本発明のエピタキシ基板の第３の概略的な横断面図である。
【図４】本発明のエピタキシ基板の第４の概略的な横断面図である。
【図５】本発明の方法の複数のステップを示す概略的な横断面図である。
【符号の説明】
【００４３】
１１ 多孔層、 １２，２２，３２，４２，５２ ウェハ、 １３，２３，３３，４３，５３ 半導体結晶、 ２１ａ，３１ａ，４１ａ，５１ａ 多孔層の第２の部分領域、 ２１ｂ，３１ｂ，４１ｂ，５１ｂ 多孔層の第１の部分領域、 ４５，５５ 構造体、 ４６，５６ 接合層、 ５７ 置換基板
【特許請求の範囲】
【請求項１】
少なくとも１つの層が多孔性のＩＩＩ−Ｖ族半導体材料を含む
ことを特徴とするＩＩＩ−Ｖ族半導体を有するエピタキシ基板。
【請求項２】
エピタキシ基板は主にＩＩＩ−Ｖ族半導体材料を有する、請求項１記載の基板。
【請求項３】
少なくとも１つの層が第１の部分領域および第２の部分領域を有しており、第１の部分領域内のポーラスサイズは第２の部分領域内のポーラスサイズより大きい、請求項１または２記載の基板。
【請求項４】
多孔層内で結晶学的長距離規則度が保持される、請求項１から３までのいずれか１項記載の基板。
【請求項５】
多孔層はＩＩＩ−Ｖ族半導体結晶によって覆われている、請求項１から４までのいずれか１項記載の基板。
【請求項６】
エピタキシ基板は少なくとも１つのエッチストップ層を有する、請求項１から５までのいずれか１項記載の基板。
【請求項７】
多孔層内のポーラスサイズが所定のグラジエントを有する、請求項１から６までのいずれか１項記載の基板。
【請求項８】
エピタキシ基板の表面には少なくとも１つの発光ダイオード構造体が配置されている、請求項１から７までのいずれか１項記載の基板。
【請求項９】
少なくとも１つの発光ダイオード構造体上に少なくとも１つの接合層、例えば置換基板を接合するための接合層が配置されている、請求項８記載の基板。
【請求項１０】
請求項１から９までのいずれか１項記載のＩＩＩ−Ｖ族半導体を有するエピタキシ基板により製造されていることを特徴とするモジュール。
【請求項１１】
ＩＩＩ−Ｖ族半導体を準備するステップ、
多孔層を電気化学的酸化により形成するステップ、および、
多孔層をＩＩＩ−Ｖ族半導体により覆うステップ
を有する
ことを特徴とするエピタキシ基板の製造方法。
【請求項１２】
多孔層のポーラス構造を電気化学的酸化により制御し、第１の部分領域の平均ポーラスサイズと第２の領域の平均ポーラスサイズとを異ならせる、請求項１１記載の方法。
【請求項１３】
エピタキシャル成長により少なくとも１つの発光ダイオード構造体をエピタキシ基板上に形成する、請求項１１または１２記載の方法。
【請求項１４】
付加的に接合層を発光ダイオード構造体上に被着する、請求項１３記載の方法。
【請求項１５】
付加的に置換基板を接合層上に被着する、請求項１４記載の方法。
【請求項１６】
モジュールの製造方法、例えばＬＥＤの製造方法において、
少なくとも１つの多孔性のＩＩＩ−Ｖ族半導体材料層を含むＩＩＩ−Ｖ族エピタキシ基板を製造するステップ、
少なくとも１つのＬＥＤ構造体をエピタキシ基板上に成長させるステップ、ＬＥＤ構造体と置換基板とを接合するステップ、および、
多孔性のＩＩＩ−Ｖ族半導体材料層の分離または破壊によりＩＩＩ−Ｖ族エピタキシ基板を剥離させるステップ
を有する
ことを特徴とするモジュールの製造方法。
【請求項１７】
付加的に少なくとも１つのＬＥＤチップをダイシングする、請求項１６記載の方法。
【請求項１】
少なくとも１つの層が多孔性のＩＩＩ−Ｖ族半導体材料を含む
ことを特徴とするＩＩＩ−Ｖ族半導体を有するエピタキシ基板。
【請求項２】
エピタキシ基板は主にＩＩＩ−Ｖ族半導体材料を有する、請求項１記載の基板。
【請求項３】
少なくとも１つの層が第１の部分領域および第２の部分領域を有しており、第１の部分領域内のポーラスサイズは第２の部分領域内のポーラスサイズより大きい、請求項１または２記載の基板。
【請求項４】
多孔層内で結晶学的長距離規則度が保持される、請求項１から３までのいずれか１項記載の基板。
【請求項５】
多孔層はＩＩＩ−Ｖ族半導体結晶によって覆われている、請求項１から４までのいずれか１項記載の基板。
【請求項６】
エピタキシ基板は少なくとも１つのエッチストップ層を有する、請求項１から５までのいずれか１項記載の基板。
【請求項７】
多孔層内のポーラスサイズが所定のグラジエントを有する、請求項１から６までのいずれか１項記載の基板。
【請求項８】
エピタキシ基板の表面には少なくとも１つの発光ダイオード構造体が配置されている、請求項１から７までのいずれか１項記載の基板。
【請求項９】
少なくとも１つの発光ダイオード構造体上に少なくとも１つの接合層、例えば置換基板を接合するための接合層が配置されている、請求項８記載の基板。
【請求項１０】
請求項１から９までのいずれか１項記載のＩＩＩ−Ｖ族半導体を有するエピタキシ基板により製造されていることを特徴とするモジュール。
【請求項１１】
ＩＩＩ−Ｖ族半導体を準備するステップ、
多孔層を電気化学的酸化により形成するステップ、および、
多孔層をＩＩＩ−Ｖ族半導体により覆うステップ
を有する
ことを特徴とするエピタキシ基板の製造方法。
【請求項１２】
多孔層のポーラス構造を電気化学的酸化により制御し、第１の部分領域の平均ポーラスサイズと第２の領域の平均ポーラスサイズとを異ならせる、請求項１１記載の方法。
【請求項１３】
エピタキシャル成長により少なくとも１つの発光ダイオード構造体をエピタキシ基板上に形成する、請求項１１または１２記載の方法。
【請求項１４】
付加的に接合層を発光ダイオード構造体上に被着する、請求項１３記載の方法。
【請求項１５】
付加的に置換基板を接合層上に被着する、請求項１４記載の方法。
【請求項１６】
モジュールの製造方法、例えばＬＥＤの製造方法において、
少なくとも１つの多孔性のＩＩＩ−Ｖ族半導体材料層を含むＩＩＩ−Ｖ族エピタキシ基板を製造するステップ、
少なくとも１つのＬＥＤ構造体をエピタキシ基板上に成長させるステップ、ＬＥＤ構造体と置換基板とを接合するステップ、および、
多孔性のＩＩＩ−Ｖ族半導体材料層の分離または破壊によりＩＩＩ−Ｖ族エピタキシ基板を剥離させるステップ
を有する
ことを特徴とするモジュールの製造方法。
【請求項１７】
付加的に少なくとも１つのＬＥＤチップをダイシングする、請求項１６記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００７−１０３９３２（Ｐ２００７−１０３９３２Ａ）
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願番号】特願２００６−２６３２５５（Ｐ２００６−２６３２５５）
【出願日】平成１８年９月２７日（２００６．９．２７）
【出願人】（５９９１３３７１６）オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング (586)
【氏名又は名称原語表記】Ｏｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ
【住所又は居所原語表記】Ｗｅｒｎｅｒｗｅｒｋｓｔｒａｓｓｅ ２， Ｄ−９３０４９ Ｒｅｇｅｎｓｂｕｒｇ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願日】平成１８年９月２７日（２００６．９．２７）
【出願人】（５９９１３３７１６）オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング (586)
【氏名又は名称原語表記】Ｏｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ
【住所又は居所原語表記】Ｗｅｒｎｅｒｗｅｒｋｓｔｒａｓｓｅ ２， Ｄ−９３０４９ Ｒｅｇｅｎｓｂｕｒｇ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
[ Back to top ]