スキャナー、電気光学パネル、電気光学表示装置及び電子機器
【課題】ブートストラップされた高電位による素子破壊や信頼性低下を効果的に防止する。
【解決手段】同一導電型のトランジスターで構成された複数の単位回路からなるスキャナーであって、前記スキャナーを構成する前記単位回路は、外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、前記出力トランジスターのゲート電極は電圧制限トランジスターの一端に接続され、前記電圧制限トランジスターのゲート電極は第1の電源電位が供給されるスキャナー。
【解決手段】同一導電型のトランジスターで構成された複数の単位回路からなるスキャナーであって、前記スキャナーを構成する前記単位回路は、外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、前記出力トランジスターのゲート電極は電圧制限トランジスターの一端に接続され、前記電圧制限トランジスターのゲート電極は第1の電源電位が供給されるスキャナー。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スキャナー、電気光学パネル、当該電気光学パネルを備える電気光学表示装置、及び当該電気光学表示装置を備える電子機器に関する。
【背景技術】
【0002】
アクティブマトリクス装置を用いた電気光学パネルを低コスト化する手法として、アクティブマトリクス装置と同一基板上に駆動回路を内蔵する技術が知られている。特に駆動回路をn型もしくはp型どちらかの同一導電型のトランジスターのみで回路構成すればコスト削減効果は高い。この場合、駆動回路の出力信号の電位振幅を十分得るためにブートストラップを用いたスキャナーを走査線駆動回路として用いる構成が一般的であり、数多くの回路構成が提案されている(例えば特許文献1)。
【0003】
ここでブートストラップにより吊り上げられる電位(以下、ブートストラップ電位という)は高いほどスキャナーの駆動能力を高めることができるが、高くなりすぎると素子破壊・信頼性低下に繋がるため、ブートストラップ電位を適正に制御する技術が特許文献2に提案されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第3658349号公報
【特許文献2】特開2008−287134号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献2で提案されているような容量分割によりブートストラップ電位を調整する手法は容量の素子面積により回路面積が増大する上にプロセスばらつきに弱い。
【課題を解決するための手段】
【0006】
本発明は同一導電型のトランジスターで構成された複数の単位回路からなるスキャナーであって、前記スキャナーを構成する前記単位回路は、外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、前記出力トランジスターのゲート電極は電圧制限トランジスターの一端に接続され、前記電圧制限トランジスターのゲート電極は第1の電源電位が供給されてなることを特徴としたスキャナーである。
【0007】
またさらに本発明では、前記の回路を構成する素子として、前記スキャナーを構成する前記単位回路は、前記出力トランジスターのゲート電極に適切なタイミングで第2の電源電位を書き込んで前記出力トランジスターを遮断する遮断スイッチもしくは前記出力トランジスターが導通状態となるタイミングで導通状態となって第2の電源電位を一端に書き込む制御スイッチもしくは少なくとも電源投入直後に前記出力トランジスターの前記ゲート電極に第2の電源電位を書き込むリセットスイッチのいずれか少なくとも一つを有し、これらのトランジスターは前記電圧制限トランジスターの前記一端とは別の他端に接続されることも提案する。
【0008】
このように構成することで、出力トランジスターのゲート電極に印加されるブートストラップ電位は十分高くなり駆動能力が確保できる一方、電圧制限トランジスターの他端の電位は第1の電源電位までに制限されるため、回路を構成する素子(具体的には上記の遮断トランジスター、制御トランジスター、リセットスイッチ)に印加される電位を制限でき、信頼性や歩留まりに影響することがない。また、ブートストラップ電位を下げるための容量も不要であるので回路面積も小さく出来る。
【0009】
またさらに本発明はこれらのスキャナーを走査線駆動回路として基板上に形成した電気光学パネルとそれを用いた電気光学表示装置および電子機器を提案する。走査線駆動回路に十分な能力があるため表示品位が高く、コストおよびサイズを抑えた表示装置および電子機器が実現可能である。
【図面の簡単な説明】
【0010】
【図1】本発明の実施例に係る液晶表示装置910の斜視図。
【図2】本発明の実施例に係るアクティブマトリクス基板101の構成図。
【図3】本発明の実施例に係るアクティブマトリクス基板101の画素回路図。
【図4】本発明の電子機器1000の実施例を示すブロック図。
【図5】本発明の走査線駆動回路301の実施例を示すブロック図。
【図6】本発明の単位走査線駆動回路510−nの実施例を示す回路図。
【図7】本発明を説明するための比較例に関わる単位走査線駆動回路510’−nの回路図。
【図8】本発明の実施例に関わる走査線駆動回路301の順方向動作を説明するためのタイミングチャート。
【図9】本発明の実施例に関わる走査線駆動回路301の逆方向動作を説明するためのタイミングチャート。
【図10】本発明のデータ線駆動回路302の実施例を示す回路図。
【図11】本発明の実施例に関わるデータ線駆動回路302の動作を説明するためのタイミングチャート。
【発明を実施するための形態】
【0011】
以下、本発明を具体化した実施形態について図面に基づいて説明する。
【0012】
[実施の形態]
図1は本実施形態に係る電気光学パネルとしての液晶表示装置910の斜視構成図(一部断面図)である。液晶表示装置910は、アクティブマトリクス装置としてのアクティブマトリクス基板101と対向基板912とをシール材923により一定の間隔で貼り合わせ、ネマティック相液晶材料922を挟持してなる。アクティブマトリクス基板101上には、図示しないが、ポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板912は、図示しないが、画素に対応したカラーフィルターと、光抜けを防止してコントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクスとが形成される。ネマティック相液晶材料922と接触する面には、ポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板101の配向膜ラビング処理方向と平行かつ逆向きにラビング処理されている。
【0013】
さらに対向基板912の外側には、上偏光板924を、アクティブマトリクス基板101の外側には、下偏光板925を各々配置し、互いの偏光方向が直交するよう(クロスニコル状)に配置する。さらに下偏光板925下には、バックライトユニット926と導光板927が配置され、バックライトユニット926から導光板927に向かって光が照射され、導光板927はバックライトユニット926からの光をアクティブマトリクス基板101に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置910の光源として機能する。バックライトユニット926は、本実施形態ではLEDユニットであるが、冷陰極管(CCFL)であってもよい。バックライトユニット926はコネクター929を通じて電子機器本体に接続され、電源を供給される。図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏光板924のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。
【0014】
また、アクティブマトリクス基板101は、対向基板912から張り出す張り出し部110が設けられ、その張り出し部110には、可撓性基板としてのFPC928及び駆動IC921が実装され張り出し部110上に設けられた信号入力端子320(図2参照)を通じて電気的に接続されている。駆動IC921はアクティブマトリクス基板101の駆動に必要な信号と電源を供給し、FPC928は電子機器1000を構成する外部電源回路784及び映像処理回路780(図4参照)から必要な信号と電源を駆動IC921及びアクティブマトリクス基板101に供給する。なお、本実施形態では、張り出し部110に駆動IC921を実装するCOG(Chip On Glass)実装としたが、張り出し部110にはFPC928のみを実装し、駆動IC921はFPC928に実装するCOF(Chip On Film)実装としてもよい。
【0015】
図2はアクティブマトリクス基板101の構成図である。アクティブマトリクス基板101上には480本の複数の走査線201(201−1〜201−480)と1920本の複数のデータ線202(202−1〜202−1920)が直交して形成されている。走査線201−1〜201−480は走査線駆動回路301に接続されて駆動される。また、データ線202−1〜202−1920はデータ線駆動回路302に接続されて駆動される。ここで走査線駆動回路301、データ線駆動回路302を構成する薄膜トランジスターは後述する画素スイッチング素子401(401−n−m)と同一の製造工程で製造された、いわゆる駆動回路内蔵型のアクティブマトリクス基板である。
【0016】
図3は表示領域310におけるm番目のデータ線202−mとn番目の走査線201−nの交差部付近の回路図である。電気光学パネルとしての液晶表示装置910は複数の走査線に接続されてマトリクス状に配置される複数の画素スイッチング素子を備えてなる。走査線201−nとデータ線202−mの各交点にはnチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子401−n−mが形成されており、そのゲート電極は走査線201−nに、ソース・ドレイン電極はそれぞれデータ線202−mと画素電極402(402−n−m)に接続されている。画素電極402−n−mは共通電極(COM)930と誘電体をはさんで補助容量コンデンサーを形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで共通電極(COM)930とやはりコンデンサーを形成する。ここで共通電極(COM)930はアクティブマトリクス基板101上の表示領域310全体に配置された透明な共通電極であって、各画素電極402−n−mとアクティブマトリクス基板101上でコンデンサーを形成し、電界がアクティブマトリクス基板101と平行な方向に印加されるいわゆるIPS(In Plane Switching)モードの液晶表示装置となるように構成されている。共通電極(COM)930は本実施形態では一定周期で反転するAC駆動を行なわれるが、常に一定電位を保つDC駆動であっても差し支えない。
【0017】
図4は本実施例での電子機器1000の具体的な構成を示すブロック図である。液晶表示装置910は図1で説明した液晶表示装置であって、外部電源回路784、映像処理回路780が可撓性基板としてのFPC928およびコネクター929を通じて必要な信号と電源を液晶表示装置910に供給する。中央演算回路781は外部I/F回路782を介して入出力機器783からの入力データを取得する。ここで入出力機器783とは例えばキーボード、マウス、トラックボール、LED、スピーカー、アンテナなどである。中央演算回路781は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路780あるいは外部I/F回路782へ転送する。映像処理回路780は中央演算回路781からのコマンドに基づき映像情報を更新し、液晶表示装置910への信号を変更することで、液晶表示装置910の表示映像が変化する。ここで電子機器1000とは具体的にはモニター、TV、ノートパソコン、PDA、デジタルカメラ、ビデオカメラ、携帯電話、フォトビューワー、ビデオプレイヤー、DVDプレイヤー、オーディオプレイヤーなどである。また、本実施形態は、電気光学パネルとしての液晶表示装置910を用いた種々の電気光学表示装置にも同様に適用することができる。更に、本発明は本発明の電気光学パネルとしての液晶表示装置910を含む他の電子機器にも適用することができる。
【0018】
図5は第1の実施例におけるスキャナーとしての走査線駆動回路301のブロック図である。走査線駆動回路301は同一導電型のトランジスターで構成された480個の単位回路としての単位走査線駆動回路510−1〜510−480よりなり、各単位走査線駆動回路510−nの出力端子は各走査線201−nに接続される(n=1〜480)。また、単位走査線駆動回路510−nは走査線201−n−1及び走査線201−n−1にも接続される。ただし、単位走査線駆動回路510−1及び単位走査線駆動回路510−480は信号GSPに接続される。スキャナーとしての走査線駆動回路301を構成する複数の単位回路としての単位走査線駆動回路510−1〜510−480は、外部から与えられる信号を選択的に複数の単位回路の出力端子に出力する出力トランジスターとしての第1のトランジスター411−nを備えている。
【0019】
図6はn番目(n=1〜480)の単位走査線駆動回路510−nの回路図である。n番目の走査線201−nには出力トランジスターとしての第1のトランジスター411−nの一端と第2のトランジスター412−nの一端と、第1のコンデンサー441−nの一端が接続される。出力トランジスターとしての第1のトランジスター411−nの他端は信号GEN1(nが奇数の場合)または信号GEN2(nが偶数の場合)が接続される。出力トランジスターとしての第1のトランジスター411−nのゲート電極はブートストラップノード521−nに接続され、第1のコンデンサー441−nの他端と電圧制限トランジスター450−nの一端に接続される。電圧制限トランジスター450−nの他端は第1の方向スイッチ431−nの一端と、第2の方向スイッチ432−nの一端と、遮断スイッチとしての第5のトランジスター415−nの一端と、リセットスイッチ401−nの一端と、第6のトランジスター416−nの一端と、制御スイッチとしての第4のトランジスター414−nのゲート電極に接続される。第2のトランジスター412−nのゲート電極は第3のトランジスター413−nの一端と、制御スイッチとしての第4のトランジスター414−nの一端と、第6のトランジスター416−nのゲート電極に接続される。遮断スイッチとしての第5のトランジスター415−nのゲート電極は第3の方向スイッチ433−nの一端と、第4の方向スイッチ434−nの一端に接続され、第1の方向スイッチ431−nと第3の方向スイッチ433−nのゲート電極は第1の方向信号UDが供給され、第2の方向スイッチ432−nと第4の方向スイッチ434−nのゲート電極は第2の方向信号XUDが供給され、第1の方向スイッチ431−nの他端は第1の整流素子421−nの一端に接続され、第2の方向スイッチ432−nの他端は第2の整流素子422−nの一端に接続され、第1の整流素子421−nの他端およびゲート電極と第4の方向スイッチ434−nの他端は前段の走査線201−n−1(n=2〜480の場合)もしくは信号GSP(n=1の場合)に接続され、第2の整流素子422−nの他端およびゲート電極と第3の方向スイッチ433−nの他端は次段の走査線201−n+1(n=1〜479の場合)もしくは信号GSP(n=480の場合)に接続される。
【0020】
第3のトランジスター413−nの他端とゲート電極は第1の電源電位としての電位VGHに接続され、第2のトランジスター412−nと制御スイッチとしての第4のトランジスター414−nと遮断スイッチとしての第5のトランジスター415−nと第6のトランジスター416−nとリセットスイッチ401−nの各他端は第2の電源電位としての電位VGLに接続され、リセットスイッチ401−nのゲート電極は信号RSTに接続される。
出力トランジスターとしての第1のトランジスター411−nのゲート電極は電圧制限トランジスター450−nの一端に接続され、電圧制限トランジスター450−nのゲート電極は第1の電源電位としての電位VGHが供給される。
【0021】
ここで外部から与えられる信号である信号GEN1、信号GEN2、信号GSP、信号RSTは駆動IC921から信号入力端子320を介して0V/+15V振幅で供給されるタイミング信号であり、第1の電源電位としての電位VGHと第2の電源電位としての電位VGLは駆動IC921から信号入力端子320を介して入力されるDC電源であって第1の電源電位としての電位VGHは15V、第2の電源電位としての電位VGLは0Vに設定される。第1の方向信号UDならびに第2の方向信号XUDは駆動IC921から信号入力端子320を介して入力され電位であって、スキャン方向に応じて15Vもしくは0VのDC電位に設定される(後述)。また、第1のトランジスター411−n、第2のトランジスター412−n、第3のトランジスター413−n、第4のトランジスター414−n、第5のトランジスター415−n、第6のトランジスター416−n、第1の方向スイッチ431−n、第2の方向スイッチ432−n、第3の方向スイッチ433−n、第4の方向スイッチ434−n、第1の整流素子421−n、第2の整流素子422−n、リセットスイッチ401−nはいずれもnチャネル型電界効果ポリシリコン薄膜トランジスターよりなり、画素スイッチング素子401−n−mと同一工程でアクティブマトリクス基板101上に形成される。これらのトランジスターは同一工程で製造されているので、概略同じ特性を有し、本実施例ではその閾値電圧Vthは+2Vとなるように製造される。また本実施例では第1のコンデンサー441−nは安定したブートストラップ電圧を得るために設けているが、トランジスターの設計パラメーターによっては不要である。また、第6のトランジスター416−nは非選択期間中、出力トランジスターである第1のトランジスター411−nのゲート電極を0Vに固定し続けるために設けているが、これも設計パラメーターによっては不要である。
【0022】
図7は図6との比較例として示す単位走査線駆動回路510’−nの回路図である。比較例は電圧制限トランジスター450−nが存在せず、ブートストラップノード521−nに直接、第1の方向スイッチ431−nの一端と、第2の方向スイッチ432−nの一端と、遮断スイッチとしての第5のトランジスター415−nの一端と、リセットスイッチ401−nの一端と、第6のトランジスター416−nの一端と、制御スイッチとしての第4のトランジスター414−nのゲート電極に接続される。また、電圧緩和コンデンサー461−nが追加され、その一端はブートストラップノード521−nに、他端は電位VGLに接続される。その他の構成は図6と同じであるので、同じ番号を付与することで説明を省略する。
【0023】
図8は走査線駆動回路301の順方向動作時のタイミングチャートである。なお、順方向動作か逆方向動作かは図4の中央演算回路781によって判断され、映像処理回路780と可撓性基板としてのFPC928を介して駆動IC921に設定コマンドを送ることで決定されるものであり、順方向動作時は第1の方向信号UDは15V、第2の方向信号XUDは0VのDC電位が駆動IC921より与えられる。このため第1の方向スイッチ431−nと第3の方向スイッチ433−nは常時導通状態であり、第2の方向スイッチ432−nと第4の方向スイッチ434−nは常時非導通状態である。信号RSTは電源立ち上げ後、最初の信号GSPがHigh(15V)になる前に一回だけ40μ秒間High(15V)となるリセット信号であり、信号GSPは16.667m秒周期(フレーム周期)で一回、28μ秒間Highとなる信号であり、信号GEN1は信号GSPがHighになってから34.6μ秒後にHigh(15V)となって、以下69.2μ秒毎に28μ秒間High(15V)となるのを240回繰り返す信号であり、信号GEN2は信号GEN1と同様で34.6μ秒位相が遅れた信号である。
【0024】
最初に信号RSTが一定期間(本実施例では40μ秒)High(=15V)になると、全段のリセットスイッチ401−nがONし、電圧制限トランジスター450−nを介して電位VGL(0V)がブートストラップノード521−nに充電され、制御スイッチとしての第4のトランジスター414−nのゲート電極も電位VGL(0V)が充電されるため、第2のトランジスター412−nのゲート電極に第3のトランジスター413−nを介して電位VGH(15V)から閾値電圧Vth(=2V)分ドロップした電位(13V)が充電されて、出力トランジスターとしての第1のトランジスター411−nはOFFし、第2のトランジスター412−nはONするため、全走査線201−1〜201−480には電位VGL(0V)が充電される。なお、本実施例では前記リセット動作は電源投入直後の一回だけ行っているが、各垂直ブランク期間に毎回行ってもよい。
【0025】
次に信号GSPがHigh(=15V)になると、初段(n=1)の第1の整流素子421−1はONし、第1の方向スイッチ431−1及び電圧制限トランジスター450−1を介してブートストラップノード521−1に充電が行われる。このとき、第1の整流素子421−1から第1の方向スイッチ431−1に印加される電位は閾値電圧Vth(Vth=2V)分低下して13Vとなる。しかし、第1の方向スイッチ431−1および電圧制限トランジスター450−1のゲート電位は15Vであり、印加された電位(13V)+閾値電圧(2V)ちょうどとなるので、第1の方向スイッチ431−1および電圧制限トランジスター450−1による電位低下はほぼ生じず、ブートストラップノード521−1の電位は電位VA1=13Vとなり、出力トランジスターとしての第1のトランジスター411−nは導通状態となる。このとき、制御スイッチとしての第4のトランジスター414−nのゲート電極も電位VA1=13V電位となり、制御スイッチとしての第4のトランジスター414−nは導通状態となって第2のトランジスター412−nと第6のトランジスター416−nのゲート電極に電位VGL(0V)を書き込むため第2のトランジスター412−nと第6のトランジスター416−nは非導通状態となる。
【0026】
信号GSPがLow(=0V)になると第1の整流素子421−1はOFFするからブートストラップノード521−1は13Vを保つ。次に信号GEN1がHigh(=15V)に反転すると、ブートストラップノード521−1の電位は第1のコンデンサー441−1の容量と第1のトランジスター411−1のゲート容量の和が配線の平行容量や交差容量などに比べ十分大きいとすれば15V上昇し、電位VA2=28Vとなる。しかし、電圧制限トランジスター450−1のゲート電位は15Vであり、閾値電圧は2Vであるからソース電位は13V以上になると非導通状態になって、第1の方向スイッチ431−nの一端と、第2の方向スイッチ432−nの一端と、遮断スイッチとしての第5のトランジスター415−nの一端と、リセットスイッチ401−nの一端と、第6のトランジスター416−nの一端と、制御スイッチとしての第4のトランジスター414−nのゲート電極の電位は13V以上に電位が上昇することはない。また、第1のトランジスター411−1のソース電位とドレイン電位はいずれも概略15Vであるからゲート電極につながったブートストラップノード521−1との電位差は13Vであり、電圧制限トランジスター450−1のゲート電位は15V、ソース電位は13Vであるからブートストラップノード521−1との電位差は13V、15Vである。このように、ブートストラップノード521−1には28Vという大きな電位をかけて出力トランジスターの駆動能力を十分に確保できる一方で、各素子に印加される電位差は最大15Vであって素子破壊や特性変動による誤動作などを引き起こす心配がない。
【0027】
次に28μ秒後に信号GEN1がLow(=0V)になると走査線201−1も0Vに戻る。このとき、ブートストラップノード521−1の電位も電位VA1(=13V)に戻るので、やはり15V以上の電位差が出力トランジスターとしての第1のトランジスター411−1にかかることはない。
【0028】
次段(n=2)は、信号GEN1がHigh(=15V)に反転し、走査線201−1が15Vとなったタイミングで、第1の整流素子421−2がONし、第1の方向スイッチ431−2を介してブートストラップノード521−2に電位VA1=13Vの充電が行われる。信号GEN1がLow(=0V)になってから6.6μ秒後に信号GEN2がHigh(=15V)に反転すると、ブートストラップノード521−2は電位VA2=28Vにストラップされて走査線201−2には15Vが書き込まれる。このとき、1段目の遮断スイッチとしての第5のトランジスター415−1は導通状態となり、ブートストラップノード521−1は電位VGL(0V)となって第1のトランジスター411−1と第4のトランジスター414−1は非導通状態となり、第2のトランジスター412−1のゲート電極および第5のトランジスター415−1のゲート電極には13Vが書き込まれて導通状態となり、走査線201−1は電位VGL(0V)と導通して次のフレームまで信号GEN1と走査線201−1の間は遮蔽される。以下同様にして走査線201−nがn=1,2,3,4,5…の順に順次選択されることになる。複数の単位回路としての単位走査線駆動回路510−1〜510−480の一つは遮断スイッチとしての第5のトランジスター415−nを有しており、他の複数の単位回路としての単位走査線駆動回路510−1〜510−480の一つからの出力信号によって導通状態となって第2の電源電位としての電位VGLを出力トランジスターとしての第1のトランジスター411−nのゲート電極に書き込むことで、出力トランジスターとしての第1のトランジスター411−nを遮断するように機能する。
【0029】
図9は走査線駆動回路301の逆方向動作時のタイミングチャートである。逆方向動作時は、第1の方向信号UDは0V、第2の方向信号XUDは15VのDC電位が与えられる。このため第1の方向スイッチ431−nと第3の方向スイッチ433−nは常時非導通状態になっており、第2の方向スイッチ432−nと第4の方向スイッチ434−nは常時導通状態となっている。信号GEN2と信号GEN1は図8に対して入れ替わっており、信号GEN1は信号GEN2と同様で34.6μ秒位相が遅れた信号となっているが、それ以外は図8と同様のタイミング信号が入力される。信号GSPがHigh(=15V)になると終段(n=480)の第1の整流素子421−480がONし、ブートストラップノード521−480が電位VA1(=13V)となって、次に信号GEN2がHigh(=15V)に反転すると、ブートストラップノード521−480の電位は電位VA2=28Vとなって走査線201−480には15Vが書き込まれる。このとき、前段(n=479)の第1の整流素子421−479がONし、第1の方向スイッチ431−479を介してブートストラップノード521−479に電位VA1=13Vの充電が行われ、以下同様にして走査線201−nがn=480,479,478,477,476…の順に順次選択されることになり、逆方向に選択される他は図8の順方向スキャンと全く同様である。
【0030】
一方、比較例である図7の構成ではブートストラップノード521−nには電圧緩和コンデンサー461−nが接続される。ブートストラップノード521−nが電位VA1(=13V)に充電されるところまでは同一であるが、信号GEN1または信号GEN2がHigh(=15V)に反転してブートストラップノード521−nがストラップされる時の電位VA2は第1のコンデンサー441−1の容量と第1のトランジスター411−1のゲート容量の和としての容量値C1と電圧緩和コンデンサー461−nの容量値C2の比によって決まる。本実施例ではC1=500fF、C2=500fFであってこのとき電位VA2=22.5Vとなり、第1の方向スイッチ431−nの一端と、第2の方向スイッチ432−nの一端と、遮断スイッチとしての第5のトランジスター415−nの一端と、リセットスイッチ401−nの一端と、第6のトランジスター416−nの一端と、制御スイッチとしての第4のトランジスター414−nのゲート電極の電位も電位VA2=22.5Vが印加される。
【0031】
以上のように、本発明の実施例(図6の構成)は比較例である電圧緩和コンデンサーを用いてブートストラップノード521−nのブートストラップ電位としての電位VA2を低下させる図7の構成に比べると出力トランジスターとしての第1のトランジスター411−1のゲート電位が6.5V高く、その分、走査線201−nの駆動能力は高くなるため、素子サイズを小さくすることで回路面積を縮小し消費電力を低減することができ、より大型・高精細なパネルにも適用できる。また、各トランジスターに印加される最大電位差も7.5V低く、より耐圧や信頼性の低い素子で構成できるため製造コストが安くできる。また、電圧緩和コンデンサー461−nが不要なため回路面積も小さくなり、電圧緩和コンデンサー461−nの充放電が不要な分、消費電力はさらに下がる。また、比較例では電圧緩和コンデンサー461−nの容量がプロセスばらつきにより想定より小さくなってしまうとブートストラップ電位としての電位VA2が上がって素子破壊や信頼性不良に繋がるため製造管理が難しくコストが上がる要因になるが本実施例ではそのような問題はない。
【0032】
なお、本発明は図6で示す回路構成に限定されるものではなく、出力トランジスターのゲート電極の電位をブートストラップを用いてストラップするスキャナーであれば適用可能である。
【0033】
図10はデータ線駆動回路302の回路図であり、1:3のデマルチプレクサー回路構成となっている。1920本のデータ線202−1〜202−1920にnチャネル型トランジスターであるデータ線スイッチ451−1〜451−1920のドレイン電極がそれぞれ接続される。データ線スイッチ451−1〜451−3のソース電極は信号VIDEO1に接続され、データ線スイッチ451−4〜451−6のソース電極は信号VIDEO2に接続され、以下同様にデータ線スイッチ451−(n×3−2)〜451−(n×3)のソース電極は信号VIDEOnに接続される(n=1〜640)。またデータ線スイッチ451−1,451−4,451−7,…,451−1918のゲート電極は信号RENBに、データ線スイッチ451−2,451−5,451−8,…,451−1919のゲート電極は信号GENBに、データ線スイッチ451−3,451−6,451−9,…,451−1920のゲート電極は信号BENBに、それぞれ接続される。
【0034】
図11はデータ線駆動回路302の動作を説明するためのタイミングチャートである。信号RENBは、各走査線201−n(n=1〜480)が選択された(High:+15Vになった)タイミングから2μ秒後にHigh(+15V)になり、7μ秒後にLow(0V)に戻る信号である。信号GENBは信号RENBから9μ秒、信号BENBは信号RENBから18μ秒、それぞれ位相がずれている他は信号RENBと同一の信号である。ここで信号RENB、信号GENB、信号BENBは、いずれも駆動IC921から信号入力端子320を介して0V/+15V振幅で供給され、信号VIDEO1〜VIDEO640は駆動IC921から信号入力端子320を介して供給される5V〜9Vのアナログ電位信号であり、信号RENB、信号GENB、信号BENBに同期したタイミングで画像に対応した適切な電位が供給される。
【0035】
なお、本発明におけるデータ線駆動回路は本実施形態の回路構成に限定されるものではなく、例えばアナログ順次駆動回路やDAC内蔵駆動回路など既知のあらゆるデータ線駆動回路を用いてもよいことはもちろんであるし、データ線駆動回路は内蔵せず、駆動ICから直接データ線を駆動しても良い。
【0036】
本発明のスキャナーは容易にかつ安定して素子印加電圧を制限でき、かつ駆動能力の確保が容易であるため、信頼性に優れ、より小型で低消費電力であるスキャナーを歩留まりがよく安価に製造できる。
【0037】
また、本実施例はnチャネル型トランジスターを用いたスキャナーで構成したが、極性を反転させてpチャネル型トランジスターで同様の回路を構成しても良いことはもちろんである。
【産業上の利用可能性】
【0038】
本発明は実施例の形態に限定されるものではなく、TNモードや垂直配向モード(VAモード)などの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。また、液晶表示装置のみならず、OLEDなどのアクティブマトリクス型表示装置全般に応用可能であるし、画像撮像素子、メモリー回路、カウンター回路などのスキャナーとしても利用可能である。
【符号の説明】
【0039】
101…アクティブマトリクス装置としてのアクティブマトリクス基板、201…走査線、202…データ線、301…スキャナーとしての走査線駆動回路、302…データ線駆動回路、401…画素スイッチング素子、402…画素電極、910…電気光学パネルとしての液晶表示装置、921…駆動IC、928…可撓性基板としてのFPC。
【技術分野】
【0001】
本発明は、スキャナー、電気光学パネル、当該電気光学パネルを備える電気光学表示装置、及び当該電気光学表示装置を備える電子機器に関する。
【背景技術】
【0002】
アクティブマトリクス装置を用いた電気光学パネルを低コスト化する手法として、アクティブマトリクス装置と同一基板上に駆動回路を内蔵する技術が知られている。特に駆動回路をn型もしくはp型どちらかの同一導電型のトランジスターのみで回路構成すればコスト削減効果は高い。この場合、駆動回路の出力信号の電位振幅を十分得るためにブートストラップを用いたスキャナーを走査線駆動回路として用いる構成が一般的であり、数多くの回路構成が提案されている(例えば特許文献1)。
【0003】
ここでブートストラップにより吊り上げられる電位(以下、ブートストラップ電位という)は高いほどスキャナーの駆動能力を高めることができるが、高くなりすぎると素子破壊・信頼性低下に繋がるため、ブートストラップ電位を適正に制御する技術が特許文献2に提案されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第3658349号公報
【特許文献2】特開2008−287134号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献2で提案されているような容量分割によりブートストラップ電位を調整する手法は容量の素子面積により回路面積が増大する上にプロセスばらつきに弱い。
【課題を解決するための手段】
【0006】
本発明は同一導電型のトランジスターで構成された複数の単位回路からなるスキャナーであって、前記スキャナーを構成する前記単位回路は、外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、前記出力トランジスターのゲート電極は電圧制限トランジスターの一端に接続され、前記電圧制限トランジスターのゲート電極は第1の電源電位が供給されてなることを特徴としたスキャナーである。
【0007】
またさらに本発明では、前記の回路を構成する素子として、前記スキャナーを構成する前記単位回路は、前記出力トランジスターのゲート電極に適切なタイミングで第2の電源電位を書き込んで前記出力トランジスターを遮断する遮断スイッチもしくは前記出力トランジスターが導通状態となるタイミングで導通状態となって第2の電源電位を一端に書き込む制御スイッチもしくは少なくとも電源投入直後に前記出力トランジスターの前記ゲート電極に第2の電源電位を書き込むリセットスイッチのいずれか少なくとも一つを有し、これらのトランジスターは前記電圧制限トランジスターの前記一端とは別の他端に接続されることも提案する。
【0008】
このように構成することで、出力トランジスターのゲート電極に印加されるブートストラップ電位は十分高くなり駆動能力が確保できる一方、電圧制限トランジスターの他端の電位は第1の電源電位までに制限されるため、回路を構成する素子(具体的には上記の遮断トランジスター、制御トランジスター、リセットスイッチ)に印加される電位を制限でき、信頼性や歩留まりに影響することがない。また、ブートストラップ電位を下げるための容量も不要であるので回路面積も小さく出来る。
【0009】
またさらに本発明はこれらのスキャナーを走査線駆動回路として基板上に形成した電気光学パネルとそれを用いた電気光学表示装置および電子機器を提案する。走査線駆動回路に十分な能力があるため表示品位が高く、コストおよびサイズを抑えた表示装置および電子機器が実現可能である。
【図面の簡単な説明】
【0010】
【図1】本発明の実施例に係る液晶表示装置910の斜視図。
【図2】本発明の実施例に係るアクティブマトリクス基板101の構成図。
【図3】本発明の実施例に係るアクティブマトリクス基板101の画素回路図。
【図4】本発明の電子機器1000の実施例を示すブロック図。
【図5】本発明の走査線駆動回路301の実施例を示すブロック図。
【図6】本発明の単位走査線駆動回路510−nの実施例を示す回路図。
【図7】本発明を説明するための比較例に関わる単位走査線駆動回路510’−nの回路図。
【図8】本発明の実施例に関わる走査線駆動回路301の順方向動作を説明するためのタイミングチャート。
【図9】本発明の実施例に関わる走査線駆動回路301の逆方向動作を説明するためのタイミングチャート。
【図10】本発明のデータ線駆動回路302の実施例を示す回路図。
【図11】本発明の実施例に関わるデータ線駆動回路302の動作を説明するためのタイミングチャート。
【発明を実施するための形態】
【0011】
以下、本発明を具体化した実施形態について図面に基づいて説明する。
【0012】
[実施の形態]
図1は本実施形態に係る電気光学パネルとしての液晶表示装置910の斜視構成図(一部断面図)である。液晶表示装置910は、アクティブマトリクス装置としてのアクティブマトリクス基板101と対向基板912とをシール材923により一定の間隔で貼り合わせ、ネマティック相液晶材料922を挟持してなる。アクティブマトリクス基板101上には、図示しないが、ポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板912は、図示しないが、画素に対応したカラーフィルターと、光抜けを防止してコントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクスとが形成される。ネマティック相液晶材料922と接触する面には、ポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板101の配向膜ラビング処理方向と平行かつ逆向きにラビング処理されている。
【0013】
さらに対向基板912の外側には、上偏光板924を、アクティブマトリクス基板101の外側には、下偏光板925を各々配置し、互いの偏光方向が直交するよう(クロスニコル状)に配置する。さらに下偏光板925下には、バックライトユニット926と導光板927が配置され、バックライトユニット926から導光板927に向かって光が照射され、導光板927はバックライトユニット926からの光をアクティブマトリクス基板101に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置910の光源として機能する。バックライトユニット926は、本実施形態ではLEDユニットであるが、冷陰極管(CCFL)であってもよい。バックライトユニット926はコネクター929を通じて電子機器本体に接続され、電源を供給される。図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏光板924のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。
【0014】
また、アクティブマトリクス基板101は、対向基板912から張り出す張り出し部110が設けられ、その張り出し部110には、可撓性基板としてのFPC928及び駆動IC921が実装され張り出し部110上に設けられた信号入力端子320(図2参照)を通じて電気的に接続されている。駆動IC921はアクティブマトリクス基板101の駆動に必要な信号と電源を供給し、FPC928は電子機器1000を構成する外部電源回路784及び映像処理回路780(図4参照)から必要な信号と電源を駆動IC921及びアクティブマトリクス基板101に供給する。なお、本実施形態では、張り出し部110に駆動IC921を実装するCOG(Chip On Glass)実装としたが、張り出し部110にはFPC928のみを実装し、駆動IC921はFPC928に実装するCOF(Chip On Film)実装としてもよい。
【0015】
図2はアクティブマトリクス基板101の構成図である。アクティブマトリクス基板101上には480本の複数の走査線201(201−1〜201−480)と1920本の複数のデータ線202(202−1〜202−1920)が直交して形成されている。走査線201−1〜201−480は走査線駆動回路301に接続されて駆動される。また、データ線202−1〜202−1920はデータ線駆動回路302に接続されて駆動される。ここで走査線駆動回路301、データ線駆動回路302を構成する薄膜トランジスターは後述する画素スイッチング素子401(401−n−m)と同一の製造工程で製造された、いわゆる駆動回路内蔵型のアクティブマトリクス基板である。
【0016】
図3は表示領域310におけるm番目のデータ線202−mとn番目の走査線201−nの交差部付近の回路図である。電気光学パネルとしての液晶表示装置910は複数の走査線に接続されてマトリクス状に配置される複数の画素スイッチング素子を備えてなる。走査線201−nとデータ線202−mの各交点にはnチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子401−n−mが形成されており、そのゲート電極は走査線201−nに、ソース・ドレイン電極はそれぞれデータ線202−mと画素電極402(402−n−m)に接続されている。画素電極402−n−mは共通電極(COM)930と誘電体をはさんで補助容量コンデンサーを形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで共通電極(COM)930とやはりコンデンサーを形成する。ここで共通電極(COM)930はアクティブマトリクス基板101上の表示領域310全体に配置された透明な共通電極であって、各画素電極402−n−mとアクティブマトリクス基板101上でコンデンサーを形成し、電界がアクティブマトリクス基板101と平行な方向に印加されるいわゆるIPS(In Plane Switching)モードの液晶表示装置となるように構成されている。共通電極(COM)930は本実施形態では一定周期で反転するAC駆動を行なわれるが、常に一定電位を保つDC駆動であっても差し支えない。
【0017】
図4は本実施例での電子機器1000の具体的な構成を示すブロック図である。液晶表示装置910は図1で説明した液晶表示装置であって、外部電源回路784、映像処理回路780が可撓性基板としてのFPC928およびコネクター929を通じて必要な信号と電源を液晶表示装置910に供給する。中央演算回路781は外部I/F回路782を介して入出力機器783からの入力データを取得する。ここで入出力機器783とは例えばキーボード、マウス、トラックボール、LED、スピーカー、アンテナなどである。中央演算回路781は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路780あるいは外部I/F回路782へ転送する。映像処理回路780は中央演算回路781からのコマンドに基づき映像情報を更新し、液晶表示装置910への信号を変更することで、液晶表示装置910の表示映像が変化する。ここで電子機器1000とは具体的にはモニター、TV、ノートパソコン、PDA、デジタルカメラ、ビデオカメラ、携帯電話、フォトビューワー、ビデオプレイヤー、DVDプレイヤー、オーディオプレイヤーなどである。また、本実施形態は、電気光学パネルとしての液晶表示装置910を用いた種々の電気光学表示装置にも同様に適用することができる。更に、本発明は本発明の電気光学パネルとしての液晶表示装置910を含む他の電子機器にも適用することができる。
【0018】
図5は第1の実施例におけるスキャナーとしての走査線駆動回路301のブロック図である。走査線駆動回路301は同一導電型のトランジスターで構成された480個の単位回路としての単位走査線駆動回路510−1〜510−480よりなり、各単位走査線駆動回路510−nの出力端子は各走査線201−nに接続される(n=1〜480)。また、単位走査線駆動回路510−nは走査線201−n−1及び走査線201−n−1にも接続される。ただし、単位走査線駆動回路510−1及び単位走査線駆動回路510−480は信号GSPに接続される。スキャナーとしての走査線駆動回路301を構成する複数の単位回路としての単位走査線駆動回路510−1〜510−480は、外部から与えられる信号を選択的に複数の単位回路の出力端子に出力する出力トランジスターとしての第1のトランジスター411−nを備えている。
【0019】
図6はn番目(n=1〜480)の単位走査線駆動回路510−nの回路図である。n番目の走査線201−nには出力トランジスターとしての第1のトランジスター411−nの一端と第2のトランジスター412−nの一端と、第1のコンデンサー441−nの一端が接続される。出力トランジスターとしての第1のトランジスター411−nの他端は信号GEN1(nが奇数の場合)または信号GEN2(nが偶数の場合)が接続される。出力トランジスターとしての第1のトランジスター411−nのゲート電極はブートストラップノード521−nに接続され、第1のコンデンサー441−nの他端と電圧制限トランジスター450−nの一端に接続される。電圧制限トランジスター450−nの他端は第1の方向スイッチ431−nの一端と、第2の方向スイッチ432−nの一端と、遮断スイッチとしての第5のトランジスター415−nの一端と、リセットスイッチ401−nの一端と、第6のトランジスター416−nの一端と、制御スイッチとしての第4のトランジスター414−nのゲート電極に接続される。第2のトランジスター412−nのゲート電極は第3のトランジスター413−nの一端と、制御スイッチとしての第4のトランジスター414−nの一端と、第6のトランジスター416−nのゲート電極に接続される。遮断スイッチとしての第5のトランジスター415−nのゲート電極は第3の方向スイッチ433−nの一端と、第4の方向スイッチ434−nの一端に接続され、第1の方向スイッチ431−nと第3の方向スイッチ433−nのゲート電極は第1の方向信号UDが供給され、第2の方向スイッチ432−nと第4の方向スイッチ434−nのゲート電極は第2の方向信号XUDが供給され、第1の方向スイッチ431−nの他端は第1の整流素子421−nの一端に接続され、第2の方向スイッチ432−nの他端は第2の整流素子422−nの一端に接続され、第1の整流素子421−nの他端およびゲート電極と第4の方向スイッチ434−nの他端は前段の走査線201−n−1(n=2〜480の場合)もしくは信号GSP(n=1の場合)に接続され、第2の整流素子422−nの他端およびゲート電極と第3の方向スイッチ433−nの他端は次段の走査線201−n+1(n=1〜479の場合)もしくは信号GSP(n=480の場合)に接続される。
【0020】
第3のトランジスター413−nの他端とゲート電極は第1の電源電位としての電位VGHに接続され、第2のトランジスター412−nと制御スイッチとしての第4のトランジスター414−nと遮断スイッチとしての第5のトランジスター415−nと第6のトランジスター416−nとリセットスイッチ401−nの各他端は第2の電源電位としての電位VGLに接続され、リセットスイッチ401−nのゲート電極は信号RSTに接続される。
出力トランジスターとしての第1のトランジスター411−nのゲート電極は電圧制限トランジスター450−nの一端に接続され、電圧制限トランジスター450−nのゲート電極は第1の電源電位としての電位VGHが供給される。
【0021】
ここで外部から与えられる信号である信号GEN1、信号GEN2、信号GSP、信号RSTは駆動IC921から信号入力端子320を介して0V/+15V振幅で供給されるタイミング信号であり、第1の電源電位としての電位VGHと第2の電源電位としての電位VGLは駆動IC921から信号入力端子320を介して入力されるDC電源であって第1の電源電位としての電位VGHは15V、第2の電源電位としての電位VGLは0Vに設定される。第1の方向信号UDならびに第2の方向信号XUDは駆動IC921から信号入力端子320を介して入力され電位であって、スキャン方向に応じて15Vもしくは0VのDC電位に設定される(後述)。また、第1のトランジスター411−n、第2のトランジスター412−n、第3のトランジスター413−n、第4のトランジスター414−n、第5のトランジスター415−n、第6のトランジスター416−n、第1の方向スイッチ431−n、第2の方向スイッチ432−n、第3の方向スイッチ433−n、第4の方向スイッチ434−n、第1の整流素子421−n、第2の整流素子422−n、リセットスイッチ401−nはいずれもnチャネル型電界効果ポリシリコン薄膜トランジスターよりなり、画素スイッチング素子401−n−mと同一工程でアクティブマトリクス基板101上に形成される。これらのトランジスターは同一工程で製造されているので、概略同じ特性を有し、本実施例ではその閾値電圧Vthは+2Vとなるように製造される。また本実施例では第1のコンデンサー441−nは安定したブートストラップ電圧を得るために設けているが、トランジスターの設計パラメーターによっては不要である。また、第6のトランジスター416−nは非選択期間中、出力トランジスターである第1のトランジスター411−nのゲート電極を0Vに固定し続けるために設けているが、これも設計パラメーターによっては不要である。
【0022】
図7は図6との比較例として示す単位走査線駆動回路510’−nの回路図である。比較例は電圧制限トランジスター450−nが存在せず、ブートストラップノード521−nに直接、第1の方向スイッチ431−nの一端と、第2の方向スイッチ432−nの一端と、遮断スイッチとしての第5のトランジスター415−nの一端と、リセットスイッチ401−nの一端と、第6のトランジスター416−nの一端と、制御スイッチとしての第4のトランジスター414−nのゲート電極に接続される。また、電圧緩和コンデンサー461−nが追加され、その一端はブートストラップノード521−nに、他端は電位VGLに接続される。その他の構成は図6と同じであるので、同じ番号を付与することで説明を省略する。
【0023】
図8は走査線駆動回路301の順方向動作時のタイミングチャートである。なお、順方向動作か逆方向動作かは図4の中央演算回路781によって判断され、映像処理回路780と可撓性基板としてのFPC928を介して駆動IC921に設定コマンドを送ることで決定されるものであり、順方向動作時は第1の方向信号UDは15V、第2の方向信号XUDは0VのDC電位が駆動IC921より与えられる。このため第1の方向スイッチ431−nと第3の方向スイッチ433−nは常時導通状態であり、第2の方向スイッチ432−nと第4の方向スイッチ434−nは常時非導通状態である。信号RSTは電源立ち上げ後、最初の信号GSPがHigh(15V)になる前に一回だけ40μ秒間High(15V)となるリセット信号であり、信号GSPは16.667m秒周期(フレーム周期)で一回、28μ秒間Highとなる信号であり、信号GEN1は信号GSPがHighになってから34.6μ秒後にHigh(15V)となって、以下69.2μ秒毎に28μ秒間High(15V)となるのを240回繰り返す信号であり、信号GEN2は信号GEN1と同様で34.6μ秒位相が遅れた信号である。
【0024】
最初に信号RSTが一定期間(本実施例では40μ秒)High(=15V)になると、全段のリセットスイッチ401−nがONし、電圧制限トランジスター450−nを介して電位VGL(0V)がブートストラップノード521−nに充電され、制御スイッチとしての第4のトランジスター414−nのゲート電極も電位VGL(0V)が充電されるため、第2のトランジスター412−nのゲート電極に第3のトランジスター413−nを介して電位VGH(15V)から閾値電圧Vth(=2V)分ドロップした電位(13V)が充電されて、出力トランジスターとしての第1のトランジスター411−nはOFFし、第2のトランジスター412−nはONするため、全走査線201−1〜201−480には電位VGL(0V)が充電される。なお、本実施例では前記リセット動作は電源投入直後の一回だけ行っているが、各垂直ブランク期間に毎回行ってもよい。
【0025】
次に信号GSPがHigh(=15V)になると、初段(n=1)の第1の整流素子421−1はONし、第1の方向スイッチ431−1及び電圧制限トランジスター450−1を介してブートストラップノード521−1に充電が行われる。このとき、第1の整流素子421−1から第1の方向スイッチ431−1に印加される電位は閾値電圧Vth(Vth=2V)分低下して13Vとなる。しかし、第1の方向スイッチ431−1および電圧制限トランジスター450−1のゲート電位は15Vであり、印加された電位(13V)+閾値電圧(2V)ちょうどとなるので、第1の方向スイッチ431−1および電圧制限トランジスター450−1による電位低下はほぼ生じず、ブートストラップノード521−1の電位は電位VA1=13Vとなり、出力トランジスターとしての第1のトランジスター411−nは導通状態となる。このとき、制御スイッチとしての第4のトランジスター414−nのゲート電極も電位VA1=13V電位となり、制御スイッチとしての第4のトランジスター414−nは導通状態となって第2のトランジスター412−nと第6のトランジスター416−nのゲート電極に電位VGL(0V)を書き込むため第2のトランジスター412−nと第6のトランジスター416−nは非導通状態となる。
【0026】
信号GSPがLow(=0V)になると第1の整流素子421−1はOFFするからブートストラップノード521−1は13Vを保つ。次に信号GEN1がHigh(=15V)に反転すると、ブートストラップノード521−1の電位は第1のコンデンサー441−1の容量と第1のトランジスター411−1のゲート容量の和が配線の平行容量や交差容量などに比べ十分大きいとすれば15V上昇し、電位VA2=28Vとなる。しかし、電圧制限トランジスター450−1のゲート電位は15Vであり、閾値電圧は2Vであるからソース電位は13V以上になると非導通状態になって、第1の方向スイッチ431−nの一端と、第2の方向スイッチ432−nの一端と、遮断スイッチとしての第5のトランジスター415−nの一端と、リセットスイッチ401−nの一端と、第6のトランジスター416−nの一端と、制御スイッチとしての第4のトランジスター414−nのゲート電極の電位は13V以上に電位が上昇することはない。また、第1のトランジスター411−1のソース電位とドレイン電位はいずれも概略15Vであるからゲート電極につながったブートストラップノード521−1との電位差は13Vであり、電圧制限トランジスター450−1のゲート電位は15V、ソース電位は13Vであるからブートストラップノード521−1との電位差は13V、15Vである。このように、ブートストラップノード521−1には28Vという大きな電位をかけて出力トランジスターの駆動能力を十分に確保できる一方で、各素子に印加される電位差は最大15Vであって素子破壊や特性変動による誤動作などを引き起こす心配がない。
【0027】
次に28μ秒後に信号GEN1がLow(=0V)になると走査線201−1も0Vに戻る。このとき、ブートストラップノード521−1の電位も電位VA1(=13V)に戻るので、やはり15V以上の電位差が出力トランジスターとしての第1のトランジスター411−1にかかることはない。
【0028】
次段(n=2)は、信号GEN1がHigh(=15V)に反転し、走査線201−1が15Vとなったタイミングで、第1の整流素子421−2がONし、第1の方向スイッチ431−2を介してブートストラップノード521−2に電位VA1=13Vの充電が行われる。信号GEN1がLow(=0V)になってから6.6μ秒後に信号GEN2がHigh(=15V)に反転すると、ブートストラップノード521−2は電位VA2=28Vにストラップされて走査線201−2には15Vが書き込まれる。このとき、1段目の遮断スイッチとしての第5のトランジスター415−1は導通状態となり、ブートストラップノード521−1は電位VGL(0V)となって第1のトランジスター411−1と第4のトランジスター414−1は非導通状態となり、第2のトランジスター412−1のゲート電極および第5のトランジスター415−1のゲート電極には13Vが書き込まれて導通状態となり、走査線201−1は電位VGL(0V)と導通して次のフレームまで信号GEN1と走査線201−1の間は遮蔽される。以下同様にして走査線201−nがn=1,2,3,4,5…の順に順次選択されることになる。複数の単位回路としての単位走査線駆動回路510−1〜510−480の一つは遮断スイッチとしての第5のトランジスター415−nを有しており、他の複数の単位回路としての単位走査線駆動回路510−1〜510−480の一つからの出力信号によって導通状態となって第2の電源電位としての電位VGLを出力トランジスターとしての第1のトランジスター411−nのゲート電極に書き込むことで、出力トランジスターとしての第1のトランジスター411−nを遮断するように機能する。
【0029】
図9は走査線駆動回路301の逆方向動作時のタイミングチャートである。逆方向動作時は、第1の方向信号UDは0V、第2の方向信号XUDは15VのDC電位が与えられる。このため第1の方向スイッチ431−nと第3の方向スイッチ433−nは常時非導通状態になっており、第2の方向スイッチ432−nと第4の方向スイッチ434−nは常時導通状態となっている。信号GEN2と信号GEN1は図8に対して入れ替わっており、信号GEN1は信号GEN2と同様で34.6μ秒位相が遅れた信号となっているが、それ以外は図8と同様のタイミング信号が入力される。信号GSPがHigh(=15V)になると終段(n=480)の第1の整流素子421−480がONし、ブートストラップノード521−480が電位VA1(=13V)となって、次に信号GEN2がHigh(=15V)に反転すると、ブートストラップノード521−480の電位は電位VA2=28Vとなって走査線201−480には15Vが書き込まれる。このとき、前段(n=479)の第1の整流素子421−479がONし、第1の方向スイッチ431−479を介してブートストラップノード521−479に電位VA1=13Vの充電が行われ、以下同様にして走査線201−nがn=480,479,478,477,476…の順に順次選択されることになり、逆方向に選択される他は図8の順方向スキャンと全く同様である。
【0030】
一方、比較例である図7の構成ではブートストラップノード521−nには電圧緩和コンデンサー461−nが接続される。ブートストラップノード521−nが電位VA1(=13V)に充電されるところまでは同一であるが、信号GEN1または信号GEN2がHigh(=15V)に反転してブートストラップノード521−nがストラップされる時の電位VA2は第1のコンデンサー441−1の容量と第1のトランジスター411−1のゲート容量の和としての容量値C1と電圧緩和コンデンサー461−nの容量値C2の比によって決まる。本実施例ではC1=500fF、C2=500fFであってこのとき電位VA2=22.5Vとなり、第1の方向スイッチ431−nの一端と、第2の方向スイッチ432−nの一端と、遮断スイッチとしての第5のトランジスター415−nの一端と、リセットスイッチ401−nの一端と、第6のトランジスター416−nの一端と、制御スイッチとしての第4のトランジスター414−nのゲート電極の電位も電位VA2=22.5Vが印加される。
【0031】
以上のように、本発明の実施例(図6の構成)は比較例である電圧緩和コンデンサーを用いてブートストラップノード521−nのブートストラップ電位としての電位VA2を低下させる図7の構成に比べると出力トランジスターとしての第1のトランジスター411−1のゲート電位が6.5V高く、その分、走査線201−nの駆動能力は高くなるため、素子サイズを小さくすることで回路面積を縮小し消費電力を低減することができ、より大型・高精細なパネルにも適用できる。また、各トランジスターに印加される最大電位差も7.5V低く、より耐圧や信頼性の低い素子で構成できるため製造コストが安くできる。また、電圧緩和コンデンサー461−nが不要なため回路面積も小さくなり、電圧緩和コンデンサー461−nの充放電が不要な分、消費電力はさらに下がる。また、比較例では電圧緩和コンデンサー461−nの容量がプロセスばらつきにより想定より小さくなってしまうとブートストラップ電位としての電位VA2が上がって素子破壊や信頼性不良に繋がるため製造管理が難しくコストが上がる要因になるが本実施例ではそのような問題はない。
【0032】
なお、本発明は図6で示す回路構成に限定されるものではなく、出力トランジスターのゲート電極の電位をブートストラップを用いてストラップするスキャナーであれば適用可能である。
【0033】
図10はデータ線駆動回路302の回路図であり、1:3のデマルチプレクサー回路構成となっている。1920本のデータ線202−1〜202−1920にnチャネル型トランジスターであるデータ線スイッチ451−1〜451−1920のドレイン電極がそれぞれ接続される。データ線スイッチ451−1〜451−3のソース電極は信号VIDEO1に接続され、データ線スイッチ451−4〜451−6のソース電極は信号VIDEO2に接続され、以下同様にデータ線スイッチ451−(n×3−2)〜451−(n×3)のソース電極は信号VIDEOnに接続される(n=1〜640)。またデータ線スイッチ451−1,451−4,451−7,…,451−1918のゲート電極は信号RENBに、データ線スイッチ451−2,451−5,451−8,…,451−1919のゲート電極は信号GENBに、データ線スイッチ451−3,451−6,451−9,…,451−1920のゲート電極は信号BENBに、それぞれ接続される。
【0034】
図11はデータ線駆動回路302の動作を説明するためのタイミングチャートである。信号RENBは、各走査線201−n(n=1〜480)が選択された(High:+15Vになった)タイミングから2μ秒後にHigh(+15V)になり、7μ秒後にLow(0V)に戻る信号である。信号GENBは信号RENBから9μ秒、信号BENBは信号RENBから18μ秒、それぞれ位相がずれている他は信号RENBと同一の信号である。ここで信号RENB、信号GENB、信号BENBは、いずれも駆動IC921から信号入力端子320を介して0V/+15V振幅で供給され、信号VIDEO1〜VIDEO640は駆動IC921から信号入力端子320を介して供給される5V〜9Vのアナログ電位信号であり、信号RENB、信号GENB、信号BENBに同期したタイミングで画像に対応した適切な電位が供給される。
【0035】
なお、本発明におけるデータ線駆動回路は本実施形態の回路構成に限定されるものではなく、例えばアナログ順次駆動回路やDAC内蔵駆動回路など既知のあらゆるデータ線駆動回路を用いてもよいことはもちろんであるし、データ線駆動回路は内蔵せず、駆動ICから直接データ線を駆動しても良い。
【0036】
本発明のスキャナーは容易にかつ安定して素子印加電圧を制限でき、かつ駆動能力の確保が容易であるため、信頼性に優れ、より小型で低消費電力であるスキャナーを歩留まりがよく安価に製造できる。
【0037】
また、本実施例はnチャネル型トランジスターを用いたスキャナーで構成したが、極性を反転させてpチャネル型トランジスターで同様の回路を構成しても良いことはもちろんである。
【産業上の利用可能性】
【0038】
本発明は実施例の形態に限定されるものではなく、TNモードや垂直配向モード(VAモード)などの液晶表示装置に利用しても構わない。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。また、液晶表示装置のみならず、OLEDなどのアクティブマトリクス型表示装置全般に応用可能であるし、画像撮像素子、メモリー回路、カウンター回路などのスキャナーとしても利用可能である。
【符号の説明】
【0039】
101…アクティブマトリクス装置としてのアクティブマトリクス基板、201…走査線、202…データ線、301…スキャナーとしての走査線駆動回路、302…データ線駆動回路、401…画素スイッチング素子、402…画素電極、910…電気光学パネルとしての液晶表示装置、921…駆動IC、928…可撓性基板としてのFPC。
【特許請求の範囲】
【請求項1】
同一導電型のトランジスターで構成された複数の単位回路からなるスキャナーであって、
前記スキャナーを構成する前記単位回路は、
外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、
前記出力トランジスターのゲート電極は電圧制限トランジスターの一端に接続され、
前記電圧制限トランジスターのゲート電極は第1の電源電位が供給されてなる
ことを特徴とするスキャナー。
【請求項2】
前記スキャナーを構成する前記単位回路は、
他の単位回路からの出力信号によって導通状態となって第2の電源電位を前記出力トランジスターのゲート電極に書き込むことで前記出力トランジスターを遮断する遮断スイッチを有してなり、
前記遮断スイッチは前記電圧制限トランジスターの前記一端とは別の他端に接続される ことを特徴とする請求項1に記載のスキャナー。
【請求項3】
前記スキャナーを構成する前記単位回路は、
前記出力トランジスターが導通状態となるタイミングで導通状態となって第2の電源電位を一端に書き込む制御スイッチを有してなり、
前記制御スイッチは前記電圧制限トランジスターの前記一端とは別の他端に接続される ことを特徴とした請求項1又は請求項2に記載のスキャナー。
【請求項4】
前記スキャナーを構成する前記単位回路は、
少なくとも電源投入直後に前記出力トランジスターの前記ゲート電極に第2の電源電位を書き込むリセットスイッチを有してなり、
前記リセットスイッチは前記電圧制限トランジスターの前記一端とは別の他端に接続される
ことを特徴とする請求項1乃至請求項3のいずれか一項に記載のスキャナー。
【請求項5】
請求項1乃至請求項4のいずれか一項に記載のスキャナーと、
複数の走査線と、
前記複数の走査線に接続されてマトリクス状に配置される複数の画素スイッチング素子と、を備えてなる電気光学パネルであって、
前記スキャナーを構成する前記複数の単位回路の出力端子は前記複数の走査線に接続されてなる
ことを特徴とする電気光学パネル。
【請求項6】
請求項5に記載の電気光学パネルを用いたことを特徴とする電気光学表示装置。
【請求項7】
請求項6に記載の電気光学表示装置を用いたことを特徴とする電子機器。
【請求項1】
同一導電型のトランジスターで構成された複数の単位回路からなるスキャナーであって、
前記スキャナーを構成する前記単位回路は、
外部から与えられる信号を選択的に出力端子に出力する出力トランジスターを有し、
前記出力トランジスターのゲート電極は電圧制限トランジスターの一端に接続され、
前記電圧制限トランジスターのゲート電極は第1の電源電位が供給されてなる
ことを特徴とするスキャナー。
【請求項2】
前記スキャナーを構成する前記単位回路は、
他の単位回路からの出力信号によって導通状態となって第2の電源電位を前記出力トランジスターのゲート電極に書き込むことで前記出力トランジスターを遮断する遮断スイッチを有してなり、
前記遮断スイッチは前記電圧制限トランジスターの前記一端とは別の他端に接続される ことを特徴とする請求項1に記載のスキャナー。
【請求項3】
前記スキャナーを構成する前記単位回路は、
前記出力トランジスターが導通状態となるタイミングで導通状態となって第2の電源電位を一端に書き込む制御スイッチを有してなり、
前記制御スイッチは前記電圧制限トランジスターの前記一端とは別の他端に接続される ことを特徴とした請求項1又は請求項2に記載のスキャナー。
【請求項4】
前記スキャナーを構成する前記単位回路は、
少なくとも電源投入直後に前記出力トランジスターの前記ゲート電極に第2の電源電位を書き込むリセットスイッチを有してなり、
前記リセットスイッチは前記電圧制限トランジスターの前記一端とは別の他端に接続される
ことを特徴とする請求項1乃至請求項3のいずれか一項に記載のスキャナー。
【請求項5】
請求項1乃至請求項4のいずれか一項に記載のスキャナーと、
複数の走査線と、
前記複数の走査線に接続されてマトリクス状に配置される複数の画素スイッチング素子と、を備えてなる電気光学パネルであって、
前記スキャナーを構成する前記複数の単位回路の出力端子は前記複数の走査線に接続されてなる
ことを特徴とする電気光学パネル。
【請求項6】
請求項5に記載の電気光学パネルを用いたことを特徴とする電気光学表示装置。
【請求項7】
請求項6に記載の電気光学表示装置を用いたことを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2010−204599(P2010−204599A)
【公開日】平成22年9月16日(2010.9.16)
【国際特許分類】
【出願番号】特願2009−53031(P2009−53031)
【出願日】平成21年3月6日(2009.3.6)
【出願人】(304053854)エプソンイメージングデバイス株式会社 (2,386)
【Fターム(参考)】
【公開日】平成22年9月16日(2010.9.16)
【国際特許分類】
【出願日】平成21年3月6日(2009.3.6)
【出願人】(304053854)エプソンイメージングデバイス株式会社 (2,386)
【Fターム(参考)】
[ Back to top ]